Architektury komputerów systemy komputerowe i ich klasyfikacja. Tomasz Dziubich

Wielkość: px
Rozpocząć pokaz od strony:

Download "Architektury komputerów systemy komputerowe i ich klasyfikacja. Tomasz Dziubich"

Transkrypt

1 Architektury komputerów systemy komputerowe i ich klasyfikacja Tomasz Dziubich

2 Klasyfikacja Flynna Pojedynczy strumień danych Wiele strumieni danych Pojedynczy strumień instrukcji SISD SIMD Wielokrotny strumień instrukcji MISD MIMD

3 Systemy SIMD Ściśle powiązane Luźno powiązane Jednostka sterująca (CU) LM LM LM EU EU EU LM LM LM EU EU EU LM LM LM EU EU EU

4 MMX grupa instrukcji MMX (multimedia extension) przeznaczona jest do wykonywania w sposób równoległy operacji na liczbach 8 i 16 bitowych Pentium 57 instrukcji wprowadzono osiem 64-bitowych rejestrów oznaczonych MM0, MM1,..., MM7, które częściowo pokrywają się z rejestrami koprocesora arytmetycznego w takim przypadku używa się instrukcji EMMS, która przygotowuje do użycia rejestry stosu koprocesora, jeśli wcześniej używane były instrukcje MMX dane MMX przechowywane są wg konwencji mniejsze niżej, tj. mniej znaczący bajt umieszczony jest w lokacji pamięci o niższym adresie (little endian)

5 MMX upakowany bajt (ang. packed byte) upakowane słowo (ang. packed word) upakowane podwójne słowo (ang. packed double word) 63 0 poczwórne słowo (ang. quadword)

6 MMX na poziomie asemblera instrukcje MMX kodowane są w konwencjonalny sposób prawie wszystkie mnemoniki instrukcji MMX zaczynają się od litery P (packed) instrukcje MMX nie zmieniają rejestru znaczników kody instrukcji MMX są dwubajtowe i zaczynają się od bajtu 0FH; przed kodem może wystąpić przedrostek rozmiaru adresu lub przedrostek chwilowej zmiany segmentu; instrukcje MMX mogą powodować wyjątki

7 MMX w mnemonikach instrukcji, obok zwykłego skrótu operacji (np. ADD), stosowane są dodatkowe litery: S arytmetyka nasycenia (saturation), U liczby bez znaku (unsigned), L młodsza część (low), H starsza część (high), B bajt (8 bitów) W słowo (16 bitów), D podwójne słowo (32 bity), Q poczwórne słowo (64 bity); 1. arytmetyka przewinięcia PADDB mm, mm/m64 ; dodawanie bajtami PADDW mm, mm/m64 ; dodawanie słowami PADDD mm, mm/m64 ; dodawanie podw. słowami 2. arytmetyka nasycenia dla liczb ze znakiem PADDSB mm, mm/m64 ; dodawanie bajtami PADDSW mm, mm/m64 ; dodawanie słowami 3. arytmetyka nasycenia dla liczb bez znaku PADDUSB mm, mm/m64 ;dodawanie bajtami PADDUSW mm, mm/m64 ; dodawanie słowami

8 Przykład.686.MMX.data p1 dq 0F7F8F9FAFBFCFDFEH p2 dq H wynik dq?.code zacznij: movq mm1, p1 ; wpisanie zmiennej p1 ; do rejestru mm1 paddusb mm1, p2 ; dodawanie bajtowe ; (liczb bez znaku) do mm2 movq wynik, mm1 ; przesłanie wyniku ; do zmiennej wynik

9 MMX Arytmetyka przewinięcia Arytmetyka nasycenia liczby ze znakiem i bez znaku liczby bez znaku liczby ze znak. dodawanie: 9000H + A010H = 3010H dodawanie: 9000H + A010H = FFFFH (nasycenie do górnej granicy) dodawanie: 9000H +A010H = 8000H (nasycenie do dolnej granicy) odejmowanie: 9000H A010H = EFF0H odejmowanie: 9000H - A010H = 0H (nasycenie do dolnej granicy) odejmowanie: 9000H - A010H = EFF0H (nie ma nasycenia)

10 Przykład Przykład działania instrukcji PADDUSW mm6, mm MM6 A000H A000H A000H 4000H MM1 1000H B000H 9000H 6000H MM6 B000H FFFFH FFFFH A000H

11 SSE instrukcje SSE (Streaming SIMD Extensions) - Pentium III (1999) - zestaw instrukcji wykonujących działania na liczbach zmiennoprzecinkowych wykonują równoległe operacje na czterech 32-bitowych liczbach zmiennoprzecinkowych zastosowanie w grafice komputerowej (3D), gdzie występują operacje przetwarzania dużych zbiorów liczb zmiennoprzecinkowych dla potrzeb SSE zdefiniowano 8 nowych 128 bitowych rejestrów (xmm0 - xmm7) każdy rejestr zawiera 4 liczby zmiennoprzecinkowe; rejestry oznaczone są symbolami; zestaw instrukcji SSE obejmuje 70 instrukcji 50 instrukcji operacji zmiennoprzecinkowych 12 instrukcji operacji stałoprzecinkowych 8 instrukcji pomocniczych

12 SSE Działania na liczbach upakowanych (psxxx) a3 a2 a1 a0 op op op op b3 b2 b1 b a3 op b3 a2 op b2 a1 op b1 a0 op b0 0

13 SSE Działania na liczbach skalarnych (xxxs) a3 a2 a1 a0 op b3 b2 b1 b a3 a2 a1 a0 op b0 0

14 Propozycja klasyfikacji architektur Instruction Level Parallelizm - ILP Thread Level Parallelizm TLP Data Level Parallelizm - DLP

15 Vector Memory-Memory vs Maszyna z rejestrami wektorowymi Instrukcje wektorowe pamięć-pamięć utrzymują wszystkie operandy w pamięci operacyjnej Cray-1 (1976) był pierwszą maszyną z rejestrami wektorowymi Kod Vector Memory-Memory Przykład kodu źródłowego ADDV C, A, B SUBV D, A, B for (i=0; i<n; i++) { C[i] = A[i] + B[i]; D[i] = A[i] - B[i]; } Kod dla maszyny z rejestrami wektorowymi LV V1, A LV V2, B ADDV V3, V1, V2 SV V3, C SUBV V4, V1, V2 SV V4, D

16 Przykładowa architektura komputera wektorowego

17 Wykonanie instrukcji wektorowych ADDV C,A,B Pojedyncza jednostka wektorowa Wykonanie z czterema jednostkami A[6] B[6] A[24] B[24] A[25] B[25] A[26] B[26] A[27] B[27] A[5] B[5] A[20] B[20] A[21] B[21] A[22] B[22] A[23] B[23] A[4] B[4] A[16] B[16] A[17] B[17] A[18] B[18] A[19] B[19] A[3] B[3] A[12] B[12] A[13] B[13] A[14] B[14] A[15] B[15] C[2] C[8] C[9] C[10] C[11] C[1] C[4] C[5] C[6] C[7] C[0] C[0] C[1] C[2] C[3]

18 Budowa jednostki wektorowej Jednostka funkcyjna Rejestry wektorowe Elementy 0, 4, 8, Elementy 1, 5, 9, Elementy 2, 6, 10, Elementy 3, 7, 11, Tor (lane) Podsystem pamięci

19 Zrównoleglenie instrukcji wektorowych Przykład maszyny, która ma 32 elementy na rejestr wektorowy i 8 torów czas load load Load Unit Multiply Unit Add Unit mul mul add add Instruction issue Ukończenie 24 operacji/cykl podczas wykonania 1 instrukcji/cykl

20 Intel Advanced Vector Extensions (AVX) AVX rozszerza 16 rejestrów XMM do 256 bitów YMM0 XMM0 256 bits (2010) 128 bits (1999) AVX może pracować na Całych 256 bitach Młodszych 128 bitach (instrukcje SSE) Zachowuje wszystkie instrukcje SSE Starsza część jest zerowana Nie jest generowany błąd wyrównania

21 AVX AVX (Advanced Vector Extensions) bitowych rejestrów (YMM) 8x32 bity, 4 x 64 bity Format rozkazu VxxxxPS/PD/SS/SD Np. VMOVUPD ymm1, mem256 VMOVUPS ymm0. mem256 VMOVPAD z wyrównanego adresu (do 32) VADDPD ymm3,ymm2,ymm1 W planach AVX-512 (32 rejestry, ZMM, Xeon Phi)

22 AVX Prawie wszystkie instrukcje SSE FP zostały wypromowane do 256 bitów VADDPS YMM1, YMM2, [m256] ; dodanie dwóch liczb wektorów i zapis w rejestrze Prawie wszystkie instrukcje mają możliwość kodowania w nowym formacie (za wyjątkiem tych które odwołują się do rejestrów MMX) VADDPS XMM1, XMM2, [m128] VMULSS XMM1, XMM2, [m32] ; mnożenie skalarne dwóch najmłodszych liczb

23 AVX addps xmm1,xmm2 ; (xmm1 = xmm1 + xmm2) instrukcja SSE dodawanie czterech par liczb pojedynczej precyzji vaddps ymm1, ymm2, ymm3 ; (ymm1 = ymm2 + ymm3) instrukcja AVX dodawanie ośmiu par liczb pojedynczej precyzji Typ asemblerowy YMMWORD Język C VADDPS m256 _mm256_add_ps ( m256 a, m256 b); ADDPS m128 _mm_add_ps ( m128 a, m128 b);

24 Intel Xeon Phi

25 Archiektura rdzenia

26 Intel Xeon Phi - pamięć

27 Architektura oprogramowania

28 Wydajność

29 Systemy MIMD Ze wspólną pamięcią Z pamięcią rozproszoną Z rozproszoną pamięcią wspólną

30 MIMD z pamięcią wspólną Procesory P1, P2,..., Pn P1 P2 Pn Sieć połączeń Pamięć

31 MIMD z pamięcią rozproszoną Węzeł 1 Węzeł 2 Węzeł 3 Pamięć lokalna Pamięć lokalna Pamięć lokalna Procesor Procesor Procesor Układy we/wy Układy we/wy Układy we/wy System przesyłania komunikatów

32 MIMD z rozproszoną pamięcią wspólną

33 Architektura klastra Klaster Połączenie niezależnych komputerów przy użyciu sieci komputerowej w celu dostarczenia wspólnej usługi Serwery high-end Bazy danych, serwery plików, web serwery, symulacje, itp. Potrzeba wysokiej dostępności, łatwej lokalizacji uszkodzeń i żądanej niezawodności Potrzeba skalowalności

34 Zalety klastrów Izolacja błędów Oddzielna przestrzeń adresowa ogranicza rozprzestrzenianie się błędów Naprawa Łatwość wymiany uszkodzonego węzła bez konieczności zatrzymywania systemu Łatwa skalowalność Niski koszt Amazon, AOL, Google, Hotmail, and Yahoo

35 Wady klastrów Koszty administracji (n maszyn a 1) Połączenia za pomocą I/O (a nie szyny pamięci) Klaster potrzebuje N niezależnych pamięci i n kopii OS

36 Przykład Czas życia klastra ok. 3 lat Twórcy: Larry Page i Sergey Brin (09.98) W swoich bazach Google przechowuje informacje (01/2007) o 8 miliardach obiektów, w tym 4,3 miliarda stron WWW, 880 milionów obrazków oraz 850 milionów wiadomości z grup dyskusyjnych. Większość systemu została napisana w C lub C++ i działa na komputerach wyposażonych w system Linux

37 Architektura klastra Engine wyszukiwarki wymaga wysokiej liczby obliczeń na pojedyncze żądanie Pojedyncze żądanie w Google (średnio) odczyt rzędu setek MB danych pochłania ok. 10 bilionów cyklów CPU Szczytowe wymagania (peak request) Tysiące żądań w ciągu sekundy Wymagana jest dekompozycja i porównywalny rozmiar z superkomputerami

38 Systemy Obliczeniowe Wysokiej Wydajności High Performance Computing Techniques Supercomputers Clusters Grid Systems Custom build Shared memory processing (SMP) Not-parallelizable problems Optimized processors Use parallelism Consists of more than one computers Distributed memory processing Internet is the computer No geographical limitations

39 Architektura klastra Google Połączone ~15,000 zwykłych PC ów Zamiast mniejszej liczby serwerów (high-end) Najważniejsze czynniki brane pod uwagę przy projektowaniu Pobór energii Współczynnik cena/wydajność Aplikacja Google pozwala na łatwe zrównoleglenie Różne zapytania mogą być wykonane na różnych procesorach Pojedyncze pytanie może używać wielu procesorów ponieważ cały index jest podzielony

40 Wymagania Projektowany pod kątem uzyskania najlepszej średniej przepustowości a nie najkrótszego czasu odpowiedzi Niezawodność Bazuje na poziomie oprogramowania a nie na poziomie sprzętu Możliwe więc wykorzystanie zwykłych PC (niska cena) Budowanie niezawodnego przetwarzania na bazie klastra zawodnych (niewiarygodnych) PC

41 Wykonanie zapytania Załóżmy zapytanie (żądanie) Przeglądarka Generuje zapytanie do Systemu Rozwiązywania Nazw - Domain Name System (DNS) aby dokonać mapowania nazwy na konkretny adres IP

42 Wykonanie zapytania Nadrzędny DNS jest rozproszony pod względem geograficznym i również wykonany w postaci klastrów Zabezpiecza przed wystąpieniem awarii katastroficznej Systemy DNS są to systemy równoważące obciążenie (load-balancing) i wybierają klaster zgodnie z Aproksymacją geograficzną użytkownika Dostępną pojemnością przetwarzania żądań na różnych klastrach Przeglądarka Wysyła zapytanie HTTP do jednego z klastrów google Żądanie trafia do tzw. front-end computer kierującego ruchem zapytań

43 Ścieżka wykonania zapytania Front-end jest wyposażony w sprzętowy load-balancer Monitoruje dostępne Google Web Servers (GWSs) Dokonuje przekierowanie zapytania do jednego z GWS Maszyna GWS Koordynuje wykonanie zapytania Generuje rezultat w postaci kodu HTML

44 Schemat blokowy google

45 Przetwarzanie zapytania w klastrze Fazy wykonania zapytania Serwer indeksowy wyznacza odpowiednie dokumenty Korzysta z tzw. Odwróconego indeksu Wyzwanie w połączeniu z dużą ilością danych Surowe dokumenty -> kilka dziesiątek TB danych Inverted index -> również rzędu TB of data Szukając w sposób wysoce równoległy Podział zbioru indeksów na części - udziały (index shards) Dla każdego udziału, przepytanie dokonane przez inną maszynę Serwer dokumentów określa faktyczne adresy URL i generuje odpowiedz na udział

46 Zasady projektowania klastrów google Zapewnienie niezawodności przez oprogramowanie Bez wsparcia sprzętowego dodatkowych zasilaczy. Lepszych pamięci czy macierzy dyskowych RAID. Użycie replikacji Price/performance a nie peak performance Użycie zwykłych PC zmniejsza koszty przetwarzania

47 Pierwszy sewer google Computer History Museum (od 1999) Każdy tray zawierał 8x22GB HDD i jeden zasilacz

48 Budowa Google s racks Od 40 do 80 serwerów klasy x86 Serwery zbliżone do desktopowych PC ze średniej półki za wyjątkiem dużej przestrzeni dyskowej Zakres (2003) od 533-MHz Intel-Celeron do dual 1.4-GHz Intel Pentium III Połączenia w rack ach przez 100 Mbps Ethernet Wszystkie rack i połączone przez gigabit switch

49 Koszt Zestawienie kosztów klastra i komputera klasy mainframe Rack -> GHz Xeon CPUs Gbytes RAM + 7 Tbytes of disk space = $278,000 Server -> 8 2-GHz Xeon CPUs + 64 Gbytes RAM + 8 Tbytes of disk space = $758,000

50 Problemy energetyczne Serwery z dwoma procesorami 1.4- GHz Pentium III 90 W 55 W 2 CPUs 10 W - HDD 25 W DRAM i płyta główna Wydajność zasilacza (typowa) 75% 120 W zasilacz per server ok 10 kw per rack

51

52

53 Problemy energetyczne Szafa (rack) Zajmuje 25 ft2 (2,32 m2) Oznacza to oddaną moc rzędu 400 W/ ft2 Dla lepszych procesorów 700 W/ft2 Zalecana moc oddana dla komercyjnych składnic danych W/ft2 Konieczność dodatkowego chłodzenia i klimatyzacja Można użyć procesorów z redukcją mocy ale nie można zauważyć spadku wydajności i wzrostu kosztów

54 Charakterystyka sprzętowa Umiarkowanie wysoki CPI Pentium III ma możliwość wykonania 3 instrukcji/cykl Jednak występuje znacząca liczba trudnych do przewidzenia skoków Trawersowanie po dynamicznych strukturach danych Kontrola sterowania zależna od danych W nowszych procesor Pentium 4 To samo obciążenie, CPI jest zbliżone lub mniejsze Pomimo, że Pentium 4 Ma możliwość wykonywania większej liczby instrukcji równolegle i dysponuje lepszą logiką predykcji Google (oprogramowanie) nie wykorzystują możliwości instrukcji równoległych

55 Charakterystyka sprzętowa Zrównoleglenie uzyskuje się w sposób programowy Kolejkując procesy żądań i przypisując je do węzłów w klastrze Wykorzystując zrównoleglenie wątków i procesów na poziomie sprzętowym Procesory z Simultaneous multithreading (SMT) 30% wzrostu wydajności Architektury wielordzeniowe (multicore)

56 Pamięć podręczna Dobra wydajność dla pamięci podręcznej instrukcji i TLB instrukcji w związku z relatywnie małymi rozmiarami pętli kodu Bloki danych indeksowanych Brak lokalności czasowej ze względu na rozmiar danych i nieprzewidywalny wzorzec wyszukiwanych danych Korzyści lokalność przestrzennej możliwość użycia dłuższego wiersza w cache u

57 Pamięć RAM Przepustowość pamięci RAM nie jest tutaj wąskim gardłem Odpowiednia pamięć dla odczytu Relatywnie mały rozmiar L2 cache Krótkie CL przy dostępie do L2 cache i RAM Dłuższe (od 128 bajtów) wiersze (linie) w pamięci cache

58 Podsumowanie Infrastruktura Google Rozproszone systemy MIMD Ogromnej wielkości klaster tanich maszyn Indeksacja danych pozwala na zmniejszenie liczby komunikatów przesyłanych przez sieć łatwe zarządzanie równoważeniem obciążenia Łatwiejsze zarządzanie systemem i mniejsze koszty ewentualnej awarii Oprogramowanie zostało wyprodukowane przez studentów

Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC

Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem

Bardziej szczegółowo

MMX i SSE. Zbigniew Koza. Wydział Fizyki i Astronomii Uniwersytet Wrocławski. Wrocław, 10 marca 2011. Zbigniew Koza (WFiA UWr) MMX i SSE 1 / 16

MMX i SSE. Zbigniew Koza. Wydział Fizyki i Astronomii Uniwersytet Wrocławski. Wrocław, 10 marca 2011. Zbigniew Koza (WFiA UWr) MMX i SSE 1 / 16 MMX i SSE Zbigniew Koza Wydział Fizyki i Astronomii Uniwersytet Wrocławski Wrocław, 10 marca 2011 Zbigniew Koza (WFiA UWr) MMX i SSE 1 / 16 Spis treści Spis treści 1 Wstęp Zbigniew Koza (WFiA UWr) MMX

Bardziej szczegółowo

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący

Bardziej szczegółowo

Obliczenia Wysokiej Wydajności

Obliczenia Wysokiej Wydajności Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności i łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk

Bardziej szczegółowo

Architektura Komputerów

Architektura Komputerów 1/3 Architektura Komputerów dr inż. Robert Jacek Tomczak Uniwersytet Przyrodniczy w Poznaniu Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne dla programisty, atrybuty

Bardziej szczegółowo

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

Systemy wieloprocesorowe i wielokomputerowe

Systemy wieloprocesorowe i wielokomputerowe Systemy wieloprocesorowe i wielokomputerowe Taksonomia Flynna Uwzględnia następujące czynniki: Liczbę strumieni instrukcji Liczbę strumieni danych Klasyfikacja bierze się pod uwagę: Jednostkę przetwarzającą

Bardziej szczegółowo

3.Przeglądarchitektur

3.Przeglądarchitektur Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 17 marca 2014 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne

Bardziej szczegółowo

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Architektury komputerów Architektury i wydajność. Tomasz Dziubich Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD

Bardziej szczegółowo

Procesory rodziny x86. Dariusz Chaberski

Procesory rodziny x86. Dariusz Chaberski Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna

Bardziej szczegółowo

Autor: inż. Wojciech Zatorski Opiekun pracy: dr inż. Krzysztof Małecki

Autor: inż. Wojciech Zatorski Opiekun pracy: dr inż. Krzysztof Małecki Autor: inż. Wojciech Zatorski Opiekun pracy: dr inż. Krzysztof Małecki Cel Konfiguracja i testowanie serwera WWW Apache w celu optymalizacji wydajności. 2/25 Zakres Konfigurowanie serwera Apache jako wydajnego

Bardziej szczegółowo

Programowanie w asemblerze Architektury równoległe

Programowanie w asemblerze Architektury równoległe Programowanie w asemblerze Architektury równoległe 24 listopada 2015 1 1 Ilustracje: Song Ho Anh Klasyfikacja Flynna Duża różnorodność architektur równoległych, stad różne kryteria podziału. Najstarsza

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Procesory. Schemat budowy procesora

Procesory. Schemat budowy procesora Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu

Bardziej szczegółowo

SSE (Streaming SIMD Extensions)

SSE (Streaming SIMD Extensions) SSE (Streaming SIMD Extensions) Zestaw instrukcji wprowadzony w 1999 roku po raz pierwszy w procesorach Pentium III. SSE daje przede wszystkim możliwość wykonywania działań zmiennoprzecinkowych na 4-elementowych

Bardziej szczegółowo

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1 Klasyfikacje komputerów Podstawowe architektury używanych obecnie systemów komputerowych można podzielić: 1. Komputery z jednym procesorem 2. Komputery równoległe

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka

PAMIĘCI. Część 1. Przygotował: Ryszard Kijanka PAMIĘCI Część 1 Przygotował: Ryszard Kijanka WSTĘP Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji,

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:

Bardziej szczegółowo

Architektura von Neumanna

Architektura von Neumanna Architektura von Neumanna Klasyfikacja systemów komputerowych (Flynna) SISD - Single Instruction Single Data SIMD - Single Instruction Multiple Data MISD - Multiple Instruction Single Data MIMD - Multiple

Bardziej szczegółowo

Wprowadzenie. Co to jest klaster? Podział ze względu na przeznaczenie. Architektury klastrów. Cechy dobrego klastra.

Wprowadzenie. Co to jest klaster? Podział ze względu na przeznaczenie. Architektury klastrów. Cechy dobrego klastra. N Wprowadzenie Co to jest klaster? Podział ze względu na przeznaczenie. Architektury klastrów. Cechy dobrego klastra. Wprowadzenie (podział ze względu na przeznaczenie) Wysokiej dostępności 1)backup głównego

Bardziej szczegółowo

Wprowadzenie. Klastry komputerowe. Superkomputery. informatyka +

Wprowadzenie. Klastry komputerowe. Superkomputery. informatyka + Wprowadzenie Klastry komputerowe Superkomputery Wprowadzenie Klastry komputerowe Superkomputery Wprowadzenie Filozofia przetwarzania równoległego polega na podziale programu na fragmenty, z których każdy

Bardziej szczegółowo

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola

Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych

Bardziej szczegółowo

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta

Bardziej szczegółowo

Nowoczesne technologie przetwarzania informacji

Nowoczesne technologie przetwarzania informacji Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 2: Podstawowe mechanizmy programowania równoległego

Bardziej szczegółowo

Tesla. Architektura Fermi

Tesla. Architektura Fermi Tesla Architektura Fermi Tesla Tesla jest to General Purpose GPU (GPGPU), GPU ogólnego przeznaczenia Obliczenia dotychczas wykonywane na CPU przenoszone są na GPU Możliwości jakie daje GPU dla grafiki

Bardziej szczegółowo

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1

dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Wykład 5 Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych Spis treści: 1. Klasyfikacja Flynna 2. Klasyfikacja Skillicorna 3. Klasyfikacja architektury systemów pod względem

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

Konsolidacja wysokowydajnych systemów IT. Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia

Konsolidacja wysokowydajnych systemów IT. Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia Konsolidacja wysokowydajnych systemów IT Macierze IBM DS8870 Serwery IBM Power Przykładowe wdrożenia Mirosław Pura Sławomir Rysak Senior IT Specialist Client Technical Architect Agenda Współczesne wyzwania:

Bardziej szczegółowo

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386 Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać

Bardziej szczegółowo

Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, z bitów. Oznaczana jest literą B.

Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, z bitów. Oznaczana jest literą B. Jednostki informacji Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, składająca się z bitów. Oznaczana jest literą B. 1 kb = 1024 B (kb - kilobajt) 1 MB = 1024 kb (MB -

Bardziej szczegółowo

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013

Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013 Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 8 Magistrale systemowe Magistrala Układy składające się na komputer (procesor, pamięć, układy we/wy) muszą się ze sobą komunikować, czyli być połączone. Układy łączymy ze

Bardziej szczegółowo

Mikroinformatyka. Koprocesory arytmetyczne 8087, 80187, 80287, i387

Mikroinformatyka. Koprocesory arytmetyczne 8087, 80187, 80287, i387 Mikroinformatyka Koprocesory arytmetyczne 8087, 80187, 80287, i387 Koprocesor arytmetyczny 100 razy szybsze obliczenia numeryczne na liczbach zmiennoprzecinkowych. Obliczenia prowadzone równolegle z procesorem

Bardziej szczegółowo

Petabajtowe systemy przechowywania danych dla dostawców treści

Petabajtowe systemy przechowywania danych dla dostawców treści Petabajtowe systemy przechowywania danych dla dostawców treści Krzysztof Góźdź, HP 2008 Hewlett-Packard Development Company, L.P. The information contained herein is subject to change without notice Rafał

Bardziej szczegółowo

COMPUTER ORGANIZATION AND DESIGN The Hardware/Software Interface. Wprowadzenie do systemów wieloprocesorowych

COMPUTER ORGANIZATION AND DESIGN The Hardware/Software Interface. Wprowadzenie do systemów wieloprocesorowych COMPUTER ORGANIZATION AND DESIGN The Hardware/Software Interface Wprowadzenie do systemów wieloprocesorowych Wstęp Do tej pory mówiliśmy głównie o systemach z jednym procesorem Coraz trudniej wycisnąć

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności. Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych

Bardziej szczegółowo

Pamięci masowe. ATA (Advanced Technology Attachments)

Pamięci masowe. ATA (Advanced Technology Attachments) Pamięci masowe ATA (Advanced Technology Attachments) interfejs systemowy w komputerach klasy PC i Amiga przeznaczony do komunikacji z dyskami twardymi zaproponowany w 1983 przez firmę Compaq. Używa się

Bardziej szczegółowo

OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA

OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA Załącznik nr 4 do SIWZ/ załącznik do umowy Przedmiotem zamówienia jest dostawa 2 serwerów, licencji oprogramowania wirtualizacyjnego wraz z konsolą zarządzającą oraz

Bardziej szczegółowo

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy

Systemy operacyjne. Systemy operacyjne. Systemy operacyjne. Zadania systemu operacyjnego. Abstrakcyjne składniki systemu. System komputerowy Systemy operacyjne Systemy operacyjne Dr inż. Ignacy Pardyka Literatura Siberschatz A. i inn. Podstawy systemów operacyjnych, WNT, Warszawa Skorupski A. Podstawy budowy i działania komputerów, WKiŁ, Warszawa

Bardziej szczegółowo

Klasyfikacja systemów komputerowych. Architektura von Neumanna. dr inż. Jarosław Forenc

Klasyfikacja systemów komputerowych. Architektura von Neumanna. dr inż. Jarosław Forenc Rok akademicki 2010/2011, Wykład nr 6 2/56 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011

Bardziej szczegółowo

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel

Bibliografia: pl.wikipedia.org www.intel.com. Historia i rodzaje procesorów w firmy Intel Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe x86 IA-64 8008 8080

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E.

Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E. Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E. Łukasz Szustak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok V szustak.lukasz@gmail.com Streszczenie W artykule

Bardziej szczegółowo

Projektowanie. Projektowanie mikroprocesorów

Projektowanie. Projektowanie mikroprocesorów WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna

Bardziej szczegółowo

Wstęp. Historia i przykłady przetwarzania współbieżnego, równoległego i rozproszonego. Przetwarzanie współbieżne, równoległe i rozproszone

Wstęp. Historia i przykłady przetwarzania współbieżnego, równoległego i rozproszonego. Przetwarzanie współbieżne, równoległe i rozproszone Wstęp. Historia i przykłady przetwarzania współbieżnego, równoległego i rozproszonego 1 Historia i pojęcia wstępne Przetwarzanie współbieżne realizacja wielu programów (procesów) w taki sposób, że ich

Bardziej szczegółowo

Tworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1

Tworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych W procesie tworzenia programów równoległych istnieją dwa kroki o zasadniczym znaczeniu: wykrycie

Bardziej szczegółowo

156.17.4.13. Adres IP

156.17.4.13. Adres IP Adres IP 156.17.4.13. Adres komputera w sieci Internet. Każdy komputer przyłączony do sieci ma inny adres IP. Adres ten jest liczbą, która w postaci binarnej zajmuje 4 bajty, czyli 32 bity. W postaci dziesiętnej

Bardziej szczegółowo

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna Architektura von Neumanna CPU pamięć wejście wyjście Jak zbudowany jest współczesny komputer? magistrala systemowa CPU jednostka centralna (procesor) pamięć obszar przechowywania programu i danych wejście

Bardziej szczegółowo

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Wydajność obliczeń Dla wielu programów wydajność obliczeń można traktować jako wydajność pobierania z pamięci

Bardziej szczegółowo

Programowanie współbieżne i rozproszone

Programowanie współbieżne i rozproszone Programowanie współbieżne i rozproszone WYKŁAD 1 dr inż. Literatura ogólna Ben-Ari, M.: Podstawy programowania współbieżnego i rozproszonego. Wydawnictwa Naukowo-Techniczne, Warszawa, 2009. Czech, Z.J:

Bardziej szczegółowo

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl

Architektury Komputerów. Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Architektury Komputerów Tomasz Dziubich p.530, konsultacje czwartek. 9-10 i 11-12, dziubich@eti.pg.gda.pl Urządzenia przetwarzające zwane komputerami - kiedyś EDSAC, University of Cambridge, UK, 1949 i

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu

Bardziej szczegółowo

Zrównoleglenie i przetwarzanie potokowe

Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie i przetwarzanie potokowe Zrównoleglenie wysoka wydajność pozostaje osiągnięta w efekcie jednoczesnego wykonania różnych części zagadnienia. Przetwarzanie potokowe proces jest rozdzielony

Bardziej szczegółowo

System pamięci. Pamięć podręczna

System pamięci. Pamięć podręczna System pamięci Pamięć podręczna Technologia Static RAM (SRAM) Ułamki nanosekund, $500-$1000 za GB (2012r) Dynamic RAM (DRAM) 50ns 70ns, $10 $20 za GB Pamięci Flash 5000-50000 ns, $0.75 - $1 Dyski magnetyczne

Bardziej szczegółowo

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych

Ćwiczenie nr 3. Wyświetlanie i wczytywanie danych Ćwiczenie nr 3 Wyświetlanie i wczytywanie danych 3.1 Wstęp Współczesne komputery przetwarzają dane zakodowane za pomocą ciągów zerojedynkowych. W szczególności przetwarzane liczby kodowane są w systemie

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011 SYLLABUS na rok akademicki 010/011 Tryb studiów Studia stacjonarne Kierunek studiów Informatyka Poziom studiów Pierwszego stopnia Rok studiów/ semestr 1(rok)/1(sem) Specjalność Bez specjalności Kod katedry/zakładu

Bardziej szczegółowo

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów ARM są szeroko

Bardziej szczegółowo

DOTACJE NA INNOWACJE

DOTACJE NA INNOWACJE Rzeszów, 15.04.2013 Ogłoszenie o zamówieniu kompleksowego wdrożenia systemu B2B do współpracy handlowej pomiędzy firmą Francoise a Partnerami Zamawiający: Studio Mody FRANCOISE Franciszka Znamirowska ul.

Bardziej szczegółowo

NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA

NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA NOWY OPIS TECHNICZNY PRZEDMIOTU ZAMÓWIENIA Załącznik nr 4 do SIWZ/ załącznik do umowy Przedmiotem zamówienia jest dostawa 2 serwerów, licencji oprogramowania wirtualizacyjnego wraz z konsolą zarządzającą

Bardziej szczegółowo

Wykład 2 Podstawowe pojęcia systemów równoległych, modele równoległości, wydajność obliczeniowa, prawo Amdahla/Gustafsona

Wykład 2 Podstawowe pojęcia systemów równoległych, modele równoległości, wydajność obliczeniowa, prawo Amdahla/Gustafsona Wykład 2 Podstawowe pojęcia systemów równoległych, modele równoległości, wydajność obliczeniowa, prawo Amdahla/Gustafsona Spis treści: 1. Równoległe systemy komputerowe a rozproszone systemy komputerowe,

Bardziej szczegółowo

Specyfikacja Wymagań Oprogramowania

Specyfikacja Wymagań Oprogramowania Specyfikacja Wymagań Oprogramowania dla Pakietów e-kontentu Scorm firmy Eurotalk Wersja 1.0.64 Eurotalk Ltd. 2013 2011 Eurotalk Ltd. UK. Wszystkie prawa zastrzeżone. Strona 1 Spis treści Wstęp... 1.1 Opis

Bardziej szczegółowo

MASKI SIECIOWE W IPv4

MASKI SIECIOWE W IPv4 MASKI SIECIOWE W IPv4 Maska podsieci wykorzystuje ten sam format i sposób reprezentacji jak adresy IP. Różnica polega na tym, że maska podsieci posiada bity ustawione na 1 dla części określającej adres

Bardziej szczegółowo

High Performance Computers in Cyfronet. Andrzej Oziębło Zakopane, marzec 2009

High Performance Computers in Cyfronet. Andrzej Oziębło Zakopane, marzec 2009 High Performance Computers in Cyfronet Andrzej Oziębło Zakopane, marzec 2009 Plan Podział komputerów dużej mocy Podstawowe informacje użytkowe Opis poszczególnych komputerów Systemy składowania danych

Bardziej szczegółowo

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ Jednostka centralna dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Architektura i organizacja komputerów Architektura

Bardziej szczegółowo

Problemy niezawodnego przetwarzania w systemach zorientowanych na usługi

Problemy niezawodnego przetwarzania w systemach zorientowanych na usługi Problemy niezawodnego przetwarzania w systemach zorientowanych na usługi Jerzy Brzeziński, Anna Kobusińska, Dariusz Wawrzyniak Instytut Informatyki Politechnika Poznańska Plan prezentacji 1 Architektura

Bardziej szczegółowo

Wykład 14. Zagadnienia związane z systemem IO

Wykład 14. Zagadnienia związane z systemem IO Wykład 14 Zagadnienia związane z systemem IO Wprowadzenie Urządzenia I/O zróżnicowane ze względu na Zachowanie: wejście, wyjście, magazynowanie Partnera: człowiek lub maszyna Szybkość transferu: bajty

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Zarządzanie pamięcią w systemie operacyjnym

Zarządzanie pamięcią w systemie operacyjnym Zarządzanie pamięcią w systemie operacyjnym Cele: przydział zasobów pamięciowych wykonywanym programom, zapewnienie bezpieczeństwa wykonywanych procesów (ochrona pamięci), efektywne wykorzystanie dostępnej

Bardziej szczegółowo

Programowanie niskopoziomowe

Programowanie niskopoziomowe Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja

Bardziej szczegółowo

Architektura Systemów Komputerowych 2

Architektura Systemów Komputerowych 2 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną

Bardziej szczegółowo

Wykład 7. Zarządzanie pamięcią

Wykład 7. Zarządzanie pamięcią Wykład 7 Zarządzanie pamięcią -1- Świat idealny a świat rzeczywisty W idealnym świecie pamięć powinna Mieć bardzo dużą pojemność Mieć bardzo krótki czas dostępu Być nieulotna (zawartość nie jest tracona

Bardziej szczegółowo

Dane bezpieczne w chmurze

Dane bezpieczne w chmurze Dane bezpieczne w chmurze Grzegorz Śladowski Dyrektor Działu Technicznego S4E S.A. Agenda Chmura definicja, zasady działania, rodzaje Cechy bezpiecznej chmury Architektura Chmura - definicja Model przetwarzania

Bardziej szczegółowo

1. OBLICZENIA RÓWNOLEGŁE...

1. OBLICZENIA RÓWNOLEGŁE... SPIS TREŚCI WSTĘP 7 1. OBLICZENIA RÓWNOLEGŁE................... 9 1.1. Formy równoległości 10 1.1.1. Równoległość na poziomie bitów 10 1.1.2. Równoległość na poziomie instrukcji 10 1.1.3. Równoległość

Bardziej szczegółowo

4.2. Współczesne generacje procesorów

4.2. Współczesne generacje procesorów 4.2. Współczesne generacje procesorów 4.2.1. Materiał nauczania Procesor (ang. processor) sekwencyjne urządzenie cyfrowe potrafiące pobierać dane z pamięci, interpretować je i wykonywać jako rozkazy. Wykonuje

Bardziej szczegółowo

Skalowalne aplikacje internetowe wysokiej dostępności

Skalowalne aplikacje internetowe wysokiej dostępności Skalowalne aplikacje internetowe wysokiej dostępności Dariusz Dwornikowski 22.05.2010 Plan wykładu Dariusz Dwornikowski Skalowalne aplikacje internetowe wysokiej dostępności [1/37] Skalowalność, Niezawodność

Bardziej szczegółowo

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj

Systemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,

Bardziej szczegółowo

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH reprezentacja danych ASK.RD.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka (Inf.UJK) ASK.RD.01 Rok

Bardziej szczegółowo

Przetwarzanie potokowe pipelining

Przetwarzanie potokowe pipelining Przetwarzanie potokowe pipelining (część A) Przypomnienie - implementacja jednocyklowa 4 Add Add PC Address memory ister # isters Address ister # ister # memory Wstęp W implementacjach prezentowanych tydzień

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 12 Wspomaganie systemu operacyjnego: pamięć wirtualna Partycjonowanie Pamięć jest dzielona, aby mogło korzystać z niej wiele procesów. Dla jednego procesu przydzielana jest

Bardziej szczegółowo

Sprawdzian test egzaminacyjny 2 GRUPA I

Sprawdzian test egzaminacyjny 2 GRUPA I ... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.

Bardziej szczegółowo

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów. Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych

Bardziej szczegółowo

Dydaktyka Informatyki budowa i zasady działania komputera

Dydaktyka Informatyki budowa i zasady działania komputera Dydaktyka Informatyki budowa i zasady działania komputera Instytut Matematyki Uniwersytet Gdański System komputerowy System komputerowy układ współdziałania dwóch składowych: szprzętu komputerowego oraz

Bardziej szczegółowo

Koncepcja wirtualnej pracowni GIS w oparciu o oprogramowanie open source

Koncepcja wirtualnej pracowni GIS w oparciu o oprogramowanie open source Koncepcja wirtualnej pracowni GIS w oparciu o oprogramowanie open source Dr inż. Michał Bednarczyk Uniwersytet Warmińsko-Mazurski w Olsztynie Wydział Geodezji i Gospodarki Przestrzennej Katedra Geodezji

Bardziej szczegółowo

Zespól Szkół Ponadgimnazjalnych Nr 17 im. Jana Nowaka - Jeziorańskiego Al. Politechniki 37 Windows Serwer 2003 Instalacja

Zespól Szkół Ponadgimnazjalnych Nr 17 im. Jana Nowaka - Jeziorańskiego Al. Politechniki 37 Windows Serwer 2003 Instalacja 7 Windows Serwer 2003 Instalacja Łódź, styczeń 2012r. SPIS TREŚCI Strona Wstęp... 3 INSTALOWANIE SYSTEMU WINDOWS SERWER 2003 Przygotowanie instalacji serwera..4 1.1. Minimalne wymagania sprzętowe......4

Bardziej szczegółowo

Fundusze Europejskie dla rozwoju innowacyjnej gospodarki. Inwestujemy w Waszą przyszłość. Zapytanie ofertowe

Fundusze Europejskie dla rozwoju innowacyjnej gospodarki. Inwestujemy w Waszą przyszłość. Zapytanie ofertowe Fundusze Europejskie dla rozwoju innowacyjnej gospodarki Inwestujemy w Waszą przyszłość Zapytanie ofertowe Zakup serwera niezbędnego do lokalizacji platformy e-learningowej w Wyższej Szkole Finansów i

Bardziej szczegółowo

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu

Bardziej szczegółowo

Przykłady DFS z lotu ptaka :) NFS AFS Coda GoogleFS ZFS

Przykłady DFS z lotu ptaka :) NFS AFS Coda GoogleFS ZFS Przykłady DFS z lotu ptaka :) NFS AFS Coda GoogleFS ZFS NFS Network File System sieciowy system plików Stworzony przez Sun Microsystems Dostępny dla, m.in.: Unix, Windows, OS/2, Mac OS Pracuje w środowisku

Bardziej szczegółowo

Tworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1

Tworzenie programów równoległych. Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych Krzysztof Banaś Obliczenia równoległe 1 Tworzenie programów równoległych W procesie tworzenia programów równoległych istnieją dwa kroki o zasadniczym znaczeniu: wykrycie

Bardziej szczegółowo

Teoretyczne Podstawy Informatyki

Teoretyczne Podstawy Informatyki Teoretyczne Podstawy Informatyki cel zajęć Celem kształcenia jest uzyskanie umiejętności i kompetencji w zakresie budowy schematów blokowych algor ytmów oraz ocenę ich złożoności obliczeniowej w celu optymizacji

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów PCI EXPRESS Rozwój technologii magistrali Architektura Komputerów 2 Architektura Komputerów 2006 1 Przegląd wersji PCI Wersja PCI PCI 2.0 PCI 2.1/2.2 PCI 2.3 PCI-X 1.0 PCI-X 2.0

Bardziej szczegółowo