16. Szeregowy interfejs SPI

Wielkość: px
Rozpocząć pokaz od strony:

Download "16. Szeregowy interfejs SPI"

Transkrypt

1 16. Szeregowy interfejs SPI Szeregowy interfejs SPI (Serial Peripherial Interface) służy do dwukierunkowej (full-duplex), synchronicznej transmisji danych pomiędzy mikrokontrolerem, a zewnętrznymi układami peryferyjnymi (np. przetwornik A/C i C/A, szeregowa pamięć zewnętrzna, zegar, potencjometr cyfrowy lub inny mikrokontroler) [1, 17]. Interfejs SPI jest trójprzewodowy, składa się z dwóch linii synchronicznie przesyłających dane w przeciwnych kierunkach oraz linii z sygnałem taktującym synchronizującym transfer danych. Transfer danych przez interfejs SPI odbywa się w układzie master-slave. Jeżeli w systemie znajduje się więcej niż 1 mikrokontroler, to tylko jeden z nich w danej chwili pełni rolę urządzenia master. Sposób połączenia układu nadrzędnego (master) z układem podrzędnym (slave) przedstawiono na rysunku. Rys.24. Transmisja danych po liniach magistrali SPI [1] Interfejs SPI składa się z dwóch rejestrów przesuwnych połączonych w licznik pierścieniowy i generatora sygnału taktującego (rys.24). Generator sygnału taktującego znajduje się zawsze w układzie nadrzędnym (master). Linia MISO jest wejściem danych dla urządzenia master, a wyjściem dla slave, natomiast linia MOSI jest wyjściem dla urządzenia master, a wejściem dla slave. Linia SCK jest wejściem taktującym dla układu slave oraz wyjściem dla master. Sygnał taktujący jest zawsze generowany przez układ nadrzędny (master) bez względu na to czy dane są przez niego nadawane czy też odbierane. Sygnał taktujący jest nadawany jedynie podczas transmisji. Transmisje na liniach magistrali SPI są zawsze dwukierunkowe. Nadawaniu danych na linii MOSI przez układ master towarzyszy zawsze nadawanie danych na linii MISO przez układ slave. Nie wszystkie nadawane dane niosą informacje, najczęściej w jednym kierunku są nadawane dane niosące informacje, podczas gdy w drugim są nadawane dane puste.

2 Rys.25. System składający się z urządzenia Master i kilku urządzeń Slave na magistrali SPI [17] Układ nadrzędny (master) wybiera poszczególne układy podrzędne (slave) przez jedną z równoległych linii portu dołączonych do wyprowadzeń SS układów podrzędnych (rys.25). Urządzenie slave zostanie wybrane, gdy na jego wejście SS zostanie podany określony stan (istnieją urządzenia wybierane stanem niskim oraz stanem wysokim). W czasie transmisji, w celu uniknięcia kolizji, tylko jeden układ podrzędny może być aktywny na liniach interfejsu Tryby pracy interfejsu SPI Polaryzacja i faza sygnału taktującego układu master musi być dostosowana do sposobu pracy układu slave. Polaryzacja sygnału taktującego jest określana przez wartość logiczną tego sygnału w stanie spoczynkowym. Gdy: CPOL=0 w stanie spoczynku linia taktująca jest w stanie niskim, CPOL=1 w stanie spoczynku linia taktująca jest w stanie wysokim. Rys.26. Przebiegi czasowe interfejsu SPI dla sygnału zegarowego o CPHA=0 [1] Faza sygnału taktującego definiuje zależność pomiędzy zboczami sygnału taktującego, a momentami odbioru (próbkowania) danych wejściowych i nadawania (przesuwania w rejestrze) danych wyjściowych. Gdy:

3 CPHA=0 pierwsze zbocze sygnału taktującego próbkuje dane wejściowe, drugie zbocze przesuwa dane w rejestrze (dane są próbkowane, a następnie przesuwane i wysyłane) (rys.26) CPHA=1 pierwsze zbocze sygnału taktującego przesuwa dane w rejestrze wyprowadza je z rejestru, drugie zbocze próbkuje dane wejściowe (dane są przesuwane i wysyłane, a następnie próbkowane i wpisywane do rejestru) (rys.27). Rys.27. Przebiegi czasowe interfejsu SPI dla sygnału zegarowego o CPHA=1[1] Wartości bitów CPOL i CPHA decydują o wyborze jednego z 4-ch trybów pracy interfejsu SPI, oznaczonych jako 0, 1, 2 lub3. Wybór trybu pracy interfejsu SPI [1] Zbocze narastające Zbocze opadające Tryb pracy SPI CPOL = 0, CPHA = 0 Odbiór (narastające) Nadawanie (opadające) 0 CPOL = 0, CPHA = 1 Nadawanie (narastające) Odbiór (opadające) 1 CPOL = 1, CPHA = 0 Odbiór (opadające) Nadawanie (narastające) 2 CPOL = 1, CPHA = 1 Nadawanie (opadające) Odbiór (narastające) 3 Tryb pracy interfejsu SPI należy dostosować do wymagań urządzenia zewnętrznego podłączonego do linii magistrali przez dokonanie odpowiednich wpisów rejestrze kontrolnym SPCR Sterowanie interfejsem SPI Z interfejsem SPI skojarzone są trzy rejestry mikrokontrolera, które zapewniają dostęp do wszystkich funkcji interfejsu: Rejestr kontrolny SPCR służy do konfiguracji interfejsu i sterowania jego pracą Rejestr statusu SPSR zawiera flagi sygnalizujące stan interfejsu. Rejestr danych SPDR służy do wpisywania bajtu danych do wysłania oraz do odczytu odebranego bajtu danych.

4 Rejestr kontrolny interfejsu SPI - SPCR Bit Nazwa SPIE SPE DODR MSTR CPOL CPHA SPR1 SPR0 Odczyt/zapis R/W R/W R/W R/W R/W R/W R/W R/W Wartość początkowa Bit 7 SPIE: maska przerwania interfejsu SPI Gdy bit 7 jest logiczną 1, wówczas zakończenie transmisji znaku po magistrali SPI i ustawienie bitu SPIF w rejestrze SPSR spowoduje skok do procedury obsługi przerwania rozpoczynającego się od adresu $008 pod warunkiem ustawienia bitu I w rejestrze statusowym. Bit 6 SPE: włączenie interfejsu Ustawienie bitu 6 umożliwia transmisje po magistrali SPI. Bit 5 DODR: kolejność przesyłu danych Bit 5 decyduje o kolejności przesyłania danych, gdy bit 5 zostanie ustawiony w stan logicznej 1 dane będą przesyłane od bitu najmłodszego do najstarszego, gdy bit 5 zostanie wyzerowany dane będą przesyłane od bitu najstarszego do najmłodszego. Bit 4 MSTR: wybór trybu master/slave Ustawienie bitu 4 powoduje przejście urządzenia do pracy w trybie nadrzędnym master (wyzerowanie bitu spowoduje przejście do pracy w trybie podrzędnym slave). Bit ten jest zerowany poziomem niskim na linii SS. Bit 3 CPOL: wybór polaryzacji sygnału taktującego Bit 3 umożliwia wybór polaryzacji sygnału taktującego. Gdy na pozycji 3 zostanie wpisana logiczna 1 sygnał taktujący w stanie spoczynku będzie miał poziom wysoki, zaś gdy 0 sygnał taktujący w stanie spoczynku będzie miał poziom niski. Bit 2 CPHA: wybór fazy próbkowania Bit 2 dokonuje wyboru fazy próbkowania. Kiedy CPHA = 0 wówczas pierwsze zbocze sygnału taktującego próbkuje dane wejściowe, a drugie zbocze przesuwa je w rejestrze i nadaje (dane są próbkowane, a następnie przesuwane i wysyłane). W przypadku gdy bit ten zostanie ustawiony w stan logicznej 1, wówczas pierwsze zbocze sygnału taktującego przesuwa dane w rejestrze i wysyła, a drugie zbocze próbkuje dane wejściowe (dane są przesuwane i wysyłane a następnie próbkowane i wpisywane do rejestru). Bit 1 SPR1, bit 0 SPR0: wybór częstotliwości taktującej Bity 1 i 0 określają częstotliwość sygnału taktującego interfejsu pracującego w trybie master. Wartości bitów 1 i 0 nie mają wpływu na pracę urządzenia skonfigurowanego w trybie slave. Rejestr statusowy interfejsu SPI - SPSR Bit Nazwa SPIF WCOL Odczyt/zapis R R R R R R R R Wartość początkowa

5 Wybór częstotliwości taktującej SCK [1] SPR1 SPR0 SCK 0 0 f OSC /4 0 1 f OSC / f OSC / f OSC /128 Bit 7 SPIF: flaga sygnalizująca zakończenie transferu danej Bit 7 informuje o zakończeniu przesyłania danych. Gdy transfer jest kompletny (nastąpi przepisanie rejestru szeregowego do bufora) flaga ta zostaje ustawiona i następuje skok do adresu $008 rozpoczynającego procedurę przerwania (jeśli maska SPIE w rejestrze SPCR została ustawiona). Flaga SPIF jest zerowana sprzętowo po wyjściu z obsługi przerwania, jak również po odczycie danych z rejestru SPDR. Do rejestru SPDR można wprowadzić kolejny bajt danych wyłącznie w przypadku, gdy flaga SPIF jest wyzerowana. Bit 6 WCOL: flaga sygnalizująca kolizję podczas transferu danej Bit 6 kolizji zostaje ustawiony w stan logicznej 1, gdy zawartość rejestru danych zostanie zmieniona podczas transmisji. Rejestr danych interfejsu SPI - SPDR Bit Nazwa MSB LSB Odczyt/zapis R/W R/W R/W R/W R/W R/W R/W R/W Wartość początkowa X X X X X X X X X niezdefiniowana

6 17. Zegar czasu rzeczywistego DS1305 na magistrali SPI Zegar czasu rzeczywistego DS1305 [7] pełni rolę zegara i kalendarza podającego czas oraz datę w systemie BCD na liniach magistrali SPI. Układ zlicza sekundy, minuty, godziny, dni, miesiące (uwzględniając różną liczbę dni w miesiącu) oraz lata (uwzględniając lata przestępne). Zegar czasu rzeczywistego DS1305 może pracować w trybie 12-sto lub 24-ro godzinnym. Zegar czasu rzeczywistego DS1305 jest wyposażony w układ ładowania baterii kontrolowany programowo. Bateria ładowalna może zostać wykorzystana jako rezerwowe źródło energii dla zegara. Dodatkowo zegar czasu rzeczywistego DS1305 posiada 96 bajtów pamięci RAM ogólnego przeznaczenia. Zegar czasu rzeczywistego DS1305 może generować dwa niezależne alarmy. Stan alarmowy jest sygnalizowany stanem niskim na liniach odpowiednio: INT0 oraz INT1. Linie te mogą zostać połączone z wejściami przerwań zewnętrznych mikrokontrolera. W układzie ewaluacyjnym EVB-503 linie zegara czasu rzeczywistego są wyprowadzone na złącze AUX3. Należy dokonać połączeń wg tabeli. Połączenie linii zegara DS1305 i linii mikrokontrolera wyprowadzonych na złącze AUX3 płytki EVB-503 [5] Linie zegara DS1305 Linie złącza AUX3 (połączone z liniami zegara DS1305) Linie mikrokontrolera CE linia wyboru Chip Enable ES (SS) Chip Select (Slave Select) PORTB, 4 SDI wejście danych Serial Data Input SI (MOSI) Master Output Slave Input PORTB, 5 SDO wyjście danych Serial Data Output SO (MISO) Master Input Slave Output PORTB, 6 SCLK linia taktująca Serial Lock SCK Serial Lock PORTB, 7 INT0 linia przerwania Interrupt 0 /IR (INT0) Interrupt 0 PORTD, Rejestry zegara czasu rzeczywistego DS1305 Rejestry czasu i alarmów Rejestry czasu są dostępne w trybie odczytu pod adresami od $00 (rejestr sekund) do $06 (rejestr lat). W trybie zapisu najstarszy bit adresu rejestru musi być ustawiony, stąd rejestry czasu są zapisywane pod adresami od $80 (rejestr sekund) do $86 (rejestr lat). Po resecie bit 6 w rejestrze godzin jest wyzerowany i zegar startuje w trybie 24-godzinnym. Rejestry zegara DS1305 są zapisywane w formacie BCD, np. rejestr sekund przechowuje pojedyncze sekundy na młodszym półbajcie i dziesiątki sekund na starszym półbajcie. Wyświetlenie odczytanego czasu na wyświetlaczu LCD wymaga zamiany formatu BCD liczby na format ASCII. W tym celu należy rozdzielić i obrócić półbajty, aby uzyskać zapis binarny cyfr, a następnie do każdej cyfry w zapisie binarnym dodać wartość 48 w celu przeniesienia w zakres ASCII.

7 Rejestry zegara czasu rzeczywistego DS1305 [7] Adres szesnastkowy Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Odczyt Zapis Zakres (BCD) $00 $80 0 dziesiątki sekund sekundy $01 $81 0 dziesiątki minut minuty $02 $82 0 P dziesiątki A godziny P/A godzin $03 $ dni tygodnia 1-7 $04 $ dziesiątki dni miesiąca dni miesiąca 1-31 $05 $ Dziesiątki miesięcy Miesiące $06 $86 dziesiątki lat Lata ALARM 0 $07 $87 M* 10 sekund alarmu sekundy alarmu $08 $88 M 10 minut alarmu minuty alarmu $09 $89 M P* A* godzina alarmu 12+P/A godziny $0A $8A M dzień alarmu ALARM 1 $0B $8B M 10 sekund alarmu sekundy alarmu $0C $8C M 10 minut alarmu minuty alarmu $0D $8D M P A godzina alarmu 12+P/A godziny $0E $8E M dzień alarmu $0F $8F Rejestr kontrolny - $10 $90 Rejestr statusowy - $11 $91 Rejestr układu ładującego baterię - $12 $1F $20 $7F $92 $9F $A0 $FF * M bit maski, P po południu, A przed południem Zarezerwowane - 96 bajtów pamięci RAM 00-FF

8 Etapy konwersji z zapisu BCD na zapis ASCII Starszy półbajt Młodszy półbajt Formatowanie Zawartość b7 b6 b5 b4 b3 b2 b1 b0 BCD Dziesiątki na starszym półbajcie Jednostki na dolnym półbajcie b7 b6 b5 b4 binarne dziesiątki b3 b2 b1 b0 binarne jednostki b7 b6 b5 b4 ASCII dziesiątki b3 b2 b1 b0 ASCII jednostki W zegarze DS1305 można zaprogramować dwa alarmy: Alarm0 i/lub Alarm1 przez wybór dnia i czasu alarmu oddzielnie dla każdego z alarmów: - w rejestrach $87 do $8A dokonuje się ustawień warunków Alarmu 0, - w rejestrach $8B do $8E dokonuje się ustawień warunków Alarmu 1. Bity masek w rejestrach alarmów[7] Bity masek w rejestrach alarmów (7-me bity) sekundy minuty godziny dni Alarm co sekundę Alarm co minutę Alarm co godzinę Alarm codziennie Alarm co tydzień Bit 7 każdego z rejestrów alarmu (od $87 do $8E) jest bitem M maski. Gdy 7-me bity (bity masek) we wszystkich rejestrach alarmu zostaną wyzerowane, alarm będzie generowany raz w tygodniu. Gdy bit maski rejestru dnia alarmu zostanie ustawiony w stan logicznej 1, alarm będzie generowany codziennie. Gdy dodatkowo bit maski rejestru godziny alarmu zostanie ustawiony w stan logicznej 1, alarm będzie generowany co godzinę. Gdy dodatkowo bit maski rejestru minuty alarmu zostanie ustawiony w stan logicznej 1, alarm będzie generowany co minutę. Gdy dodatkowo bit maski rejestru sekundy alarmu zostanie ustawiony w stan logicznej 1, alarm będzie generowany co sekundę. Rejestry specjalnego przeznaczenia Rejestr kontrolny (czytany pod adresem $0F, zapisywany pod adresem $8F). Bit Nazwa EOSC WP INTCN AIE1 AIE0 Odczyt/zapis R/W R/W R/W R/W R/W R/W R/W R/W Wartość początkowa 0 n/a

9 Bit 7 EOSC: włączenie/wyłączenie oscylatora Wyzerowanie bitu EOSC rozpoczyna pracę oscylatora. Ustawienie bitu EOSC zatrzymuje pracę oscylatora i DS1305 wchodzi w tryb pracy energooszczędnej. Bit 6 WP: zabezpieczenie przed nieuprawnionym zapisem Przed każdą operacją zapisu do rejestru zegara lub RAM-u bit WP musi zostać wyzerowany. Ustawiony w stan logicznej 1 bit WP zapobiega operacji zapisania do rejestrów, w tym również na pozycje 1, 2 i 7 rejestru kontrolnego. Po resecie stan bitu WP jest nieustalony, dlatego przed operacją zapisu bit WP musi zostać wyzerowany. Bit 2 INTCN: bit kontrolny przerwania Bit INTCN kontroluje zależność miedzy alarmem, a stanem niskim na linii przerwania. Gdy bit INTCN jest ustawiony w stan logicznej 1, zrównanie rejestrów czasu i alarmu 0 zeruje linię INT0 (pod warunkiem uaktywnienia alarmu 0), a zrównanie rejestrów czasu i alarmu 1 zeruje linię INT1 (pod warunkiem uaktywnienia alarmu 1). Kiedy bit INTCN jest wyzerowany, zrównanie rejestrów czasu i alarmu 0 lub alarmu 1 zeruje linię INT0 (pod warunkiem uaktywnienia alarmów), podczas gdy linia INT1 nie pełni żadnej funkcji. Bit 1 AIE1: maska alarmu 1 Gdy bit masi AIE1 jest ustawiony w stan logicznej 1, ustawienie flagi przerwania 1 (IRQF1) w rejestrze statusowym wywołuje stan niski na linii INT1 (gdy INTCN=1) lub na linii INT0 (gdy INTCN=0). Gdy bit AIE1 jest wyzerowany, ustawienie flagi przerwania 1 (IRQF1) w rejestrze statusowym nie wywołuje zmiany na żadnej linii. Bit 0 AIE0: maska alarmu 0 Gdy bit maski AIE0 jest ustawiony w stan logicznej 1 ustawienie flagi przerwania 0 (IRQF0) w rejestrze statusowym wywołuje stan niski na linii INT0. Gdy bit AIE0 jest wyzerowany ustawienie flagi przerwania 0 (IRQF0) w rejestrze statusowym nie wywołuje żadnej zmiany na linii INT0. Rejestr statusowy (czytany pod adresem $10) Bit Nazwa IRQF1 IRQF0 Odczyt/zapis R R R R R R R R Wartość początkowa Bit 1 IRQF1: flaga przerwania 1 Flaga IRQF1 zostanie ustawiona sprzętowo, gdy nastąpi zrównanie rejestrów czasu i alarmu1. Spowoduje to wyzerowanie linii INT1 pod warunkiem, że bit maski AIE1 jest ustawiony w stan logicznej 1. Wyzerowanie flagi IRQF1 następuje, gdy którykolwiek z rejestrów Alarmu 1 zostanie odczytany lub zapisany. Bit 0 IRQF0: flaga przerwania 0 Flaga IRQF0 zostanie ustawiona sprzętowo, gdy nastąpi zrównanie rejestrów czasu i alarmu 0. Spowoduje to wyzerowanie linii INT0 pod warunkiem, że bit maski AIE0 jest ustawiony w stan logicznej 1. Wyzerowanie flagi IRQF0 następuje, gdy którykolwiek z rejestrów Alarmu 0 zostanie odczytany lub zapisany.

10 17.2. Transfer danych po magistrali SPI Układ DS1305 rozpoznaje polaryzację zegara przez próbkowanie linii SCLK w stanie wysokim CE. Na skutek tego każda polaryzacja zegara SCLK jest akceptowana przez układ DS1305. Wybór układu DS1305 następuje stanem wysokim na linii CE. Częstotliwość taktująca nie powinna przekraczać wartości 2MHz, przy napięciu zasilania 5V. Zbocze impulsu CE powinno wyprzedzać 1-sze zbocze taktujące o co najmniej 2µs. Impulsy na magistrali SPI (np. impuls taktujący) nie mogą być krótsze niż 0.5µs. Dane są przesyłane po linii SDI podczas operacji zapisu (rys.28) i po linii SDO podczas operacji odczytu (rys.29). W trakcie transferu bajt adresowy jest nadawany jako pierwszy. Najstarszy bit (7-my bit) bajtu adresowego determinuje rodzaj operacji. Jeśli bit 7 jest logiczna 1, to nastąpi operacja zapisu jednego lub kilku bajtów. Jeśli bit 7 jest logicznym 0, to nastąpi operacja odczytu jednego lub kilku bajtów. Rys.28. Zapis pojedynczego słowa po magistrali SPI [7] Rys.29. Odczyt pojedynczego słowa po magistrali SPI [7] W przypadku transferu pojedynczego słowa (bajtu) po dokonaniu zapisu lub odczytu linia CE ponownie jest ustawiana w stan niski. W przypadku transferu wielu bajtów, w trybie seryjnym, po podaniu adresu może nastąpić zapis lub odczyt wielu bajtów danych (rys.30). Każdy z cykli zapisu lub odczytu powoduje automatyczną inkrementację adresu rejestru RTC (Real Time Clock) lub RAM-u. Inkrementacja jest kontynuowana dopóki trwa transfer.

11 Podczas transferu do RTC adres powraca do wartości $00 po wzroście do $1F (podczas odczytu) i powraca do wartości $80 po wzroście do $9F (podczas zapisu). Podczas transferu do RAM-u adres powraca do wartości $20 po wzroście do $7F (podczas odczytu ) i powraca do wartości $A0 po wzroście do $FF (podczas zapisu). Rys.30. Transfer danych w trybie seryjnym po magistrali SPI [7] Przykład konfiguracji magistrali SPI SPCR = (1<<SPE) (1<<MSTR) (1<<CPHA) (1<<SPR0)

12 18. Magistrala I 2 C Magistrala szeregowa I 2 C umożliwia dwukierunkową, simpleksową, synchroniczną transmisję danych między mikrokontrolerem, a zewnętrznymi układami peryferyjnymi. Magistrala I 2 C składa się z dwóch linii: linią SCL przesyłane są impulsy zegarowe synchronizujące transmisję, linia SDA transmituje dane w dwóch kierunkach (rys.31). Rys.31. Przykładowa konfiguracja magistrali I2C[17] Urządzenia podłączone do magistrali mogą być skonfigurowane jako MASTER (urządzenie nadrzędne) lub SLAVE (urządzenie podrzędne). W danej sesji łączności tylko jeden mikrokontroler podłączony do magistrali może być skonfigurowany jako MASTER, chociaż każde z urządzeń może pracować zarówno jako nadajnik jak i odbiornik (rys.32). Mikrokontroler MASTER generuje przebieg zegarowy SCL taktujący transmisję oraz inicjuje łączność z wybranym urządzeniem SLAVE podając programowo jego adres. Wybrany SLAVE potwierdza odbiór bajtu adresowego, pozostałe urządzenia SLAVE pozostawiają linię SDA w stanie wysokiej impedancji. Rys.32. Połączenie urządzeń z magistralą I 2 C[17] Układy podłączone do linii SCL i SDA muszą być wyposażone w wyjścia z otwartym drenem podciągnięte do zasilania przez rezystor. Liczba urządzeń SLAVE, jaka może być dołączona do jednego urządzenia MASTER jest ograniczona od strony sprzętowej pojemnością wejściową tych urządzeń i nie może przekroczyć wypadkowej wartości 400pF.

13 Stabilność i zmiana danych W stanie bezczynnym idle obie linie SCL i SDA znajdują się w stanie logicznym wysokim. Stan linii SDA może ulegać zmianom jedynie przy niskim stanie sygnału zegarowego, stan linii SDA musi być stabilny przy wysokim stanie linii SCL (rys.33). Naruszenie tej zasady w dwóch wyjątkowych sytuacjach pozwala na określenie początku i końca transmisji. Rys.33. Impulsy na liniach SCL i SDA w trakcie transmisji danych [9] Sekwencja startu i stopu Zmiana stanu na linii SDA z wysokiego na niski podczas wysokiego poziomu na linii SCL oznacza sekwencję startu (rys.34), zaś zmiana w kierunku przeciwnym sekwencję stopu (rys.34). Sekwencje startu i stopu generuje urządzenie MASTER. Rys.34. Sekwencja startu i stopu [9] Sesja transmisji danych Sesja połączeniowa inicjowana jest przez urządzenie typu MASTER przez wymuszenie stanu niskiego na linii SDA i wygenerowanie w ten sposób sekwencji startu. Następnie MASTER przesyła linią SDA osiem bitów słowa adresowego. Ósmy bit wybiera rodzaj operacji: logiczne 0 dla zapisu, logiczna 1 dla odczytu danych. Zaadresowane urządzenie SLAVE wymusza stan niski na zwolnionej przez MASTER linii SDA w trakcie dziewiątego impulsu zegarowego, co oznacza potwierdzenie odebrania słowa adresowego. Dalsza transmisja danych przebiega podobnie. Urządzenie nadające przesyła osiem bitów danych do urządzenia odbierającego synchronicznie z 8-ma impulsami zegarowymi na linii SCL, a w czasie 9-tego impulsu SCL (rys.35) oczekuje na potwierdzenie w postaci logicznego 0. Sekwencja stopu kończy sesję transmisji danych.

14 Rys.35. Sekwencja potwierdzenia odbioru znaku[9] 19. Pamięć EEPROM AT24CXX na magistrali I 2 C W rodzinie pamięci EEPROM AT24CXX występuje 5 typów pamięci różniących się pojemnością i liczbą linii adresowych A2, A1, A Charakterystyka pamięci EEPROM AT24CXX Rys.36. Konfiguracja wyprowadzeń pamięci EEPROM AT24C01/02/04/08/16[9] Funkcje wyprowadzeń pamięci EEPROM AT24C01/02/04/08/16 [9] Linia wyprowadzenia A0-A2 SCL SDA WP Funkcja Linii Wejścia adresowe Wejście zegarowe Linia danych Zabezpieczenie przed nieuprawnionym zapisem SCL (serial clock) wejście zegara taktującego transmisję danych. Maksymalna częstotliwość zegara taktującego nie może przekroczyć 400kHz. SDA (serial data) dwukierunkowa linia transmisji danych (linia jest typu otwarty kolektor i może być łączona z dowolną liczbą innych linii tego samego typu). Linie adresowe (A0, A1, A2) wejściowe linie adresowe podłączane do masy lub zasilania, konfigurują sprzętowy adres pamięci na magistrali. Liczba linii adresowych determinuje

15 liczbę urządzeń jednakowego typu (np. pamięci EEPROM), które mogą zostać podłączone do magistrali I 2 C mikrokontrolera. Liczba pamięci jednego typu możliwa do podłączenia w systemie Typ pamięci Linie adresowe Liczba pamięci jednego typu w systemie AT24C01 A2, A1, A0 8 AT24C02 A2, A1, A0 8 AT24C04 A2, A1 4 AT24C08 A2 2 AT24C16 Brak 1 WP (write protect) zabezpieczenie przed zapisem gdy linia WP jest w stanie wysokim, nie można przeprowadzić operacji zapisu ani odczytu pamięci, gdy linia WP jest w stanie niskim, operacje zapisu i odczytu są dozwolone. Pamięci AT24CXX są stronicowane, przy czym liczba stron i liczba bajtów na stronę są różne dla poszczególnych typów pamięci, co implikuje zróżnicowanie długości słowa adresowego. Liczba wyprowadzeń A2, A1, A0, których konfiguracja sprzętowa jest częścią słowa adresowego również zależy od typu pamięci. W efekcie konstrukcja słów adresowych jest nieco odmienna dla każdego typu pamięci. Układ danych w pamięciach AT24CXX Typ pamięci Liczba stron pamięci Liczba bajtów na stronę Długość słowa adresowego w bitach AT24C AT24C AT24C AT24C AT24C Adres pamięci EEPROM AT24CXX (rys.37) składa się z: adresu rodziny urządzeń podłączonych na magistrali I 2 C (pamięci EEPROM posługują się adresem rodzinnym 4-ro bitowym o wartości1010), pola adresowego o zmiennej długości pozwalającego rozróżnić urządzenia tego samego typu podłączone do magistrali (pole to zawiera nie więcej niż 3 bity o wartościach zgodnych z podłączeniem linii adresowych A2, A1, A0 do masy lub zasilania), adresu strony pamięci o długości między 7 a 11 bitów w zależości od typu pamięci.

16 W szczególności: o W pamięciach o pojemności 1k i 2k adres sprzętowy składa się z bitów A 2, A 1, A 0 o W pamięci o pojemności 4k adres sprzętowy składa się z bitów A 2, A 1, linia A 0 nie jest podłączona, a odpowiadający jej bit jest najstarszym bitem adresu strony pamięci. o W pamięci o pojemności 8k adres sprzętowy składa się z bitu A 2. Linie A 1 i A 0 nie są podłączone, a odpowiadające im bity są wykorzystane jako najstarsze bity adresu strony pamięci. o W pamięci o pojemności 16k nie ma adresu sprzętowego. Linie A 2, A 1 i A 0 nie są podłączone, a odpowiadające im bity są wykorzystane jako najstarsze bity adresu strony pamięci. Bit AT24C01/ A2 A1 A0 R/W AT24C A2 A1 P0 R/W AT24C A2 P1 P0 R/W AT24C P2 P1 P0 R/W Rys.37. Adresowanie pamięci serii AT24CXX adres urządzenia [9] Transfer po magistrali I 2 C W pamięci AT24CXX można zapisywać lub odczytywać pojedyncze słowa danych lub strony danych zgodne z zasadami stronicowania danego typu pamięci. Zapis słowa danych porządek transmisji (rys.38): Sekwencja startu, 1-sze słowo adresowe - adres urządzenia (rys.37), Potwierdzenie od pamięci EEPROM, 2-gie słowo adresowe - adres komórki pamięci EEPROM, Potwierdzenie od pamięci EEPROM, 8-mio bitowa dana dla komórki pamięci EEPROM, Potwierdzenie od pamięci EEPROM, Sekwencja stopu. Potwierdzenie polega na ustawieniu przez pamięć EEPROM linii SDA w stan logicznego 0 i jest wysyłane pod warunkiem prawidłowego zaadresowania pamięci przez mikrokontroler. Jeśli adres nie jest prawidłowy pamięć EEPROM wraca w stan czuwania. Wewnętrzny cykl zapisu pamięci EEPROM trwa około 10ms, w tym czasie wejścia pamięci są nieaktywne. Testowanie zakończenia procesu zapisu wewnetrznego porządek transmisji: Sekwencja startu, 1-sze słowo adresowe - adres urządzenia (rys.37), odczyt linii SDA, pamięć EEPROM odpowie bitem logicznego 0 po zakończeniu procesu zapisu.

17 Rys.38. Zapis słowa danych po magistrali I2C [9] Zapis strony danych W pamięciach EEPROM o pojemności 1k, 2k strona liczy 8 słów, natomiast w pamięciach EEPROM o pojemności 4k, 8k, 16k strona liczy 16 słów. Początek transmisji (rys.39) jest taki sam, jak podczas zapisu jednego baju, ale po zapisaniu 1-go bajtu danych mikrokontroler może jeszcze wysłać nie więcej niż 7 kolejnych bajtów danych w przypadku pamięci EEPROM 1k/2k lub nie więcej niż 15 bajtów danych w przypadku pamięci EEPROM 4k/8k/16k. Każdy bajt danych jest potwierdzany przez EEPROM bitem potwierdzenia (logiczne 0). Mikrokontroler musi zakończyć transmisję wysyłając sekwencję stopu. W trakcie zapisu strony inkrementacji sprzętowej podlegają: 3 najmłodsze bity adresu danych w pamięciach EEPROM o pojemności 1k i 2k 4 najmłodsze bity adresu danych w pamięciach EEPROM o pojemności 4k/8k/16k. Gdy inkrementowany w ten sposób adres strony dojdzie do końca strony, wówczas kolejny bajt danych zostanie zapisany na początku tej samej strony. Rys.39. Zapis strony danych po magistrali I2C [9] Odczyt słowa danych z podaniem adresu odczytu Odczyt słowa danych (rys.40) musi być poprzedzony: sekwencją startu, zapisem adresu urządzenia (najmłodszy bit adresu jest logicznym 0, co oznacza operację zapisu) zapisem adresu danej. Po otrzymaniu potwierdzenia od pamięci EEPROM mikrokontroler generuje: kolejną sekwencję startu ponownie podaje adres urządzenia, tym razem jednak najmłodszy bit jest logiczną 1 (wybór operacji odczytu). Pamięć EEPROM potwierdza odbiór adresu urządzenia, po czym następuje odbiór słowa danych od pamięci EEPROM. Mikrokontroler nie potwierdza odbioru słowa danych, lecz generuje sekwencję stopu.

18 Rys 40. Odczyt słowa danych z podaniem adresu odczytu [9] Odczyt słowa danych spod ustalonego adresu Jeśli adres komórki pamięci został ustawiony w toku poprzedniej łączności, to w kolejno realizowanym odczycie (rys. 41) można pominąć proces wyboru adresu komórki pamięci. W takim przypadku odczyt rozpoczyna się sekwencją startu, następnie przesłaniem adresu urządzenia z najmłodszym bitem ustawionym w stan logicznej 1, po czym następuje odbiór słowa danych. Odbiór danej nie jest potwierdzany przez mikrokontroler, który zamiast potwierdzenia generuje sekwencję stopu. Rys. 41.Odczyt słowa danych spod ustalonego adresu [9] Odczyt dowolnej liczby słów danych Początek transmisji (rys.42) jest taki sam, jak podczas odczytu jednego słowa danych. Po otrzymaniu słowa danych od pamięci mikrokontroler potwierdza logicznym 0. Dopóki mikrokontroler potwierdza odbiór, pamięć EEPROM wysyła kolejne słowa inkrementując sprzętowo adres pobierania danych. Po osiągnięciu adresu ostatniej komórki pamięci adres zeruje się i kolejny odczyt następuje spod adresu zerowego pamięci EEPROM. Zakończenie odczytu następuje, jeśli mikrokontroler nie potwierdzi odbioru kolejnego słowa, lecz wygeneruje sekwencję stopu.

19 Rys.42. Odczyt dowolnej liczby słów danych [9]

20 20. Magistrala 1-wire Magistrala 1-wire składa się z pojedynczej linii. Na magistrali 1-wire jedno urządzenie MASTER nadzoruje pracę jednego lub wielu urządzeń SLAVE. Urządzenie MASTER oraz wszystkie SLAVE są podłączone do magistrali wyjściem tranzystora otwarty dren lub bramką trójstanową. Takie podłączenie umożliwia zwolnienie linii przez każde z urządzeń po zakończeniu transmisji. Magistrala 1-wire wymaga zewnętrznego rezystora podciągającego do zasilania o wartości około 5kΩ. Stanem bezczynnym magistrali jest stan wysoki. Układ DS18B20 jest zawsze urządzeniem typu SLAVE. Wszystkie komendy i dane są nadawane do DS18B20 po magistrali począwszy od najmłodszego bitu. Rys.43. Impuls resetu i obecności [8] Sekwencja inicjalizacji Komunikacja po magistrali 1-wire rozpoczyna się od sekwencji inicjalizacji, która składa się z impulsu resetu (rys.43) nadawanego przez urządzenie MASTER (mikrokontroler) potwierdzanego impulsem obecności przez urządzenie SLAVE (termometr DS18B20). W czasie impulsu resetu MASTER zwiera magistralę do masy na czas co najmniej 480 µs. Po tym czasie MASTER zwalnia magistralę, która wskutek podciągnięcia rezystorem 5k przechodzi w stan wysoki. DS18B20 dokonuje detekcji zbocza narastającego, czeka µs, po czym nadaje impuls obecności zwierając magistralę do masy na czas µs. Ramka nadawcza Nadawanie stanów logicznych 0 i 1 przez urządzenie MASTER odbywa się w ramkach czasowych (rys.44). Każda ramka czasowa trwa co najmniej 60 µs, z odstępem między ramkami co najmniej 1µs. Ramki obu stanów logicznych rozpoczynają się od zbocza opadającego. Nadanie stanu logicznej 1 polega na zwarciu magistrali do zera przez urządzenie MASTER na czas 15 µs, a następnie zwolnieniu magistrali. Po zwolnieniu rezystor podciągający 5k przywróci magistrali stan logicznej 1. Nadanie stanu logicznego 0 polega na zwarciu magistrali do zera przez urządzenie MASTER i podtrzymanie tego stanu przez czas co najmniej 60 µs. DS18B20 próbkuje magistralę w czasie od 15 do 60 µs licząc od zbocza opadającego rozpoczynającego stan logiczny. Jeśli odczytany stan jest wysoki DS18B20 rozpoznaje logiczną 1, jeśli odczytany stan jest niski DS18B20 rozpoznaje logiczne0.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne.

Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Laboratorium mikroinformatyki. Szeregowe magistrale synchroniczne. Transmisja szeregowa charakteryzująca się niewielką ilością linii transmisyjnych może okazać się użyteczna nawet w wypadku zastosowania

Bardziej szczegółowo

MIKROKONTROLERY - MAGISTRALE SZEREGOWE

MIKROKONTROLERY - MAGISTRALE SZEREGOWE Liczba magistral szeregowych jest imponująca RS232, i 2 C, SPI, 1-wire, USB, CAN, FireWire, ethernet... Równie imponująca jest różnorodność protokołow komunikacyjnych. Wiele mikrokontrolerów ma po kilka

Bardziej szczegółowo

Spis tre 1. Przedstawienie standardu 1-wire... 2. Dokumentacja układu DS18B20... 3. Obsługa termometru DS18B20 w j

Spis tre 1. Przedstawienie standardu 1-wire... 2. Dokumentacja układu DS18B20... 3. Obsługa termometru DS18B20 w j OBSŁUGA INTERFEJSU 1-WIRE NA PRZYKŁADZIE DS18B20 wydanie pierwsze Opracowanie zawiera treści różnych publikacji takich jak: książki, datasheety, strony internetowe Cezary Klimasz Kraków 2008 1 Spis treści

Bardziej szczegółowo

2. PORTY WEJŚCIA/WYJŚCIA (I/O)

2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2. PORTY WEJŚCIA/WYJŚCIA (I/O) 2.1 WPROWADZENIE Porty I/O mogą pracować w kilku trybach: - przesyłanie cyfrowych danych wejściowych i wyjściowych a także dla wybrane wyprowadzenia: - generacja przerwania

Bardziej szczegółowo

Sprzężenie mikrokontrolera (nie tylko X51) ze światem zewnętrznym lokalne interfejsy szeregowe

Sprzężenie mikrokontrolera (nie tylko X51) ze światem zewnętrznym lokalne interfejsy szeregowe Sprzężenie mikrokontrolera (nie tylko X51) ze światem zewnętrznym lokalne interfejsy szeregowe Ryszard J. Barczyński, 2009 2015 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały

Bardziej szczegółowo

Współpraca procesora ColdFire z urządzeniami peryferyjnymi

Współpraca procesora ColdFire z urządzeniami peryferyjnymi Współpraca procesora ColdFire z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe:

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny

Politechnika Białostocka Wydział Elektryczny Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 SZEREGOWE PRZETWORNIKI A/C - C/A Ćwiczenie 5 Opracował:

Bardziej szczegółowo

2. Format danych i zaimplementowane funkcje MODBUS

2. Format danych i zaimplementowane funkcje MODBUS SIC184 Protokół MODBUS-RTU (v1.10) Spis treści 1. Informacje wstępne... 1 2. Format danych i zaimplementowane funkcje MODBUS... 1 3. Opis rejestrów i funkcji... 2 3.1 Odczyt stanu wejść/wyjść... 2 3.2

Bardziej szczegółowo

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe

Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe Zagadnienia zaliczeniowe z przedmiotu Układy i systemy mikroprocesorowe elektronika i telekomunikacja, stacjonarne zawodowe System mikroprocesorowy 1. Przedstaw schemat blokowy systemu mikroprocesorowego.

Bardziej szczegółowo

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie

Opis czytnika TRD-FLAT CLASSIC ver. 1.1. Naścienny czytnik transponderów UNIQUE w płaskiej obudowie TRD-FLAT CLASSIC Naścienny czytnik transponderów UNIQUE w płaskiej obudowie Podstawowe cechy : zasilanie od 3V do 6V 4 formaty danych wyjściowych POWER LED w kolorze żółtym czerwono-zielony READY LED sterowany

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

interfejs szeregowy wyświetlaczy do systemów PLC

interfejs szeregowy wyświetlaczy do systemów PLC LDN SBCD interfejs szeregowy wyświetlaczy do systemów PLC SEM 08.2003 Str. 1/5 SBCD interfejs szeregowy wyświetlaczy do systemów PLC INSTRUKCJA OBSŁUGI Charakterystyka Interfejs SBCD w wyświetlaczach cyfrowych

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Podstawy systemów mikroprocesorowych. Interfejs USART. Interfejsy szeregowe w mikrokontrolerach AVR

Podstawy systemów mikroprocesorowych. Interfejs USART. Interfejsy szeregowe w mikrokontrolerach AVR Podstawy systemów mikroprocesorowych Wykład nr 4 Interfejsy szeregowe dr Piotr Fronczak http://www.if.pw.edu.pl/~agatka/psm.html Komputery przesyłają dane na dwa sposoby: równolegle: Kilka bitów danych

Bardziej szczegółowo

DODATEK A OPIS INTERFEJSU SIECIOWEGO FMP300

DODATEK A OPIS INTERFEJSU SIECIOWEGO FMP300 DODATEK A OPIS INTERFEJSU SIECIOWEGO FMP300 Protokół komunikacji: MODBUS tryb RTU lub ASCII (opcja!) Format przesyłania znaków: - tryb RTU: 1 bit startu, 8 bitów pola danych, bez parzystości, 2 bity stopu

Bardziej szczegółowo

AVREVB1. Zestaw uruchomieniowy dla mikrokontrolerów AVR. Zestawy uruchomieniowe www.evboards.eu

AVREVB1. Zestaw uruchomieniowy dla mikrokontrolerów AVR. Zestawy uruchomieniowe www.evboards.eu AVREVB1 Zestaw uruchomieniowy dla mikrokontrolerów AVR. 1 Zestaw AVREVB1 umożliwia szybkie zapoznanie się z bardzo popularną rodziną mikrokontrolerów AVR w obudowach 40-to wyprowadzeniowych DIP (układy

Bardziej szczegółowo

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD.

4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. 13 4 Transmisja szeregowa na przykładzie komunikacji dwukierunkowej z komputerem PC, obsługa wyświetlacza LCD. Zagadnienia do przygotowania: - budowa i działanie interfejsu szeregowego UART, - tryby pracy,

Bardziej szczegółowo

MIKROPROCESORY architektura i programowanie

MIKROPROCESORY architektura i programowanie Systematyczny przegląd. (CISC) SFR umieszczane są w wewnętrznej pamięci danych (80H 0FFH). Adresowanie wyłącznie bezpośrednie. Rejestry o adresach podzielnych przez 8 są też dostępne bitowo. Adres n-tego

Bardziej szczegółowo

Enkoder magnetyczny AS5040.

Enkoder magnetyczny AS5040. Enkoder magnetyczny AS5040. Edgar Ostrowski Jan Kędzierski www.konar.ict.pwr.wroc.pl Wrocław, 28.01.2007 1 Spis treści 1 Wstęp... 3 2 Opis wyjść... 4 3 Tryby pracy... 4 3.1 Tryb wyjść kwadraturowych...

Bardziej szczegółowo

UW-DAL-MAN v2 Dotyczy urządzeń z wersją firmware UW-DAL v5 lub nowszą.

UW-DAL-MAN v2 Dotyczy urządzeń z wersją firmware UW-DAL v5 lub nowszą. Dokumentacja techniczna -MAN v2 Dotyczy urządzeń z wersją firmware v5 lub nowszą. Spis treści: 1 Wprowadzenie... 3 2 Dane techniczne... 3 3 Wyprowadzenia... 3 4 Interfejsy... 4 4.1 1-WIRE... 4 4.2 RS232

Bardziej szczegółowo

Opis układów wykorzystanych w aplikacji

Opis układów wykorzystanych w aplikacji Opis układów wykorzystanych w aplikacji Układ 74LS164 jest rejestrem przesuwnym służącym do zamiany informacji szeregowej na równoległą. Układ, którego symbol logiczny pokazuje rysunek 1, posiada dwa wejścia

Bardziej szczegółowo

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515

Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 5 Zegar czasu rzeczywistego na mikrokontrolerze AT90S8515 Cel ćwiczenia Celem ćwiczenia jest poznanie możliwości nowoczesnych

Bardziej szczegółowo

MODBUS RTU wersja M1.14 protokół komunikacyjny wyświetlaczy LDN

MODBUS RTU wersja M1.14 protokół komunikacyjny wyświetlaczy LDN MODBUS RTU wersja M1.14 protokół komunikacyjny do wyświetlaczy SEM 04.2010 Str. 1/5 MODBUS RTU wersja M1.14 protokół komunikacyjny wyświetlaczy LDN W wyświetlaczach LDN protokół MODBUS RTU wykorzystywany

Bardziej szczegółowo

Pomoc dla użytkowników systemu asix 6. www.asix.com.pl. Strategia buforowa

Pomoc dla użytkowników systemu asix 6. www.asix.com.pl. Strategia buforowa Pomoc dla użytkowników systemu asix 6 www.asix.com.pl Strategia buforowa Dok. Nr PLP6024 Wersja: 29-01-2010 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące w tekście

Bardziej szczegółowo

Konfigurator Modbus. Instrukcja obsługi programu Konfigurator Modbus. wyprodukowano dla

Konfigurator Modbus. Instrukcja obsługi programu Konfigurator Modbus. wyprodukowano dla Wersja 1.1 29.04.2013 wyprodukowano dla 1. Instalacja oprogramowania 1.1. Wymagania systemowe Wspierane systemy operacyjne (zarówno w wersji 32 i 64 bitowej): Windows XP Windows Vista Windows 7 Windows

Bardziej szczegółowo

MM05-IIIe. Dokumentacja techniczna

MM05-IIIe. Dokumentacja techniczna MM0-IIIe Dokumentacja techniczna Tarnów 00 . Charakterystyka ogólna urządzenia Monitor MM-0IIIe słuŝy do monitorowania wartości pomiarów mierzonych przez przeliczniki MacMat. Dodatkowo w przypadku transmisji

Bardziej szczegółowo

Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011

Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011 Obługa czujników do robota śledzącego linie. Michał Wendland 171628 15 czerwca 2011 1 Spis treści 1 Charakterystyka projektu. 3 2 Schematy układów elektronicznych. 3 2.1 Moduł czujników.................................

Bardziej szczegółowo

Układy czasowo-licznikowe w systemach mikroprocesorowych

Układy czasowo-licznikowe w systemach mikroprocesorowych Układy czasowo-licznikowe w systemach mikroprocesorowych 1 W każdym systemie mikroprocesorowym znajduje zastosowanie układ czasowy lub układ licznikowy Liczba liczników stosowanych w systemie i ich długość

Bardziej szczegółowo

Mikrokontroler AVR ATmega32 - wykład 9

Mikrokontroler AVR ATmega32 - wykład 9 SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 1 Mikrokontroler AVR ATmega32 - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Mikrokontroler AVR ATmega32 - wykład 9 asz 2 CechyµC ATmega32 1.

Bardziej szczegółowo

2010-04-12. Magistrala LIN

2010-04-12. Magistrala LIN Magistrala LIN Protokoły sieciowe stosowane w pojazdach 2010-04-12 Dlaczego LIN? 2010-04-12 Magistrala LIN(Local Interconnect Network) została stworzona w celu zastąpienia magistrali CAN w przypadku, gdy

Bardziej szczegółowo

Konfiguracja parametrów pozycjonowania GPS 09.05.2008 1/5

Konfiguracja parametrów pozycjonowania GPS 09.05.2008 1/5 Konfiguracja parametrów pozycjonowania GPS 09.05.2008 1/5 Format złożonego polecenia konfigurującego system pozycjonowania GPS SPY-DOG SAT ProSafe-Flota -KGPS A a B b C c D d E e F f G g H h I i J j K

Bardziej szczegółowo

KOMPUTEROWE SYSTEMY POMIAROWE

KOMPUTEROWE SYSTEMY POMIAROWE KOMPUTEROWE SYSTEMY POMIAROWE Dr inż. Eligiusz PAWŁOWSKI Politechnika Lubelska Wydział Elektrotechniki i Informatyki Prezentacja do wykładu dla EMST - ITwE Semestr letni Wykład nr 4 Prawo autorskie Niniejsze

Bardziej szczegółowo

Systemy wbudowane - Laboratorium Informatyka studia zaoczne inżynierskie

Systemy wbudowane - Laboratorium Informatyka studia zaoczne inżynierskie Systemy wbudowane - Laboratorium Informatyka studia zaoczne inżynierskie Ćwiczenie nr 2b: Szeregowy przetwornik AC i CA Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z działaniem i sposobami obsługi

Bardziej szczegółowo

ZL15AVR. Zestaw uruchomieniowy dla mikrokontrolerów ATmega32

ZL15AVR. Zestaw uruchomieniowy dla mikrokontrolerów ATmega32 ZL15AVR Zestaw uruchomieniowy dla mikrokontrolerów ATmega32 ZL15AVR jest uniwersalnym zestawem uruchomieniowym dla mikrokontrolerów ATmega32 (oraz innych w obudowie 40-wyprowadzeniowej). Dzięki wyposażeniu

Bardziej szczegółowo

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów

Adresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście

Bardziej szczegółowo

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej Systemy wbudowane Witold Kozłowski Zakład Fizyki i Technologii Struktur Nanometrowych 90-236 Łódź, Pomorska 149/153 https://std2.phys.uni.lodz.pl/mikroprocesory/

Bardziej szczegółowo

Programowanie mikrokontrolerów 2.0

Programowanie mikrokontrolerów 2.0 Programowanie mikrokontrolerów 2.0 Zegar czasu rzeczywistego Marcin Engel Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 5 maja 2015 Zegar czasu rzeczywistego Niezależny układ RTC (ang.

Bardziej szczegółowo

LITEcompLPC1114. Zestaw ewaluacyjny z mikrokontrolerem LPC1114 (Cortex-M0) Sponsorzy:

LITEcompLPC1114. Zestaw ewaluacyjny z mikrokontrolerem LPC1114 (Cortex-M0) Sponsorzy: LITEcompLPC1114 Zestaw ewaluacyjny z mikrokontrolerem LPC1114 (Cortex-M0) Bezpłatny zestaw dla Czytelników książki Mikrokontrolery LPC1100. Pierwsze kroki LITEcompLPC1114 jest doskonałą platformą mikrokontrolerową

Bardziej szczegółowo

Współpraca procesora z urządzeniami peryferyjnymi

Współpraca procesora z urządzeniami peryferyjnymi Współpraca procesora z urządzeniami peryferyjnymi 1 Współpraca procesora z urządzeniami peryferyjnymi Interfejsy dostępne w procesorach rodziny ColdFire: Interfejs równoległy, Interfejsy szeregowe: Interfejs

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535

Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535 Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u

Bardziej szczegółowo

Komunikacja z urzadzeniami zewnętrznymi

Komunikacja z urzadzeniami zewnętrznymi Komunikacja z urzadzeniami zewnętrznymi Porty Łacza równoległe Łacza szeregowe Wymiana informacji - procesor, pamięć oraz urzadzenia wejścia-wyjścia Większość mikrokontrolerów (Intel, AVR, PIC) używa jednego

Bardziej szczegółowo

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C- PC 3 PC^ TIMER IN RESET PC5 TIMER OUT 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 AD7 U ss c 3 L 5 c.* Cl* S 9 10 11 12 13 U 15 H 17 Cu C-" ln LTJ CO 2.12. Wielofunkcyjne układy współpracujące z mikroprocesorem

Bardziej szczegółowo

MS360-LPM. wersja 1.09 (wersja robocza) Dokumentacja użytkownika

MS360-LPM. wersja 1.09 (wersja robocza) Dokumentacja użytkownika MS360-LPM wersja 1.09 (wersja robocza) Dokumentacja użytkownika Białystok 2011 Podstawy Komunikacja z multiczujnikiem MS360-LPM dostępna jest za pomocą transmisji szeregowej EIA-485 (wcześniej RS-485)

Bardziej szczegółowo

Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1

Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1 Obsługa kart pamięci Flash za pomocą mikrokontrolerów, część 1 Wraz ze wzrostem zapotrzebowania na tanie i pojemne noúniki danych niezawieraj¹cych elementûw ruchomych, kilka firm specjalizuj¹cych sií w

Bardziej szczegółowo

SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701.

SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy. SigmaDSP jest niedrogim zestawem uruchomieniowym dla procesora DSP ADAU1701 z rodziny SigmaDSP firmy Analog Devices, który wraz z programatorem USBi i darmowym środowiskiem

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

ARS3 RZC. z torem radiowym z układem CC1101, zegarem RTC, kartą Micro SD dostosowany do mikro kodu ARS3 Rxx. dokument DOK 01 05 12. wersja 1.

ARS3 RZC. z torem radiowym z układem CC1101, zegarem RTC, kartą Micro SD dostosowany do mikro kodu ARS3 Rxx. dokument DOK 01 05 12. wersja 1. ARS RZC projekt referencyjny płytki mikrokontrolera STMF z torem radiowym z układem CC0, zegarem RTC, kartą Micro SD dostosowany do mikro kodu ARS Rxx dokument DOK 0 0 wersja.0 arskam.com . Informacje

Bardziej szczegółowo

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro 1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik

Bardziej szczegółowo

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

PRZETWORNIK ADC w mikrokontrolerach Atmega16-32 Zachodniopomorski Uniwersytet Technologiczny WYDZIAŁ ELEKTRYCZNY Katedra Inżynierii Systemów, Sygnałów i Elektroniki LABORATORIUM TECHNIKA MIKROPROCESOROWA PRZETWORNIK ADC w mikrokontrolerach Atmega16-32

Bardziej szczegółowo

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity

Bardziej szczegółowo

Pamięci EEPROM w systemach mikroprocesorowych, część 2

Pamięci EEPROM w systemach mikroprocesorowych, część 2 Pamięci EEPROM w systemach mikroprocesorowych, część 2 Tym artyku³em koòczymy prezentacjí sposobûw programowania szeregowych pamiíci EEPROM. Poniewaø najwiíksz¹ popularnoúci¹ ciesz¹ sií wúrûd uøytkownikûw

Bardziej szczegółowo

SmartDRIVE protokół transmisji szeregowej RS-485

SmartDRIVE protokół transmisji szeregowej RS-485 SmartDRIVE protokół transmisji szeregowej RS-485 Dokumentacja przygotowana przez firmę Gryftec w oparciu o oryginalną dokumentację dostarczoną przez firmę Westline GRYFTEC 1 / 12 1. Przegląd Kontrolery

Bardziej szczegółowo

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU.

1. Cel ćwiczenia. Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 1. Cel ćwiczenia Celem ćwiczenia jest zestawienie połączenia pomiędzy dwoma sterownikami PLC za pomocą protokołu Modbus RTU. 2. Porty szeregowe w sterowniku VersaMax Micro Obydwa porty szeregowe sterownika

Bardziej szczegółowo

Instrukcja MM-717 Tarnów 2010

Instrukcja MM-717 Tarnów 2010 Instrukcja MM-717 Tarnów 2010 Przeznaczenie modułu komunikacyjnego MM-717. Moduł komunikacyjny MM-717 służy do realizacji transmisji z wykorzystaniem GPRS pomiędzy systemami nadrzędnymi (systemami SCADA)

Bardziej szczegółowo

Rozdział ten zawiera informacje na temat zarządzania Modułem Modbus TCP oraz jego konfiguracji.

Rozdział ten zawiera informacje na temat zarządzania Modułem Modbus TCP oraz jego konfiguracji. 1 Moduł Modbus TCP Moduł Modbus TCP daje użytkownikowi Systemu Vision możliwość zapisu oraz odczytu rejestrów urządzeń, które obsługują protokół Modbus TCP. Zapewnia on odwzorowanie rejestrów urządzeń

Bardziej szczegółowo

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26

Kurs Elektroniki. Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Kurs Elektroniki Część 5 - Mikrokontrolery. www.knr.meil.pw.edu.pl 1/26 Mikrokontroler - autonomiczny i użyteczny system mikroprocesorowy, który do swego działania wymaga minimalnej liczby elementów dodatkowych.

Bardziej szczegółowo

Programowanie mikrokontrolerów AVR z rodziny ATmega.

Programowanie mikrokontrolerów AVR z rodziny ATmega. Programowanie mikrokontrolerów AVR z rodziny ATmega. Materiały pomocnicze Jakub Malewicz jakub.malewicz@pwr.wroc.pl Wszelkie prawa zastrzeżone. Kopiowanie w całości lub w częściach bez zgody i wiedzy autora

Bardziej szczegółowo

TECHNIKA MIKROPROCESOROWA

TECHNIKA MIKROPROCESOROWA LABORATORIUM TECHNIKA MIKROPROCESOROWA Port transmisji szeregowej USART ATmega Opracował: Tomasz Miłosławski 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się ze sposobami komunikacji mikrokontrolera

Bardziej szczegółowo

SAIA PROGRAMOWALNY STEROWNIK PLC

SAIA PROGRAMOWALNY STEROWNIK PLC SAIA PROGRAMOWALNY STEROWNIK PLC SAIA BURGESS ELECTRONICS SABUR Sp. z. o. o. ul. Drużynowa 3A 02 950 Warszwa tel. (022) 844 75 20 fax. (022) 844 36 39 SAIA 1 @KEMOR SPIS TREŚCI 1. KABEL K111 KABEL DO PROGRAMOWANIA

Bardziej szczegółowo

Programowanie mikrokontrolerów. 15 stycznia 2008

Programowanie mikrokontrolerów. 15 stycznia 2008 Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 15 stycznia 2008 RS232 Jeden z najstarszych interfejsów szeregowych Pierwotne przeznaczenie to łączenie terminali znakowych z komputerem, często

Bardziej szczegółowo

Kod produktu: MP01611

Kod produktu: MP01611 CZYTNIK RFID ZE ZINTEGROWANĄ ANTENĄ, WYJŚCIE RS232 (TTL) Moduł stanowi tani i prosty w zastosowaniu czytnik RFID dla transponderów UNIQUE 125kHz, umożliwiający szybkie konstruowanie urządzeń do bezstykowej

Bardziej szczegółowo

MSP430 w przykładach (8)

MSP430 w przykładach (8) MSP430 w przykładach (8) Transmisja szeregowa UART, SPI W artykule omówimy obsługę interfejsów komunikacyjnych UART oraz SPI w mikrokontrolerze MSP430f1232. Przy okazji podamy sporą porcję informacji teoretycznych.

Bardziej szczegółowo

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM

ĆWICZENIE 5. TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM ĆWICZENIE 5 TEMAT: OBSŁUGA PORTU SZEREGOWEGO W PAKIECIE KEILuVISON WYSYŁANIE PORTEM SZEREGOWYM Wiadomości wstępne: Port szeregowy może pracować w czterech trybach. Tryby różnią się między sobą liczbą bitów

Bardziej szczegółowo

UNIPROD 44-100 GLIWICE ul. Sowińskiego 3 tel: +48 32 238 77 31, fax +48 32 238 77 32 e-mail: kontakt@uniprod.pl 12.11.2011.1.

UNIPROD 44-100 GLIWICE ul. Sowińskiego 3 tel: +48 32 238 77 31, fax +48 32 238 77 32 e-mail: kontakt@uniprod.pl 12.11.2011.1. UNIPROD 44-100 GLIWICE ul. Sowińskiego 3 tel: +48 32 238 77 31, fax +48 32 238 77 32 e-mail: kontakt@uniprod.pl 12.11.2011.1 UniSonic_HL INSTRUKCJA OBSŁUGI INTERFEJS SIECIOWY RS-485 MODBUS Spis treści.

Bardziej szczegółowo

Czytnik transponderów MIFARE i UNIQUE w obudowie naściennej

Czytnik transponderów MIFARE i UNIQUE w obudowie naściennej TRD-FLAT COMBO Czytnik transponderów MIFARE i UNIQUE w obudowie naściennej Podstawowe cechy: zasilanie od 8V do 15V Różne formaty danych wyjściowych: o Dallas 1-wire o RS232 TTL 9600 o RS232 TTL 2400 o

Bardziej szczegółowo

Ogólne przeznaczenie i możliwości interfejsu sieciowego przepływomierza UniEMP-05 z protokołem MODBUS. (05.2011)

Ogólne przeznaczenie i możliwości interfejsu sieciowego przepływomierza UniEMP-05 z protokołem MODBUS. (05.2011) Ogólne przeznaczenie i możliwości interfejsu sieciowego przepływomierza UniEMP-05 z protokołem MODBUS. (05.2011) Interfejs sieciowy umożliwia przyłączenie jednego lub więcej przepływomierzy do wspólnej

Bardziej szczegółowo

VamsterL. Opis sterownika. wersja 1.0

VamsterL. Opis sterownika. wersja 1.0 VamsterL Opis sterownika wersja 1.0 Kraków, 2012 1. Wstęp VamsterL jest jedną ze sprzętowych odmian Vamstera klasy N. Zaprojektowany został z myślą o zabudowie na szynie DIN. Wyposażony w dużą ilość wejść

Bardziej szczegółowo

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1

Start Bity Bit Stop 1 Bit 0 1 2 3 4 5 6 7 Par. 1 2. Rys. 1 Temat: Obsługa portu komunikacji szeregowej RS232 w systemie STRC51. Ćwiczenie 2. (sd) 1.Wprowadzenie do komunikacji szeregowej RS232 Systemy bazujące na procesorach C51 mogą komunikować się za pomocą

Bardziej szczegółowo

APLIKACJA COMMAND POSITIONING Z WYKORZYSTANIEM KOMUNIKACJI SIECIOWEJ Z PROTOKOŁEM USS W PRZETWORNICACH MDS/FDS 5000

APLIKACJA COMMAND POSITIONING Z WYKORZYSTANIEM KOMUNIKACJI SIECIOWEJ Z PROTOKOŁEM USS W PRZETWORNICACH MDS/FDS 5000 APLIKACJA COMMAND POSITIONING Z WYKORZYSTANIEM KOMUNIKACJI SIECIOWEJ Z PROTOKOŁEM USS W PRZETWORNICACH MDS/FDS 5000 Autor: Ver: Marcin Ataman 1.0 Spis treści strona 1. Wstęp... 2 2. Pierwsze uruchomienie....

Bardziej szczegółowo

STM32 Butterfly. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107

STM32 Butterfly. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32 Butterfly Zestaw STM32 Butterfly jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity

Bardziej szczegółowo

PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA

PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA EGMONT INSTRUMENTS PROGRAM TESTOWY LCWIN.EXE OPIS DZIAŁANIA I INSTRUKCJA UŻYTKOWNIKA EGMONT INSTRUMENTS tel. (0-22) 823-30-17, 668-69-75 02-304 Warszawa, Aleje Jerozolimskie 141/90 fax (0-22) 659-26-11

Bardziej szczegółowo

PRZEMYSŁOWY ODTWARZACZ MP3

PRZEMYSŁOWY ODTWARZACZ MP3 INDUSTRIAL MP3 imp3 AUTOMATYKA PRZEMYSŁOWA PRZEMYSŁOWY ODTWARZACZ MP3 Urządzenie imp3 przeznaczone jest do odtwarzania komunikatów głosowych nagranych w formacie MP3 i zapisanych na karcie SD/MMC. Proste

Bardziej szczegółowo

MAGISTRALA MODBUS W SIŁOWNIKU XSM Opis sterowania

MAGISTRALA MODBUS W SIŁOWNIKU XSM Opis sterowania DTR Załącznik nr 5 MAGISTRALA MODBUS W SIŁOWNIKU XSM Opis sterowania Wydanie 2 czerwiec 2012 r. 1 Załącznik nr 5 DTR Rys.1 Rozmieszczenie złączy i mikroprzełączników na płytce modułu MODBUS 1. Zasilenie

Bardziej szczegółowo

Spółka z o.o. INSTRUKCJA UŻYTKOWANIA PROGRAMU SCHRS. Do współpracy z: dotyczy programu SCHRS w wersji: 1.27

Spółka z o.o. INSTRUKCJA UŻYTKOWANIA PROGRAMU SCHRS. Do współpracy z: dotyczy programu SCHRS w wersji: 1.27 Spółka z o.o. 80-180 Gdańsk Kowale, ul. Kwiatowa 3/1, tel.(058)32 282 31, fax.(058)32 282 33, www.kared.com.pl, e-mail: kared@kared.com.pl, KRS:0000140099, NIP: 583-001-80-84, Regon: 008103751, BZWBK S.A.

Bardziej szczegółowo

1 Moduł Modbus ASCII/RTU 3

1 Moduł Modbus ASCII/RTU 3 Spis treści 1 Moduł Modbus ASCII/RTU 3 1.1 Konfigurowanie Modułu Modbus ASCII/RTU............. 3 1.1.1 Lista elementów Modułu Modbus ASCII/RTU......... 3 1.1.2 Konfiguracja Modułu Modbus ASCII/RTU...........

Bardziej szczegółowo

INSTRUKCJA OBSŁUGI PRZYSTAWKI PEN-01 DO PENDRIVE A

INSTRUKCJA OBSŁUGI PRZYSTAWKI PEN-01 DO PENDRIVE A INSTRUKCJA OBSŁUGI PRZYSTAWKI PEN-01 DO PENDRIVE A 1. Opis ogólny Przystawka umożliwia zapisywanie danych przesyłanych z urządzenia pomiarowego, np. z wagi, do pamięci typu pendrive (USB). Dane zapisywane

Bardziej szczegółowo

ul. Herbaciana 9, 05-816 Reguły tel. (22) 753 61 30 fax (22) 753 61 35 email: info@label.pl http://www.label.pl

ul. Herbaciana 9, 05-816 Reguły tel. (22) 753 61 30 fax (22) 753 61 35 email: info@label.pl http://www.label.pl ELEKTRONIKA LABORATORYJNA Sp.J. ul. Herbaciana 9, 05-816 Reguły tel. (22) 753 61 30 fax (22) 753 61 35 email: info@label.pl http://www.label.pl Czujnik zalania wodą LB-910 (wersja 3.1) INSTRUKCJA UśYTKOWANIA

Bardziej szczegółowo

Data utworzenia 02.01.2002 Data aktualizacji 28.02.2006 Korekta 3 Il. stron 7

Data utworzenia 02.01.2002 Data aktualizacji 28.02.2006 Korekta 3 Il. stron 7 Uwaga: Poniższy opis dotyczy oprogramowania sterownika dla wersji 2v24 oraz późniejszych. Opis protokołu dla wcześniejszych wersji zawarty jest w dokumencie Opis protokołu Modbus RTU sterownika układu

Bardziej szczegółowo

MCAR Robot mobilny z procesorem AVR Atmega32

MCAR Robot mobilny z procesorem AVR Atmega32 MCAR Robot mobilny z procesorem AVR Atmega32 Opis techniczny Jakub Kuryło kl. III Ti Zespół Szkół Zawodowych nr. 1 Ul. Tysiąclecia 3, 08-530 Dęblin e-mail: jkurylo92@gmail.com 1 Spis treści 1. Wstęp..

Bardziej szczegółowo

Lista rozkazów przyrządów serii AL154S(1)5..

Lista rozkazów przyrządów serii AL154S(1)5.. Lista rozkazów przyrządów serii AL154S(1)5.. Uwaga! Poniższe opis dotyczy urządzeń z wbudowanym systemem S5, (tj. AL154S5..,AL154S15..,AL154M1S5, SAV05), opis starszych systemów tj. AL154D.., znajduje

Bardziej szczegółowo

Metody obsługi zdarzeń

Metody obsługi zdarzeń SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału

Bardziej szczegółowo

Programator ICP mikrokontrolerów rodziny ST7. Full MFPST7. Lite. Instrukcja użytkownika 03/09

Programator ICP mikrokontrolerów rodziny ST7. Full MFPST7. Lite. Instrukcja użytkownika 03/09 Full Lite MFPST7 Programator ICP mikrokontrolerów rodziny ST7 Instrukcja użytkownika 03/09 Spis treści WSTĘP 3 CZYM JEST ICP? 3 PODŁĄCZENIE PROGRAMATORA DO APLIKACJI 4 OBSŁUGA APLIKACJI ST7 VISUAL PROGRAMMER

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Programator mikrokontrolerów AVR

Programator mikrokontrolerów AVR Programator mikrokontrolerów AVR Marek SP9XUH www.sp9xuh.pl poczta@sp9xuh.pl Moja przygoda z mikrokontrolerami firmy ATMEL zaczęła się w 1999 roku od układu AT89C2051. Minęło parę lat, pojawiły się nowe

Bardziej szczegółowo

CZUJNIK ŁADUNKU ELEKTRYCZNEGO 1

CZUJNIK ŁADUNKU ELEKTRYCZNEGO 1 CZUJNIK ŁADUNKU ELEKTRYCZNEGO 1 D 0361i Ryc. 1. Czujnik ładunku elektrycznego Opis skrócony Czujnik służy do pomiaru ładunku elektrostatycznego i może być używany zamiast elektroskopu. Może on również

Bardziej szczegółowo

Mikroprocesorowe Liczniki Rejestrujące MLR-2.1 RS-232 Modbus, MLR-2.1 RS-485 Modbus

Mikroprocesorowe Liczniki Rejestrujące MLR-2.1 RS-232 Modbus, MLR-2.1 RS-485 Modbus Mikroprocesorowe Liczniki Rejestrujące MLR-2.1 RS-232 Modbus, MLR-2.1 RS-485 Modbus 1. Wstęp Mikroprocesorowy Licznik Rejestrujący MLR-2.1 zbudowany został w oparciu o mikrokontroler jednoukładowy firmy

Bardziej szczegółowo

Alternatywa dla alfanumerycznych wyświetlaczy LCD

Alternatywa dla alfanumerycznych wyświetlaczy LCD Alternatywa dla alfanumerycznych wyświetlaczy LCD Jednym z ważniejszych elementów urządzeń sterowanych mikrokontrolerem jest interfejs użytkownika. Od tego, z jakich komponentów jest zbudowany i jak jest

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

1. Warstwa fizyczna. 2. Organizacja transmisji.

1. Warstwa fizyczna. 2. Organizacja transmisji. T R I M A X Statecznik Columbus do lamp wysokoprężnych, wersja RS485 Protokół sterowania na interfejsie RS485 data uaktualnienia: wrzesień 2014 Ten dokument opisuje protokół komunikacyjny pomiędzy urządzeniem

Bardziej szczegółowo

Płyta uruchomieniowa EBX51

Płyta uruchomieniowa EBX51 Dariusz Kozak ZESTAW URUCHOMIENIOWY MIKROKOMPUTERÓW JEDNOUKŁADOWYCH MCS-51 ZUX51 Płyta uruchomieniowa EBX51 INSTRUKCJA OBSŁUGI Wszystkie prawa zastrzeżone Kopiowanie, powielanie i rozpowszechnianie w jakiejkolwiek

Bardziej szczegółowo

Przemysłowy odtwarzacz plików MP3

Przemysłowy odtwarzacz plików MP3 Przemysłowy odtwarzacz plików MP3 WWW.DIGINN.EU Spis treści 1. Opis odtwarzacza MP3... 3 2. Wyprowadzenia odtwarzacza... 4 2.1 Wymiary płytki... 6 4. Tryby pracy... 8 5. Podłączanie MP3 Playera... 9 6.

Bardziej szczegółowo

Centrala alarmowa ALOCK-1

Centrala alarmowa ALOCK-1 Centrala alarmowa ALOCK-1 http://www.alarmlock.tv 1. Charakterystyka urządzenia Centrala alarmowa GSM jest urządzeniem umożliwiającym monitorowanie stanów wejść (czujniki otwarcia, czujki ruchu, itp.)

Bardziej szczegółowo

XP-600 INSTRUKCJA PROGRAMOWANIA

XP-600 INSTRUKCJA PROGRAMOWANIA NAPCO POLSKA S.C. Wyłączny dystrybutor i importer w Polsce 31-462 Kraków, ul. Pszona 2 Tel./faks: +48 (12) 410 05 10, 412 13 12 www.napco.pl XP-600 INSTRUKCJA PROGRAMOWANIA S t r o n a 2 SPIS TREŚCI PROGRAMOWANIE

Bardziej szczegółowo

Modułowy programowalny przekaźnik czasowy firmy Aniro.

Modułowy programowalny przekaźnik czasowy firmy Aniro. Modułowy programowalny przekaźnik czasowy firmy Aniro. Rynek sterowników programowalnych Sterowniki programowalne PLC od wielu lat są podstawowymi systemami stosowanymi w praktyce przemysłowej i stały

Bardziej szczegółowo

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052)

Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Laboratorium Techniki Mikroprocesorowej Informatyka studia dzienne Ćwiczenie 9 Częstościomierz oparty na µc 8051(8052) Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z możliwościami zastosowania mikrokontrolerów

Bardziej szczegółowo

Wykład 2. Interfejsy I 2 C, OneWire, I 2 S

Wykład 2. Interfejsy I 2 C, OneWire, I 2 S Wykład 2 Interfejsy I 2 C, OneWire, I 2 S Interfejs I 2 C I 2 C Inter-Integrated Circuit Cechy: - szeregowa, dwukierunkowa magistrala służąca do przesyłania danych w urządzeniach elektronicznych - opracowana

Bardziej szczegółowo