Proponowane tematy prac dyplomowych magisterskich 2019/2020 Katedry Systemów Mikroelektronicznych

Transkrypt

1 Katedra Systemów Mikroelektronicznych Wydział Elektroniki, Telekomunikacji i Informatyki Politechnika Gdańska Gdańsk, Proponowane tematy prac dyplomowych magisterskich 2019/2020 Katedry Systemów Mikroelektronicznych 1. Przetwornik analogowo-cyfrowy ze składaniem sygnałów. Dr hab. inż. G. Blakiewicz, prof. nadzw. PG 2. Implementacja procesora sygnałowego w logice programowalnej układu SoC Xilinx Zynq. Dr hab. inż. M. Wójcikowski, prof. nadzw. PG 3. Segmentacja strumienia wideo z wykorzystaniem statystycznych modeli tła. Dr hab. inż. M. Wójcikowski, prof. nadzw. PG 4. Wielowyjściowy wzmacniacz transkonduktancyjny CMOS z wykorzystaniem komórki wtórnika/inwertera prądowego. Dr hab. inż Bogdan Pankiewicz, prof. nadzw. PG 5. Projekt hybrydowego przetwornika analogowo-cyfrowego dla diodowych sensorów obrazu CMOS. Dr hab. inż Waldemar Jendernalik, prof. nadzw. PG 6. Scalony w pełni różnicowy wzmacniacz operacyjny z kompensacją napięcia niezrównoważenia w technologii 180 nm SOI CMOS. Dr inż Jacek Jakusz 7. Zastosowanie sprzętowej implementacji algorytmów bioinformatycznych do obliczania dysparycji w obrazowaniu stereoskopowym. Dr inż. Miron Kłosowski 8. Szybkie automatyczne projektowanie dwu-zakresowych sprzęgaczy gałęziowych o podwyższonej funkcjonalności. Dr inż. Adrian Bekasiewicz

2 9. Wpływ topologii transformatora impedancji na charakterystyki pracy konwerterów energii RF na DC o poszerzonym paśmie pracy. Dr inż. Adrian Bekasiewicz 10. Wydajne algorytmy modelowania odwrotnego w problemach projektowania i skalowania analogowych komponentów układów RFIC. Dr inż. Piotr Kurgan 11. Zmiennoczęstotliwościowy, czteroprzewodowy konduktometr elektrochemiczny. Dr inż. Maciej Kokot 12. Stanowisko laboratoryjne do kwazistatycznych pomiarów charakterystyk elektrycznych układów RLC. Dr inż. Łukasz Gołuński

3 1. Przetwornik analogowo-cyfrowy ze składaniem sygnałów. Folding analog to digital converter. Dr hab. inż. G. Blakiewicz, prof. nadzw. PG Opracowanie koncepcji, schematu elektrycznego oraz topografii przetwornika analogowo-cyfrowego ze składaniem sygnałów w technologii CMOS 180 nm. Rozdzielczość przetwornika powinna być nie mniejsza niż 8 bitów, a maksymalna częstotliwość zegara co najmniej 100 khz. 1. Zapoznanie się z zasadą działania i metodami projektowania przetworników analogowo-cyfrowy ze składaniem sygnałów. 2. Opracowanie schematu elektrycznego przetwornika. 3. Opracowanie topografii układu scalonego CMOS zawierającego przetwornik. 4. Wykonanie serii symulacji weryfikujących działanie zaprojektowanego przetwornika. [1.] T.C. Carusone, D.A. Johns, K.W. Martin, Analog Integrated Circuit Design, 2nd ed., Wiley [2.] P. E. Allen, CMOS Analog Circuit Design, 2nd ed., Oxford University Press, [3.] R. Plassche, Scalone przetworniki analogowo-cyfrowe i cyfrowo-analogowe, WKŁ Implementacja procesora sygnałowego w logice programowalnej układu SoC Xilinx Zynq. Implementation of digital signal procesor in Xilinx Zynq programmable logic. Dr hab. inż. Marek Wójcikowski, prof. nadzw. PG Dr inż. Miron Kłosowski Celem pracy jest zaprojektowanie, implementacja oraz przetestowanie procesora sygnałowego (DSP) w układzie FPGA. Docelowo moduł procesora ma być wykorzystywany jako koprocesor współdziałający z procesorem ARM w układach SoC rodziny Zynq firmy Xilinx. 1. Zapoznanie się z istniejącymi rozwiązaniami (programowalne mikroprocesory). 2. Projekt i wykonanie bloków sprzętowych obsługujących wybrane interfejsy audio i video. 3. Zapoznanie się z magistralą AXI, wykonanie modułów interfejsu AXI4. 4. Zaprojektowanie procesora sygnałowego.

4 5. Implementacja sposobu konfiguracji i programowania procesora (asembler, schemat blokowy lub rejestry). 6. Porównanie wydajności systemu z istniejącymi na rynku rozwiązaniami. [1.] J. Silc, B. Robic, T. Ungerer - Processor Architecture, [2.] S. Bhattacharyya, E. Deprettere, R. Leupers, J. Takala - Handbook of Signal Processing Systems, [3.] 3. M. Glesner, P. Zipf, M. Renovell - Field- Programmable Logic and Applications: Reconfigurable Computing Is Going Mainstream, Liczba wykonawców 2 Wymagana znajomość języka Verilog/VHDL, C, asemblera. 3. Segmentacja strumienia wideo z wykorzystaniem statystycznych modeli tła. Video stream segmentation using statistical background models. Dr hab. inż. Marek Wójcikowski, prof. nadzw. PG Celem pracy jest analiza algorytmów wykorzystujących statystyczne modele tła oraz realizacja modelu wybranego algorytmu segmentacji. W wyniku powinna powstać propozycja algorytmu z możliwością realizacji sprzętowo-programowej, tj. z wykorzystaniem akceleratorów sprzętowych. W wyniku pracy powinien powstać algorytm możliwy do łatwej implementacji w sprzęcie wraz z modelem w języku Matlab lub C Analiza literatury, przegląd dostępnych algorytmów. 2. Opracowanie metod pomiarów i analizy wyników w celu przygotowania porównania. 3. Opracowanie programowego modelu algorytmu. 4. Opis koncepcji sprzętowej akceleracji algorytmu. 5. Przedstawienie wyników jakościowych i wydajnościowych algorytmu. [1.] Lipton, A.J.; Haering, N.; "ComMode: an algorithm for video background modeling and object segmentation", Control, Automation, Robotics and Vision, ICARCV th International Conference on, vol.3, no., pp vol.3, 2-5 Dec [2.] Christopher M. Bishop, Pattern Recognition and Machine Learning, Springer 2007.

5 4. Wielowyjściowy wzmacniacz transkonduktancyjny CMOS z wykorzystaniem komórki wtórnika/inwertera prądowego. Multiple output CMOS OTA using current follower/inverter cell. Dr hab. inż Bogdan Pankiewicz, prof. nadzw. PG Celem niniejszej pracy magisterskiej są prace badawcze nad wzmacniaczem transkonduktancyjnym CMOS, który w swojej strukturze będzie zawierał komórkę wtórnika/inwertera prądowego przedstawionego w publikacji [1]. Główne kierunki prac mają w pierwszej kolejności skupić się na umożliwieniu zasilania układu niskimi napięciami. 1. Badania literaturowe. 2. Propozycje rozwiązań układowych wzmacniaczy transkonduktancyjnych. 3. Wykonanie kilku projektów wzmacniaczy OTA z wykorzystaniem oprogramowania CAD firmy CADENCE. [1.] B. Pankiewicz, Multiple output CMOS current amplifier, Bull. Pol. Acad. Sci. Tech. Sci., Vol. 64, Issue 2, Jun 2016, pp [2.] Dokumentacja pakietu CADENCE dostępna w postaci elektronicznej w zasobach katedry. [3.] Dokumentacja technologii CMOS firmy AMS i TSMC dostępna w postaci elektronicznej w zasobach katedry. [4.] P. R. Gray, R. G. Meyer, Analysis and design of analog integrated circuits, John Wiley & Son, Inc Projekt hybrydowego przetwornika analogowo-cyfrowego dla diodowych sensorów obrazu CMOS. Design of a hybrid analogue-to-digital converter for diode-type CMOS image sensors. Dr hab. inż. Waldemar Jendernalik, prof. nadzw. PG Celem pracy jest zaprojektowanie przetwornika analogowocyfrowego (A/C) typu single-slope pracującego w trybie hybrydowym czasowo-napięciowym i przeznaczonego dla sensorów obrazu CMOS (CIS) z fotodiodami w trybie integracji. Układ powinien mieć rozdzielczość przynajmniej 8 bitów i ma być zasilany napięciem o wartości do 1,8 V. Projekt ma być wykonany w oprogramowaniu Cadence Virtuoso w technologii CMOS SOI (Silicon on Insulator ) 0,18 µm X-FAB. 1. Zapoznanie się z przetwornikami A/C typu slope. 2. Zapoznanie się z hybrydowym trybem pracy

6 przetworników A/C typu single-slope. 3. Zapoznanie się z komparatorami analogowymi stosowanymi w przetwornikach A/C. 4. Projekt schematu elektrycznego przetwornika i wykonanie symulacji. 5. Projekt topografii mikroukładu i weryfikacja typu postlayout. [1.] Publikacje z bazy IEEE. [2.] P.E. Allen, D.R. Holberg CMOS Analog Circuits Design, Oxford University Press, USA [3.] B. Pankiewicz, W. Jendernalik Projektowanie fullcustom układów scalonych CMOS w środowisku Cadence Virtuoso, skrypt Politechniki Gdańskiej, [4.] Dokumentacja technologii X-FAB. [5.] Materiały wewnętrzne Katedry Systemów Mikroelektronicznych. 6. Scalony w pełni różnicowy wzmacniacz operacyjny z kompensacją napięcia niezrównoważenia w technologii 180 nm SOI CMOS. Integrated fully differential operational amplifier with offset cancellation in 180 nm SOI CMOS technology. Dr. inż. Jacek Jakusz Celem pracy jest zaprojektowanie scalonego wzmacniacza operacyjnego w technologii 180 nm SOI (Silicon on Insulator) CMOS z kompensacją napięcia niezrównoważenia. 1. Zapoznanie się z typowymi architekturami w pełni zbalansowanych wzmacniaczy operacyjnych. 2. Zapoznanie się z metodami kompensacji napięcia niezrównoważenia wzmacniaczy operacyjnych. 3. Opracowanie schematu elektrycznego kompletnego wzmacniacza z kompensacją napięcia niezrównoważenia w technologii SOI CMOS. 4. Opracowanie topografii wzmacniacza i przeprowadzenie symulacji weryfikujących jego parametry. [1.] P.E. Allen, D.R. Holberg, CMOS Analog Circuit Design. [2.] D. Johns, K. Martin, Analog Integrated Circuit Design. [3.] Zbigniew Jaworski, A fully differential OTA with dynamic offset cancellation in 28 nm FD-SOI process, Proc. SPIE 10175, Electron Technology Conference

7 Zastosowanie sprzętowej implementacji algorytmów bioinformatycznych do obliczania dysparycji w obrazowaniu stereoskopowym. Application of hardware implementation of bioinformatic algorithms to disparity calculation in stereoscopic imaging. Dr inż. Miron Kłosowski Celem pracy jest adaptacja istniejących algorytmów bioinformatycznych stosowanych w wyszukiwaniu dopasowań sekwencji nukleotydów do obliczania dysparycji w obrazowaniu stereoskopowym. Następnie implementacja sprzętowa w układzie FPGA zaproponowanego algorytmu oraz jego testy i pomiary. 1. Przegląd i analiza literatury. 2. Wybór algorytmu nadającego się do adaptacji i implementacji w dostępnym układzie FPGA. 3. Implementacja wybranego algorytmu obliczania dysparycji w postaci kodu w języku C. 4. Implementacja wybranego algorytmu obliczania dysparycji w postaci syntezowalnego kodu w języku VHDL. 5. Opracowanie systemu demonstrującego działanie algorytmu zaimplementowanego w układzie FPGA. 6. Testy i pomiary wydajności implementacji. Porównanie wydajności implementacji sprzętowej i programowej. 7. Wnioski i propozycje usprawnień. [1.] Romain Dieny, Jerome Thevenon, Jesus Martínez del Rincón, Jean-Christophe Nebel; Bioinformatics inspired algorithm for stereo correspondence; in: International Conference on Computer Vision Theory and Applications; Mar 2011, Vilamoura - Algarve, Portugal. [2.] Longbin Chen, Rogerio Feris, Matthew Turk; Efficient partial shape matching using Smith-Waterman algorithm; 2008 IEEE Computer Society Conference on Computer Vision and Pattern Recognition Workshops; Year: 2008; Pages: 1-6, DOI: /CVPRW [3.] Mario Vigliar, Luca Puglia, Michele Fratello, Giancarlo Raiconi; SASCr2: Enhanced hardware string alignment coprocessor for stereo correspondence; rd Mediterranean Conference on Embedded Computing (MECO)Year: 2014; Pages: 56-61, DOI: /MECO [4.] Luca Puglia, Mario Vigliar, Giancarlo Raiconi; Real- Time Low-Power FPGA Architecture for Stereo Vision; IEEE Transactions on Circuits and Systems II: Express Briefs, Year: 2017, Volume: PP, Issue: 99; Pages: 1-1, DOI: /TCSII

8 8. Szybkie automatyczne projektowanie dwu-zakresowych sprzęgaczy gałęziowych o podwyższonej funkcjonalności. Rapid automated design of dual-band branch-line couplers with enhanced functionality. Dr inż. Adrian Bekasiewicz Dr inż. Piotr Kurgan Celem pracy jest zaimplementowanie metody umożliwiającej przeprowadzenie szybkiego projektowania dwu-zakresowych sprzęgaczy gałęziowych o podwyższonej funkcjonalności (np., poszerzone pasmo pracy, czy miniaturyzacja układu). Procedura projektowa będzie polegała na automatycznym dobraniu odpowiednich bloków funkcjonalnych (takich, które zapewnią najlepsze własności układu z punktu widzenia stawianych wymagań) z dostępnej bazy danych. Wybrane bloki zostaną użyte do zbudowania układu, który zostanie zoptymalizowany. Tradycyjne techniki projektowania wspomnianych struktur wiążą się z koniecznością przeprowadzenia wielu kosztownych symulacji elektromagnetycznych. W pracy koszt zostanie ograniczony dzięki wykorzystaniu obwodowej reprezentacji układu oraz jego późniejszej korekcji z wykorzystaniem odpowiednich technik (np. odwzorowania przestrzeni). Opracowane rozwiązanie algorytmiczne zostanie zweryfikowane poprzez zaprojektowanie kilku rozwiązań układowych oraz ich weryfikację i porównanie z układami dostępnymi w literaturze. 1. Przegląd literatury. 2. Przegląd technik projektowania układów mikrofalowych przy użyciu modeli zastępczych. 3. Przegląd narzędzi do korzystania z bazy danych bloków funkcjonalnych oraz metod budowania modeli obwodowych układów mikrofalowych (MATLAB). 4. Implementacja narzędzia projektowego (MATLAB). 5. Weryfikacja narzędzia oraz porównanie zaprojektowanych układów z rozwiązaniami z literatury. [1.] Kody źródłowe opracowane przez opiekuna pracy [2.] [3.] P. Kurgan, J. Filipcewicz and M. Kitlinski, "Development of a compact microstrip resonant cell aimed at efficient microwave component size reduction," IET MAP, vol. 6, no. 12, [4.] S. Koziel and A. Bekasiewicz, "Rapid Simulation-Driven Multiobjective Design Optimization of Decomposable Compact Microwave Passives," IEEE TMTT, vol. 64, no. 8, [5.] A. Bekasiewicz, Miniaturized dual-band branch-line coupler with enhanced bandwidth, MOTL, Projekt jest trudny i czasochłonny. Wymagana znajomość środowiska MATLAB. Przeprowadzenie rzetelnego przeglądu literatury jest niezbędne w celu zrozumienia idei projektowania przy użyciu modeli zastępczych. Ponadto niezbędne będzie

9 magisterskiej (jęz. Ang.) zapoznanie się z symulatorem obwodowym i EM. Większość przydatnej literatury jest w języku angielskim. 9. Wpływ topologii transformatora impedancji na charakterystyki pracy konwerterów energii RF na DC o poszerzonym paśmie pracy. Effects of impedance transformer topology on performance characteristics of RF to DC converter circuits with enhancedbandwidth. Dr inż. Adrian Bekasiewicz Dr inż. Piotr Kurgan Celem pracy jest przeprowadzenie porównania układów transformatorów impedancji zaimplementowanych w technologii mikropaskowej pod względem ich wpływu na charakterystyki pracy prostowników mikrofalowych o poszerzonym paśmie pracy. Na potrzeby projektu zakłada się przeprowadzenie rzetelnego przeglądu literatury oraz wybór układów transformatorów, które umożliwiają dopasowanie zespolonej impedancji obciążenia do 50 Ohm impedancji wejściowej. Wybrane topologie zostaną zastosowane do zaprojektowania prostowników. Otrzymane układy zostaną porównane pod względem dopasowania w paśmie pracy, sprawności, czy wpływu poziomu mocy wejściowej parametry pracy układu. 1. Przegląd literatury. 2. Zaimplementowanie modeli struktur transformatorów impedancji. 3. Wykorzystanie struktur do zaprojektowania prostowników. 4. Przeprowadzenie analizy charakterystyk pracy układów. 5. Sformułowanie wniosków dotyczących przydatności układów transformatorów do zastosowania w prostownikach. [1.] R. Rhea, The Yin-Yang of Matching: Part 1-Basic Matching. [2.] Concepts, High Frequency Electronics, 2006; C. Song et al., Matching network elimination in broadband rectennas for high-efficiency wireless power transfer and energy harvesting, IEEE Trans. Industrial Electronics, [3.] M.G. Chen et al., Design of planar complex impedance transformers with the modified coupled line, IEEE Trans. Comp., PMT, vol. 2, no. 10, pp , Projekt jest trudny i czasochłonny. Wymaga samodzielności i chęci do zapoznania się z nowymi narzędziami projektowymi (w szczególności symulatorami elektromagnetycznymi i harmonic balance) oraz metodami analizy wyników. Ze względu na brak literatury w języku polskim wymagana jest dobra znajomość języka angielskiego.

10 10. Wydajne algorytmy modelowania odwrotnego w problemach projektowania i skalowania analogowych komponentów układów RFIC. Efficient inverse modeling algorithms in design and scaling problems of analog RFIC components. Dr inż. Piotr Kurgan Dr inż. Adrian Bekasiewicz Celem pracy jest opracowanie dokładnych modeli odwrotnych wybranych komponentów analogowych układów RFIC (Radio Frequency Integrated Circuit) przy wykorzystaniu wydajnych algorytmów optymalizacji pośredniej. Zadaniem dyplomanta będzie zapoznanie się z zagadnieniem modelowania odwrotnego, podstawowymi algorytmami optymalizacji pośredniej oraz metodami modelowania obwodowego i elektromagnetycznego analogowych komponentów układów RFIC. 1. Zapoznanie się z wybranymi metodami modelowania odwrotnego. 2. Zapoznanie się z podstawowymi algorytmami optymalizacji pośredniej. 3. Zapoznanie się z technikami modelowania obwodowego i elektromagnetycznego wybranych komponentów układów RFIC. 4. Opracowanie wydajnych algorytmów modelowania odwrotnego i ich zastosowanie w szybkim projektowaniu i skalowaniu wybranych analogowych komponentów układów RFIC. [1.] A.I.J. Forrester and A.J. Keane, Recent advances in surrogate-based optimization, Prog. Aero. Sci., vol. 45, pp , [2.] S. Koziel and A. Bekasiewicz, Expedited geometry scaling of compact microwave passives by means of inverse surrogate modeling, IEEE Trans. Microwave Theory Tech., vol. 63, pp , [3.] S. Koziel and P. Kurgan, Inverse modeling for fast design optimization of small-size rat-race couplers incorporating compact cells, Int. J. RF Microw. Comp. Aid. Eng., vol. 28, no. 5, pp. E21240, Wymagana znajomość języka angielskiego i umiejętności programistyczne. 11. Zmiennoczęstotliwościowy, czteroprzewodowy konduktometr elektrochemiczny. Electrochemical various frequency four point conductometer. Dr inż. Maciej Kokot prof. dr hab. inż. Tadeusz Ossowski, wydz. Chemii Uniwersytetu Gdańskiego

11 Zaprojektowanie i wykonanie konduktometru przeznaczonego do pomiarów konduktancji i impedancji w środowiskach wodnych, współpracującego z różnorodnymi elektrodami konduktometrycznymi włącznie z czterozaciskową. Układ powinien stwarzać możliwość pomiarów dla różnych częstotliwości w zakresie od ok. 20 Hz do 20 khz. Korzystne byłoby, acz nieobowiązkowe, umożliwienie pomiarów spektrometrycznych i prezentacja ich wyników na komputerze. 1. Projekt i wykonanie analogowej części zasilającej elektrodę konduktometryczną z uwzględnieniem analizy stabilności układu. 2. Projekt i wykonanie części z przetwornikami A/D i D/A np. z wykorzystaniem układu AD1836A. 3. Projekt, wykonanie i oprogramowanie modułu cyfrowego przetwarzania sygnałów z mikrokontrolerem sterującym. 4. Testowanie gotowego urządzenia, analiza dokładności pomiarowej z wykorzystaniem roztworów wzorcowych o znanej konduktancji. [1.] Ramos at al., A Four-Terminal Water-Quality- Monitoring Conductivity Sensor, IEEE Transactions on Instrumentation and Measurement, 2008, DOI: /TIM [2.] Radii at. al, DSP Based Portable Impedance Measurement Instrument Using Sine-Fitting Algorithms, Proceedings of the IEEE Instrumentation and Measurement Technology Conference, IMTC 2005, DOI: /IMTC [3.] AD1836A Karta katalogowa Analog Devices. 12. Stanowisko laboratoryjne do kwazistatycznych pomiarów charakterystyk elektrycznych układów RLC. Laboratory setup for quasistatic investigation of electrical characteristics of RLC systems. Dr inż. Łukasz Gołuński Celem jest opracowanie i wykonanie stanowiska laboratoryjnego oraz napisanie oprogramowania do sterowania stanowiskiem. Stanowisko powinno pozwolić na badanie rezystancji, impedancji, pojemności i reaktancji. Pomiary powinny być wykonywane w sposób kwazistatyczny z wykorzystaniem urządzenia Keithley 2604B. Oprogramowanie sterowania stanowiska powinno zostać wykonane w środowisku LabVIEW. [1.] Opracowanie koncepcji stanowiska. [2.] Wykonanie projektu i realizacja stanowiska. [3.] Stworzenie oprogramowania do sterowania stanowiskiem.

12 [4.] Weryfikacja i testowanie zrealizowanego stanowiska. [5.] [1.] Instrukcja obsługi Keithley 2604B [2.] Elektronika w laboratorium naukowym; Stacewicz, Tadeusz. Warszawa : Wydawnictwo Naukowe PWN, [3.] Semiconductor Material and Device Characterization Dieter K. Schroder. John Wiley & Sons, Praca konstrukcyjno - programistyczna