Architektura Systemów Komputerowych. Architektura potokowa Klasyfikacja architektur równoległych

Podobne dokumenty
Architektura mikroprocesorów TEO 2009/2010

Przetwarzanie potokowe pipelining

Architektura potokowa RISC

16. Taksonomia Flynn'a.

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

Podstawy Informatyki Systemy sterowane przepływem argumentów

Klasyfikacje systemów komputerowych, modele złożoności algorytmów obliczeniowych

Budowa komputera Komputer computer computare

Logiczny model komputera i działanie procesora. Część 1.

Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Pytania. W obecnie wykorzystywanych komputerach osobistych jest stosowana architektura: jednoszynowa. pamięciowo-centryczna.

3.Przeglądarchitektur

Architektura Systemów Komputerowych

Architektura systemów komputerowych

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Architektura systemów komputerowych. dr Artur Bartoszewski

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Architektura Systemów Komputerowych

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.01 Rok akad. 2011/ / 27

Architektura Komputerów

Programowanie współbieżne i rozproszone

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Architektura mikroprocesorów z rdzeniem ColdFire

3.Przeglądarchitektur

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Algorytmy dla maszyny PRAM

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC

Procesory. Schemat budowy procesora

Organizacja typowego mikroprocesora

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

LEKCJA TEMAT: Współczesne procesory.

Architektura komputerów, Informatyka, sem.iii. Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej

PODSTAWY PROGRAMOWANIA STEROWNIKÓW PLC

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Mikroprocesory rodziny INTEL 80x86

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Architektura komputerów

Wprowadzenie do architektury komputerów. Taksonomie architektur Podstawowe typy architektur komputerowych

Projektowanie. Projektowanie mikroprocesorów

Podstawy Informatyki JA-L i Pamięci

Technologie Informacyjne Wykład 2

Architektura systemów komputerowych. Przetwarzanie potokowe I

Zegar - układ wysyłający regularne impulsy o stałej szerokości (J) i częstotliwości (f)

Podstawy Techniki Mikroprocesorowej wykład 13: MIMD. Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej

Rozdział 4 Instrukcje sekwencyjne

architektura komputerów w. 4 Realizacja sterowania

Budowa Mikrokomputera

Magistrala systemowa (System Bus)

Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Architektura systemów komputerowych. dr Artur Bartoszewski

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Struktura i działanie jednostki centralnej

Układy sekwencyjne asynchroniczne Zadania projektowe

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Projektowanie algorytmów równoległych. Zbigniew Koza Wrocław 2012

Adam Korzeniewski p Katedra Systemów Multimedialnych

Zrównoleglenie i przetwarzanie potokowe

Architektura komputerów

Architektura Systemów Komputerowych 2

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Architektura komputerów

Architektura komputerów. Asembler procesorów rodziny x86

Podstawy Techniki Mikroprocesorowej

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

Architektura typu Single-Cycle

Budowa i zasada działania komputera. dr Artur Bartoszewski

PODSTAWY PRZETWARZANIA RÓWNOLEGŁEGO INFORMACJI

ARCHITEKTURA PROCESORA,

System mikroprocesorowy i peryferia. Dariusz Chaberski

Architektura komputera

Mikroprocesor Operacje wejścia / wyjścia

Architektura systemów komputerowych. Konstrukcja i zasada działania mikroprocesora

Technologie informacyjne wykład 2 wer. 1.2

Architektura komputerów

Programowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz

Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Architektura komputerów

Oprogramowanie komputerów wer. 9

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Temat: Weryfikacja nienaruszalności bezpieczeństwa SIL struktury sprzętowej realizującej funkcje bezpieczeństwa

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa Wstęp... 11

Porównanie wydajności CUDA i OpenCL na przykładzie równoległego algorytmu wyznaczania wartości funkcji celu dla problemu gniazdowego

Tworzenie programów równoległych cd. Krzysztof Banaś Obliczenia równoległe 1

procesów Współbieżność i synchronizacja procesów Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Programowanie Niskopoziomowe

Wykład 7. Architektura mikroprocesorów powtórka

XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej. XXXII Olimpiada Wiedzy Elektrycznej i Elektronicznej

1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH

Wydajność obliczeń a architektura procesorów

Nowoczesne technologie przetwarzania informacji

Transkrypt:

Archiekura Sysemów Kompuerowych Archiekura pookowa Klasyfikacja archiekur równoległych 1

Archiekura pookowa Sekwencyjne wykonanie programu w mikroprocesorze o archiekurze von Neumanna Insr.1 Φ1 Insr.1 Φ2 Insr.1 Φ3 Insr.1 Φ4 Insr.2 Φ1 Insr.2 Φ2 Insr.2 Φ3 Wykonanie programu w mikroprocesorze o archiekurze pookowej Insr.1 Φ1 Insr.1 Φ2 Insr.1 Φ3 Insr.1 Φ4 Insr.2 Φ1 Insr.2 Φ2 Insr.3 Φ1 Insr.2 Φ3 Insr.3 Φ2 Insr.2 Φ4 Insr.3 Φ3 Insr.3 Φ4 Insr.4 Φ1 Insr.4 Φ2 Insr.4 Φ3 Insr.4 Φ4 2

Archiekura pookowa Cechy archiekury pookowej: Podział wykonania insrukcji na eapy Jednoczesne wykonanie różnych eapów kilku insrukcji Przewarzane dane organizowane są w zw. pook (dane i rozkazy przepływają przez mikroprocesor) Konieczne jes zapamięanie pośrednich wyników przewarzania i związany z ym narzu sprzęu 3

Archiekura pookowa Mikroprocesory o archiekurze pookowej posiadają zazwyczaj uproszczoną lisę insrukcji i wykonują operacje ALU jedynie na wewnęrznych rejesrach roboczych Zwane są mikroprocesorami RISC (ang: Reduced Insrucion Se Compuer) w odróżnieniu od mikroprocesorów zgodnych z archiekurą von Neumanna, zwanych CISC 4

Fazy insrukcji w archiekurze pookowej Wszyskie insrukcje są dzielone na ę samą liczbę faz, np: IF pobranie kodu insrukcji z pamięci ID dekodowanie insrukcji EX wykonanie insrukcji MEM dosęp do pamięci WB zapisanie wyniku do bufora Jeśli wykonanie danej insrukcji wymaga mniejszej liczby faz, wsawiane są fazy bezczynne. 5

Konflik zasobów W przypadku, gdy dwie insrukcje odwołują się do ych samych zasobów kompuera, wysępuje zw. konflik zasobów. Insrukcja 1 Insrukcja 2 Insrukcja 3 Insrukcja 4 6

Konflik zasobów - rozwiązanie problemu W akich syuacjach rozwiązaniem jes wsrzymanie kolejki insrukcji. Insrukcja 1 Insrukcja 2 Insrukcja 3 Insrukcja 4 Wsrzymanie kolejki 7

Konflik zasobów inne rozwiązanie problemu W procesorze inegruje się zw. pamięć podręczną (ang. cache). Kod insrukcji jes jednocześnie pobierany do rejesru IR oraz do pamięci Cache. Podczas kolejnego pobrania insrukcji z ego samego adresu, np. w pęli, kod jes pobierany z wewnęrznej pamięci Cache. Daje o możliwość jednoczesnego dosępu do danych w pamięci operacyjnej. Ze względu na ograniczoną pojemność pamięci Cache wcześniej zapisane insrukcje są usuwane i zasępowane osanio pobranymi. 8

Konflik danych W przypadku, gdy argumeny danej insrukcji są wynikiem wykonania poprzedniej, nie są jeszcze dosępne. ADD A, B, C SUB D, C, E ADD D, C, A 9

Konflik danych - forwarding ADD A, B, C SUB D, C, E ADD D, C, A 10

Konflik serowania W przypadku skoku warunkowego nie wiadomo z góry kóre insrukcje są wykonywane jako nasępne. JMP ET1 Insr. war. 1 Insr. war. 2 IF ID??? IF???? Insrukcje wykonywane warunkowo ET1: Insr. 11

Konflik serowania - opóźnienie skoku Pewna liczba insrukcji po insrukcji skoku jes wykonywana niezależnie od wykonania skoku. JMP ET1 Insr. war. 1 Insr. war. 2 Insrukcje wykonywane bezwarunkowo ET1: Insr. 12

Archiekury sprzęowe Archiekura sprzęowa ypu Harvard (harwardzaka) Pamięć programu Mikroprocesor Pamięć danych Rozdzielone przesrzenie adresowe programu i danych Fizyczne rozdzielenie magisral pamięci programu i danych 13

Archiekury równoległe Klasyfikacja archiekur sysemów kompuerowych wg Flynna ze względu na zrównoleglenie operacji w jednym cyklu zegara: SISD pojedyncza insrukcja, pojedyncza dana SIMD pojedyncza insrukcja, wiele danych MISD wiele insrukcji, pojedyncza dana (nie sosowana) MIMD wiele insrukcji, wiele danych 14

Archiekury równoległe Procesory macierzowe Macierze jednosek przewarzających dane (SIMD), zwane procesorami wekorowymi. 15

Archiekury równoległe Sysemy wieloprocesorowe Kompuery zawierające więcej niż jeden mikroprocesor Procesory w akim sysemie mają podobne możliwości przewarzania danych Procesory pracują pod konrolą wielozadaniowego sysemu operacyjnego Komunikacja między procesorami odbywa się przez wspólną pamięć operacyjną (ang: shared memory) lub przesyłanie komunikaów 16

Archiekury równoległe Sysemy wielokompuerowe Kompuery połączone w sieć wspólnie realizujące wybrane zadanie obliczeniowe. 17

Archiekury równoległe Sieci neuronowe Sieć jednakowych, prosych procesorów neuronów, połączonych za pomocą zw. połączeń synapycznych o regulowanej sile połączenia (wagi). Cechy: Silne zrównoleglenie przewarzania danych Uczenie zamias programowania sosowane w zadaniach rozpoznawania wzorów 18

Archiekury równoległe Sieci neuronowe percepron wielowarswowy Y 1... Y P warswa wyjściowa f/l f/l Y i w y i0 y w ij H 1 H M -1 warswa ukrya h w j0 f f f f H j h w jk -1 warswa wejściowa x k x 1... x N-1 x N 19