Szkolenia specjalistyczne

Szkolenia specjalistyczne BROSZURA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom zaawansowany GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com Szczecin 2014

2 Spis treści 1. O firmie 2. Szkolenia VHDL 2.1. Cel szkolenia 2.2. Przebieg szkolenia 3. Harmonogram 4. Warunki 5. O prowadzącym 6. Informacje 7. Kontakt

3 1. O firmie Firma GRYFTEC oferuje Państwu szkolenie kompleksowe w zakresie modelowania i implementacji projektów cyfrowych opartych na szybkich układach FPGA/CPLD. Szkolenie umożliwia pozyskanie solidnej wiedzy na temat języka VHDL, co przyczynia się do swobodnej realizacji praktycznych projektów inżynierskich w dziedzinach przemysłu. Szkolenie prowadzone jest przez doświadczonych inżyniera - trenera posiadającego nie tylko zdolności do przekazywania swojej wiedzy, ale również posiadającego wieloletnie, bezpośrednie doświadczenie inżynierskie i programistyczne w pracy z układami CPLD/FPGA będącego członkiem zespołu badawczo-rozwojowego firmy GRYFTEC. Dokładamy wszelkich starań, aby zapewnić komfortowe warunki szkolenia, organizując szkolenie w zacisznym, komfortowym i urokliwym miejscu, przy jednoczesnym łatwym dojeździe dobrze skomunikowanym z centrum miasta. Zapewniamy doskonały catering oraz przerwy kawowe, aby jak najbardziej umilić szkolenie jego uczestnikom.

4 2. Szkolenia VHDL Firma GRYFTEC oferuje 3-dniowe szkolenie z zakresu praktycznego modelowania projektów opartych na szybkich układach reprogramowalnych. Uczestnicy szkolenia uzyskają solidną podstawę do pracy na układach FPGA, opanują w stopniu zaawansowanym język VHDL niezbędny do modelowania układów logicznych w strukturach FPGA, a także zdobędą wymagane doświadczenie w dziedzinie praktycznej realizacji i symulacji projektów logiki cyfrowej, poprzez ćwiczenia wykonywane pod nadzorem naszych doświadczonych inżynierów. Podczas szkolenia możecie Państwo nawiązać kontakty z naszymi inżynierami posiadającymi doświadczenie inżynierskie w dziedzinie realizacji projektów opartych na języku VHDL, którzy chętnie odpowiedzą na szczegółowe pytania techniczne jesteśmy do Państwa dyspozycji podczas całego przebiegu szkolenia. Odbycie szkolenia pozwala na nabycie umiejętności programowania w języku VHDL na potrzeby indywidualne jak również przygotowuje do pracy w dużych zespołach projektowych nad złożonymi problemami inżynierskimi. Miejsce szkolenia odbywa się na terenie miasta Szczecin. Dołożymy wszelkich starań aby zapewnić komfortowe warunki szkolenia w dobrze skomunikowanym centrum miasta. Zapewniamy doskonały catering,oraz przerwy kawowe, aby jak najbardziej umilić kurs jego uczestnikom. W przypadku szkoleń zamkniętych na Państwa życzenie oferujemy również dojazd naszego trenera do wskazanego miejsca, oraz przeprowadzenie pełnego szkolenia w takim samym wymiarze czasu jak w przypadku szkoleń organizowanych w mieście Szczecin.

5 2.1. Cel szkolenia Celem szkolenia jest zapoznanie uczestników z budową, zasadami działania i możliwościami układów reprogramowalnych FPGA i CPLD, zaznajomienia ich z filozofią, zastosowaniem i zasadami języka VHDL, a następnie przekazania im zaawansowanej wiedzy pozwalającej na samodzielną implementację, modelowanie i projektowanie urządzeń cyfrowych w oparciu o technologię języka VHDL. Szkolenie obejmuje wiedzę praktyczną i teoretyczną z zakresu języka VHDL w aspekcie jego użycia do celów tworzenia zaawansowanych projektów cyfrowych, na bazie układów reprogramowalnych FPGA i CPLD. Szkolenie ma na celu poszerzenia podstawowej wiedzy pozwalającej na samodzielną implementację, modelowanie i projektowanie urządzeń cyfrowych w oparciu o technologię języka VHDL. Ponadto kursanci poznają najważniejsze na rynku narzędzia symulacji zapoznają się z technikami symulacji i testowania układów. Szkolenie wprowadza w złożone konstrukcje języka VHDL i ich zastosowanie w konkretnych problemach i przykładach. Dzięki interaktywnym ćwiczeniom z prowadzącym, uczestnicy szkolenia z łatwością przyswoją sposób projektowania i stosowania VHDL w praktyce inżynierskiej. Po ukończeniu szkolenia, jego uczestnicy będą w stanie swobodnie rozpocząć samodzielnie pracę z projektami w VHDL.

6 2.2. Przebieg szkolenia W harmonogramie naszych szkoleń i przerabianym materiale kładziemy bardzo duży nacisk na praktyczne podejście do języka VHDL, omawiając liczne przykłady kodu i rozwiązań, jak również pozwalając na wspólne z prowadzącym wykonywanie typowych realizacji VHDL.Zapewniając tym samym aktywny udział każdego z uczestników jak i namacalny kontakt z problemami projektowania VHDL Ćwiczenia praktyczne wymienione w szczegółowym programie szkolenia, polegają na przybliżeniu są przez prowadzącego szkolenie, problemu lub zagadnienia związanego z programowaniem VHDL, zaproponowania możliwych rozwiązań jak i objaśnienia metodyki stosowania konkretnych konstrukcji języka w danym problemie. Tematy ćwiczeń są dobrane w sposób wymuszający zastosowanie poznanych w danym dziale konstrukcji języka VHDL, pozwalając na utrwalenie wiedzy jak i nabycie umiejętności praktycznego jej zastosowania. Ćwiczenia praktyczne do samodzielnej realizacji, są ćwiczeniami projektowymi związanymi z zagadnieniami projektowania lub rozwiązania problemu w VHDL, mające na celu osobiste zaangażowanie każdego z uczestników w wykonaniu ćwiczenia jak i indywidualnego wykonania własnego kodu. Temat ćwiczenia jest wstępnie omawiany przez trenera, po czym uczestnicy są wciągani do dyskusji nad rozwiązaniem, kładąc nacisk na kreatywne rozwiązywanie problemów inżynierskich przy stosowaniu VHDL. Trener proponuje rozwiązania, jak i udziela na bieżąco wskazówek do poszczególnych etapów, umożliwiających jego wykonanie. Przebieg ćwiczeń praktycznych do samodzielnej realizacji w całym kursie odbywa się przy aktywnym uczestnictwie zarówno trenera jak i kursantów. Metoda ta pozwala na efektywną formę nauki programowania VHDL oraz skorzystania z doświadczenia i umiejętności inżynierskich trenera.

3. Harmonogram Część I Modułowość projektu - Funkcje, procedury, bloki Modułowość projektu - Podział na moduły VHDL Procedury i funkcje Ćwiczenie praktyczne: Procedury testujące zapis i odczyt z prostej magistrali Do samodzielnej realizacji - Procedura testująca wybrane instrukcje procesora RISC 8-bitowego Funkcja testująca zgodność ustawień na magistrali Do samodzielnej realizacji - Funkcja konwersji Bit_vector -> Integer/ Integer->Bit_Vector Pakiety Biblioteki - Moduły systemowe wspomagające organizację kodu VHDL Bloki w VHDL Część II - Obsługa plików tekstowych Obiekty w VHDL Pliki tekstowe w VHDL - Zastosowanie w testowaniu Korzystanie z plików tekstowych w VHDL Pakiet TEXTIO Deklaracja obiektów typu file Linie w plikach Procedury zapisu i odczytu plików tekstowych Ćwiczenie praktyczne do samodzielnej realizacji: Dekoder BCD_to_7SEG z wykorzystaniem odczytu danych z pliku, oraz zapisem danych do pliku Część III - Parametryzajca kodu VHDL Instrukcja GENERATE Schemat Warunkowy i Pętlowy instrukcji GENERATE Ćwiczenie praktyczne do samodzielnej realizacji: 32 bitowy Licznik arytmetyczny z wykorzystaniem klauzuli FOR Generate Klauzula Generic - Parametryzacja kodu VHDL Klauzula Generic map - Przekazywanie parametrów pomiędzy komponentami Ćwiczenie praktyczne do samodzielnej realizacji: Programowalny układ logiczny o zadanych parametrach pracy z możliwością wyboru szerokości danych wejściowych i wyjściowych Configuration - Elastyczność testowania modeli VHDL 7

3.1 Harmonogram Część IV - Definicja i używanie typów definiowanych przez użytkownika Typy - definicja Podział typów definiowanych przez użytkownika Typ kompletny / niekompletny Typy kompozytowe Typy wskaźnikowe Podtypy Przeciążenie operatorów Ćwiczenie praktyczne do samodzielnej realizacji: Projekt przeciążenia operatora + oraz * Część V - Zaawansowane projekty złożone SoC w oparciu o EVAL-KIT Actel Smartfusion A2F200 SoC - Definicja, wykorzystanie Actel Smartfusion - Omówienie technologii CortexM3 - Architektura Właściwości procesora Cortex-M3 Warstwa FPGA - Versatile: pojedyncza cela Actel SmartFusion Warstwa FPGA - Architektura Routingu Libero SoC - Zintegrowane środowisko projektowe systemów On-Chip FIC Bridge - Interfejs pomiędzy warstwą FPGA a Cortex-M3 Libero SoC - Konfiguracja warstwy Cortex-M3/ SmartDesign Libero SoC - DesignFlow Narzędzie syntezy Synplify Pro Multiview Navigator Libero SoC - Wsparcie dla poleceń skryptowych TCL/TK Libero SoC - Ip Core Generator Ćwiczenie praktyczne do samodzielnej realizacji: Komunikacja z warstwą Cortex-M3 za pomocą magistrali APB3 Implementacja fizyczna na płytce A2F200 EVAL-KIT Narzędzie Debugowania - Softconsole 8

9 3.3 Harmonogram Opcjonalne narzędzia syntezy dostępne w szkoleniu: Narzędzia syntezy ALTERA QuartusII WebEdition LATTICE DIAMOND XILINX ISE Design Suite Actel Libero IDE Powyższe narzędzia dostępne są jako darmowe pakiety na stronach producenta, spełniają one w pełni wymogi szkolenia, oraz umożliwiają ich wykorzystanie na potrzeby indywidualne kursanta.

10 4. Warunki Język VHDL w implementacji układów cyfrowych w FPGA/CPLD Trzydniowe szkolenie - poziom zaawansowany Szkolenia organizowane przez firmę GRYFTEC realizowane są oferowane są na dwóch stopniach zaawansowania. Pakiet zaawansowany umożliwia rozpoczęcie samodzielnej pracy, jako projektant VHDL pracujacy ze złożonymi strukturami VHDL parametryzacją kodu, korzystaniem z plików tekstowych do realizacji złożonych programów testujących testbench, a także innych wymagających struktur języka VHDL. Trzydniowe szkolenie ma na celu poszerzenia podstawowej wiedzy pozwalającej na samodzielną implementację, modelowanie i projektowanie urządzeń cyfrowych w oparciu o technologię języka VHDL. Szkolenie obejmuje wiedzę praktyczną i teoretyczną z zakresu języka VHDL w aspekcie jego użycia do celów tworzenia zaawansowanych projektów cyfrowych, na bazie układów reprogramowalnych FPGA i CPLD. Ponieważ pakiet podstawowy umożliwia rozpoczęcie samodzielnej pracy, jako początkujący projektant VHDL, celem ograniczenia kosztów szkolenia zdecydowaliśmy się na stworzenie osobnej oferty poziomu zaawansowanego. A. Szkolenia Otwarte: Termin ogłaszany jest z wyprzedzeniem, nabór uczestników odbywa się w określonym przedziale czasu. Aby szkolenie mogło się odbyć w zaproponowanym terminie wymagana jest minimalna liczba uczestników - 8 osób (maksymalnie : 10 osób). B. Szkolenia Zamknięte: Termin jak i miejsce odbycia się szkolenia są ustalane indywidualnie z klientem, celem dostosowania ich do jego potrzeb. W szkoleniach zamkniętych odbywających się poza terenem miasta Szczecin sala szkoleniowa jak i catering muszą być zapewnione przez klienta. Minimalna liczba uczestników - dowolna(maksymalnie : 10 osób).

11 4.1. Obsługa szkolenia Podczas przebiegu szkoleń zapewniamy: Lokalizacja Szczecin Siedziba klienta Trener Szkolenia + + Materiały Szkoleniowe + + Sala Szkoleniowa + - Stanowiska + + Komputerowe Artykuły Piśmiennicze + + Kawa/napoje + - Catering + -

12 5. O prowadzącym Jerzy Pieścikowski, mgr.-inż. absolwent Politechniki Szczecińskiej. Od 14 lat czynnie pracujący nad projektami VHDL. Od 1998 współpracował z firmą Aldec Inc. producentem symulatora VHDL, odbywał u nich praktykę studencką, oraz zdobywał wiedzę i pierwsze doświadczenie w VHDL. W 1999 r. obronił pracę magisterską dotyczącą implementacji procesora specjalizowanego na układzie FPGA. Po studiach od roku 2000 pracował w niemieckiej firmie Lauterbach Datentechnik GmbH, znanego producenta wysokiej klasy debuggerów i systemów śledzenia dla systemów mikroprocesorowych, jako projektant VHDL układów szybkiego przetwarzania danych, zajmując się problemami przetwarzania równoległego i zagadnieniami wysokich częstotliwości taktowania projektów FPGA. W 2004 założył firmę GRYFTEC, której jedną z głównych działalności jest doradztwo i usługi w zakresie projektowania układów cyfrowych w VHDL dla FPGA i CPLD. W firmie do dzisiaj aktywnie zajmuje się pracą inżynierską nad projektami opartymi VHDL. Jest autorem i wykonawcą wielu projektów VHDL. Swoje bogate doświadczenie oferuje klientom firmy GRYFTEC poprzez prowadzenie szkoleń z wiedzy, która jest jego specjalizacją i pokrywa się z niemal całym jego doświadczeniem zawodowym.

13 6. Informacje Zachęcamy do kontaktu z działem szkoleń firmy GRYFTEC celem uzyskania informacji na temat innych specjalistycznych szkoleń. Oferujemy następujące szkolenia:

14 7. Kontakt Informacje kontaktowe: Telefon do biura +48-91-85-11-660 info@gryftec.com Osoba kontaktowa w/s szkoleń: Jerzy Pieścikowski +48-602-24-47-94 jpiescikowski@gryftec.com