Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Podobne dokumenty
Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Synteza układów kombinacyjnych metodą tablic Karnaugha - ćwiczenie 10

Podstawowe układy cyfrowe

Projektowanie układów VLSI-ASIC techniką od szczegółu do ogółu (bottom-up) przy użyciu pakietu CADENCE w technologii UMC 0.18µm

Ćw. 0: Wprowadzenie do programu MultiSIM

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Utworzenie aplikacji mobilnej Po uruchomieniu Visual Studio pokazuje się ekran powitalny. Po lewej stronie odnośniki do otworzenia lub stworzenia

Podstawy programowania w środowisku Totally Integration Automation Portal

Temat 7. Dekodery, enkodery

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Państwowa Wyższa Szkoła Zawodowa

Synteza układów kombinacyjnych metodą tablic Karnaugha - ćwiczenie 7

W jakim celu to robimy? Tablica Karnaugh. Minimalizacja

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT. Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYKA

Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów, wyświetlacze.

UKŁADY KOMBINACYJNE (BRAMKI: AND, OR, NAND, NOR, NOT)

Laboratorium podstaw elektroniki

Inżynieria Materiałowa i Konstrukcja Urządzeń - Projekt

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

TwinCAT 3 konfiguracja i uruchomienie programu w języku ST lokalnie

Bezpieczeństwo informacji oparte o kryptografię kwantową

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

Elementy cyfrowe i układy logiczne

Ćw. 8 Bramki logiczne

Laboratorium podstaw elektroniki

1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE

SML3 październik 2008

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD.

Projektowania Układów Elektronicznych CAD Laboratorium

Rozdział 4: PIERWSZE KROKI

Wydział Fizyki UW CC=5V 4A 4B 4Y 3A 3B 3Y

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Statyczne badanie przerzutników - ćwiczenie 3

Tranzystor JFET i MOSFET zas. działania

KOMPUTEROWE METODY SYMULACJI W ELEKTROTECHNICE I ELEKTRONICE. ZASADA DZIAŁANIA PROGRAMU MICRO-CAP

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Modelowanie obiektowe - Ćw. 1.

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1

e-podręcznik dla seniora... i nie tylko.

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

dr inż. Małgorzata Langer Architektura komputerów

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Symulacje inwertera CMOS

AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT. Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH

Koszt literału (literal cost) jest określony liczbą wystąpień literału w wyrażeniu boolowskim realizowanym przez układ.

Cel ćwiczenia: Nabycie umiejętności poruszania się w przestrzeni programu Kuka.Sim Pro oraz zapoznanie się z biblioteką gotowych modeli programu.

Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne

Kolory elementów. Kolory elementów

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

Przedszkolaki Przygotowanie organizacyjne

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Platforma szkoleniowa krok po kroku. Poradnik Kursanta

Automatyzacja i robotyzacja procesów produkcyjnych

Lokalizacja jest to położenie geograficzne zajmowane przez aparat. Miejsce, w którym zainstalowane jest to urządzenie.

Instrukcja do ćwiczenia laboratoryjnego

Próbny sprawdzian szóstoklasisty z Nową Erą

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

Technika cyfrowa. Laboratorium nr 7. Liczniki synchroniczne. Mirosław Łazoryszczak. Temat:

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ

Kod składa się z kodu głównego oraz z odpowiednich kodów dodatkowych (akcesoriów). Do kodu można przyłączyć maksymalnie 9 kodów dodatkowych.

Spis treści Panel kontrolny - parametry Wybór jednostek Kontrolka czasu Kontrolka wyboru zestawienia danych...

5.2. Pierwsze kroki z bazami danych

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2

1.2 Funktory z otwartym kolektorem (O.C)

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

LICZNIKI LABORATORIUM. Elektronika AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji

Podstawy programowania w środowisku Step 7

Ćw. 7 Przetworniki A/C i C/A

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Projektowanie Urządzeń Cyfrowych

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Programowalne Układy Cyfrowe Laboratorium

Systemy wbudowane. Wprowadzenie. Nazwa. Oznaczenia. Zygmunt Kubiak. Sterowniki PLC - Wprowadzenie do programowania (1)

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Informatyka Arkusz kalkulacyjny Excel 2010 dla WINDOWS cz. 1

Podstawy Elektroniki dla Elektrotechniki. Układy cyfrowe - bramki logiczne i przerzutniki

Wyświetlacz siedmiosegmentowy

4. Karta modułu Slave

Gromadzenie danych. Przybliżony czas ćwiczenia. Wstęp. Przegląd ćwiczenia. Poniższe ćwiczenie ukończysz w czasie 15 minut.

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

Synteza układów kombinacyjnych

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania KOMPUTEROWE SYSTEMY STEROWANIA (KSS)

Laboratorium. Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie

Errata do książki Multisim. Technika cyfrowa w przykładach.

Scalone układy programowalne FPGA.

Informatyka Arkusz kalkulacyjny Excel 2010 dla WINDOWS cz. 1

Instrukcja aktualizacji oprogramowania. Wersja dokumentu: 01i00 Aktualizacja:

WARIATOR USTAWIENIA Białystok, Plażowa 49/1, Poland,

Lekcja 1: Origin GUI GUI to Graficzny interfejs użytkownika (ang. GraphicalUserInterface) często nazywany też środowiskiem graficznym

Przykład rozwiązywania problemu w programie DSS1OPT

Transkrypt:

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych. WSTĘP Celem ćwiczenia jest zapoznanie się z podstawowymi sposobami projektowania układów cyfrowych o zadanej funkcji logicznej, na przykładzie budowy sterownika do wyświetlacza siedmiosegmentowego. Poprawność zaprojektowanego układu będzie sprawdzona za pomocą programu symulacyjnego DSCH2. 2. WYŚWIETLACZ SIEDMIOSEGMENTOWY 2 3 Decoder BCD to 7 segm a f e g a b c g d Doprowadzenie napięcia o wartości odpowiadającej logicznej - świecenie danego segmentu. Doprowadzenie napięcia o wartości odpowiadającej logicznemu brak świecenia danego segmentu. Kształt poszczególnych liter określany jest jednoczesnym świeceniem kilku segmentów, otrzymując obrazy cyfr od do 9. Katedra Elektroniki AGH

Katedra Elektroniki AGH 2 3. PROJEKT STEROWNIKA DO WYŚWIETLACZA 3.. Określenie funkcji logicznej układu sterującego wyświetlaczem siedmiosegmentowym. Sterownik jest dekoderem kodu BCD na kod siedmiosegmentowy, o wyjściach a, b, c, d, e, f, g, odpowiadającym danym segmentom, których świecenie daje obraz żądanej cyfry. W kodzie BCD każda cyfra liczby reprezentowana jest przez 4-bitowa liczbę dwójkową. Tablica wartości funkcji logicznej sterownika: cyfry 2 3 4 5 6 7 8 9 g f e d c b a 2 3

3.2. Określenie wartości funkcji wyjść sterownika Tworząc mapę Karnaugh dla poszczególnych wyjść sterownika, analizujemy wartość funkcji, określającej świecenie danego segmentu (kolumny od a do g) w obrazach tworzących cyfry od do 9, dla pobudzeń,, 2, 3. 3.2. Mapa Karnugh i minimalizacja funkcji dla wyjścia a 3 2 Wartość w tablicy Karnaugh może być dowolna, bo nie występuje w obrazach cyfr od do 9. Można więc przyjąć = i poprzez sklejenie kratek o wartościach otrzymuje się minimalną wartość danej funkcji (a, b, c, d, e f, g). Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji a. 3.2.2 Mapa Karnugh i minimalizacja funkcji dla wyjścia b 3 2 Katedra Elektroniki AGH 3

Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji b. 3.2.3 Mapa Karnugh i minimalizacja funkcji dla wyjścia c 3 2 Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji c. 3.2.4 Mapa Karnugh i minimalizacja funkcji dla wyjścia d 3 2 Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji d. Katedra Elektroniki AGH 4

3.2.5 Mapa Karnugh i minimalizacja funkcji dla wyjścia e 3 2 Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji d. 3.2.6 Mapa Karnugh i minimalizacja funkcji dla wyjścia f 3 2 Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji d. Katedra Elektroniki AGH 5

3.2.7 Mapa Karnugh i minimalizacja funkcji dla wyjścia g 3 2 Zaznaczyć sklejone grupy jedynek i napisać zminimalizowaną postać funkcji g. 4. REALIZACJA UKŁADU W OPARCIU O BRAMKI ELEMENTARNE Za pomocą elementarnych bramek zrealizować funkcje a, b, c, d, e, f, g (na jednym ekranie programu symulacyjnego). Otworzyć program symulacyjny Eport DSCH2 plik ee. W katalogu Insert wybrać User Symbol (.SYM), w tym oknie wybrać katalog ieee. W katalogu ieee wybrać symbol 7SEG i umieścić go na prawej stronie ekranu. Należy pamiętać o dołączeniu symbolu masa z biblioteki symboli, która otwiera się na ekranie. Implementacje funkcji a, b, c, d, e,f, g rozpocząć od lewej strony ekranu, rysując poziome (i pionowe) szyny danych,, 2, 3 oraz ich negacje,, 2, 3 (negacje zrealizowane za pomocą funktora negacji inwertera). Szyny danych rysujemy wybierając na pasku narzędzi Add a line. W razie nieprawidłowego umieszczenia jakiegokolwiek elementu korzystamy z narzędzia Cut (pistolet). Do przesuwania elementów na ekranie należy wykorzystać narzędzie Move. Na wejście szyn danych dołączyć symbol Button z biblioteki symboli. Opisać przyciski wejściowe szyn,, 2, 3 klikając dwukrotnie na symbol. W oknie opisującym własności tego symbolu, w polu Pin name wpisać właściwą nazwę szyny. Na pasku narzędzi znajdują się funkcje umożliwiające przesuwanie na ekranie całego schematu See lower layout oraz zoom. Katedra Elektroniki AGH 6

Bramki elementarne potrzebne do budowy układu pobieramy z biblioteki Symbol Library. Połączyć odpowiednie szyny danych do wejść układów realizujących funkcje a-g, a następnie podłączyć wyjścia tych układów do symbolu wyświetlacza 7-segmentowego. Sprawdzenie poprawności zaprojektowanego układu następuje przez wybranie na pasku narzędzi Run simulation i zmianę danych,, 2, 3 poprzez klikniecie myszką odpowiednich przycisków wejściowych (wprowadzanie danych cyfrowych: brak wypełnienia kolorem, wypełnienie kolorem czerwonym). Zmiany wykonywanych czynności należy poprzedzić kliknięciem na narzędzie select czerwona strzałka. Zapisać zaprojektowany układ (nie zamykać). 5. BUDOWA UKŁADU SCALONEGO Otworzyć File i wybrać funkcję Scheme to Symbol i zapisać zaprojektowany układ sterownika do bibliotek jako układ scalony, który będzie wykorzystany w przyszłości. Katedra Elektroniki AGH 7