Podstawy Elektroniki dla Elektrotechniki. Układy cyfrowe - bramki logiczne i przerzutniki

Transkrypt

1 AGH Katedra Elektroniki Podstawy Elektroniki dla Elektrotechniki Układy cyfrowe - bramki logiczne i przerzutniki Ćwiczenie 6a, 6b Instrukcja do ćwiczeń symulacyjnych (6a) Instrukcja do ćwiczeń sprzętowych (6b) Autor: Mariusz Sokołowski, 2015 r. 1

2 Instrukcja do ćwiczeń symulacyjnych - 6a 1. Cele ćwiczenia: Zapoznanie się z działaniem podstawowych bramek logicznych i przerzutników, Praktyczne wykorzystanie tablic Karnaugh a do projektowania układów sekwencyjnych (liczniki asynchroniczne i synchroniczne) oraz kombinacyjnych (dekoder kodu binarnego na kod wyświetlacza siedmiosegmentowego - 7-seg), 2. Podstawowe bramki logiczne Na rysunku rys. 1 zestawiono symbole oraz tabele prawdy czterech podstawowych bramek logicznych: NOT - NEGACJA, AND - I, OR - LUB, XOR - ALBO. A WY A B WY Rys. 1. Podstawowe bramki logiczne A B WY A B WY Konspekt W konspekcie należy zminimalizować zadane funkcje logiczne przy pomocy praw algebry Boole'a, a następnie złożyć je za pomocą podstawowych bramek logicznych. Zadane funkcje logiczne: Zespół I y C D A B C B Zespół II y C D A B C B Zespół III A B A C A B A C y A B D C D A B C B Zespół IV y A B C D A B A C 2

3 4. Przerzutniki typu D W przerzutnikach typu D stan na wyjściu Q jest przepisywany z wejścia D, w czasie aktywnego stanu na wejściu taktującym (zegarowym) T (CLK). Ze względu na sposób wyzwalania (przepisywania) można wyodrębnić cztery typy przerzutników: Wyzwalane poziomem niskim (rys. 2a) lub wysokim (rys. 2b) na wyjściu Q, stan wejścia D jest odzwierciedlany dopóty, dopóki na wejściu T jest stan aktywny. Wyzwalane zboczem opadającym (rys. 2c) lub narastającym (rys. 2d) - na wyjściu Q, stan wejścia D jest odzwierciedlony w momencie wystąpienia aktywnego zbocza. a) poziom niski b) poziom wysoki c) zbocze opadające d) zbocze narastające Rys. 2 Rodzaje przerzutników D Często przerzutniki są wyposażone w asynchroniczne wejścia zerujące ( ) i ustawiające ( ). W naszym przypadku wejścia te są aktywne stanem Liczniki Do budowy liczników stosuje się przerzutniki wyzwalane zboczem. Rozróżniamy następujące rodzaje liczników: Asynchroniczne wejście T następnego przerzutnika jest sterowane wyjściem Q poprzedniego przerzutnika. Synchroniczne wejścia T wszystkich przerzutników są taktowane wspólnym przebiegiem zegarowym. Podstawową zaletą liczników asynchronicznych jest prostota ich budowy. Jednak bardzo poważną wadą, którą się charakteryzują, są stany nieustalone na wyjściach, pojawiające się wskutek kaskadowego przełączania (czas propagacji sygnału nie jest równy 0). Wada ta eliminuje w/w liczniki z zastosowań w systemach sterowania. Zastępuje się je licznikami synchronicznymi, których z kolei wadą, ale nie poważną, jest skomplikowana budowa. 6. Wyświetlacz siedmiosegmentowy Do wizualizacji prostych danych typu cyfry (heksadecymalne także) służy wyświetlacz siedmiosegmentowy. Najpopularniejszy jest wyświetlacz ze wspólna anodą (rys. 4). Rys. 4. Wyświetlacz 7-segmentowy wraz ze schematem - wspólna anoda. Każdy segment (dioda LED) jest sterowany osobnym sygnałem. Podanie odpowiedniej kombinacji na katody wyświetlacza powoduje wyświetlenie żądanego znaku, np. 0 lub F. Żeby zostały wyświetlone cyfry od 0 do 9, należy zastosować odpowiedni dekoder, przekształcający kod binarny 3

4 cyfry na kod wyświetlacza. Innymi słowy, trzeba dokonać konwersji czterobitowego kodu cyfry na siedmiobitowy kod, pozwalający tak wysterować katody wyświetlacza, aby pojawiła się dana cyfra. Istnieją scalone dekodery (SN74LS247), jednak w części symulacyjnej sami zaprojektujemy taki układ. 7. Licznik asynchroniczny liczący w przód od 0 do 9 Do budowy licznika, liczącego od 0 do 9, potrzeba czterech przerzutników typu D, wyzwalanych zboczem. Wykorzystamy układy SN7474 (wyzwalanie zboczem narastającym). Zacznijmy od "dwójki liczącej". Na rysunku rys. 5 przedstawiono układ połączeń realizujący dzielnik sygnału zegarowego przez 2, tzw. dwójka licząca. Na wyjściu Q pojawia się sygnał, którego częstotliwość jest dwa razy mniejsza od częstotliwości sygnału taktującego, podawanego na wejście T. Współczynnik wypełnienia, czyli stosunek czasu trwania stanu "1" do okresu sygnału, wynosi 50%. Rys. 5. Dzielnik przez 2 - dwójka licząca. Łącząc kaskadowo cztery takie układy otrzymujemy czterobitowy licznik binarny liczący od 0 do 15. Jednak nam jest potrzebny licznik zliczający od 0 do 9. W tym celu należy ograniczyć długość licznika, poprzez wprowadzenie dekodera stanu 10, którego sygnał wyjściowy będzie dołączony do wejść zerujących CLR, w celu wyzerowania licznika. Ponieważ przerzutniki SN7474 są wyzwalane zboczem narastającym, więc aby licznik zliczał w przód, wejście T następnego przerzutnika jest połączone z zanegowanym wyjściem Q przerzutnika poprzedniego (rys. 6). Tak zbudowany licznik generuje przez bardzo krótki czas stan 10 (binarnie 1010) na wyjściach Q. Stan ten jest potrzebny do wyzerowania przerzutników. Jednak sytuacja taka jest kolejną poważną wadą. Nieużywane wejścia podłącza się do zasilania lub masy tak, aby były nieaktywne. Rys. 6. Licznik asynchroniczny liczący w przód od 0 do 9. 4

5 8. Licznik synchroniczny liczący w przód od 0 do 9 Metodą tablic Karnaugh a dokonamy syntezy synchronicznego licznika, liczącego w przód od 0 do 9. Licznik ten, choć bardziej skomplikowany od swojego asynchronicznego odpowiednika, nie posiada wad tego drugiego. Na rysunku rys. 7 jest przedstawiony schemat roboczy naszego licznika. Serce licznika stanowią takie same przerzutniki, jak w przykładzie z licznikiem asynchronicznym. Jednak mózgiem licznika jest układ kombinacyjny, który ustawia odpowiednie wartości na wejściach D przerzutników tak, aby w momencie aktywnego zbocza zegarowego na wyjścia Q zostały przepisane poprawne wartości. Rys. 7. Schemat roboczy licznika synchronicznego zliczającego w przód od 0 do 9. W tabeli Tab. 1 są zestawione wszystkie kombinacje wyjść Q, składające się na kolejno pokazujące się cyfry 0 9 (zapis binarny). Cyfra Q 1 Q Tab. 1 W oparciu o powyższą tabelę można teraz stworzyć cztery tabele Karnaugh a, zawierające wartości podawane na wejścia D poszczególnych przerzutników tak, aby kolejny takt zegarowy na wejściu T mógł zmieniać stany na wyjściach Q, formujące następną cyfrę. Wyjścia Q są pogrupowane po dwa - (wiersze) i Q 1 Q 0 (kolumny). Wartości tak stworzonych dwójek są tak wpisane, aby sąsiednie pozycje różniły się od siebie tylko na jednym bicie. Dlatego wartość 11 jest między wartościami 01 i 10. Przyjrzyjmy się szczegółowo, jak wygląda wypełnianie tabeli Karnaugh a w przypadku wejścia D 0. Załóżmy, że na wszystkich wyjściach Q jest stan 0 (cyfra 0). Aby 5

6 następny takt zegara mógł ustawić cyfrę 1 (Q 0 = 1 - patrz drugi wiersz danych w tabeli Tab. 1), na wejściu D 0 powinna być podana (przez układ kombinacyjny) wartość 1, która zostanie przepisana na wyjście Q 0. Dlatego w tabeli Tab. 2, w pozycji Q 1 Q 0 = wpisujemy 1. Dalej, dla cyfry 1, aby następny takt zegara mógł wygenerować na wyjściach cyfrę 2 (Q 0 = 0 ), na wejściu D0 powinien panować stan 0 (patrz trzeci wiersz danych w tabeli Tab. 1), który znowu zostanie przepisany na wyjście Q 0. W tabeli Tab. 2, w pozycji Q 1 Q 0 = wpisujemy wartość 0. I tak analizujemy stan wejścia D 0 aż do końca tabeli Tab. 1. W identyczny sposób generujemy pozostałe trzy tablice dla wejść D 1 (Tab. 3), D 2 (Tab. 4) i D 3 (Tab. 5). Proszę zauważyć, że licznik jest czterobitowy i może pomieścić więcej niż dziesięć cyfr. Jednak wartości powyżej 9 w naszym przypadku nigdy się nie pojawią, ponieważ układ kombinacyjny jest tak projektowany, aby po cyfrze 9 następowała znowu cyfra 0 (patrz tabela Tab. 1). W rezultacie, we wszystkich tabelach Karnaugh a, dla wartości większych od Q 1 Q 0 = (cyfra 9), wpisujemy X. Mając wypełnione tabele Karnaugh a możemy przystąpić do wyznaczania funkcji D=f( Q 1 Q 0 ) dla wszystkich przerzutników. Ponieważ będziemy szukali funkcji w postaci dysjunkcyjnej, więc w każdej tabeli zakreślamy obszary zawierające jedynki. Wartość X traktujemy tak, jak jest nam wygodnie, czyli jeżeli pasuje nam wartość 1, to taki X także zakreślamy. W obszarze zakreślenia może być tylko 2 n (n=0,1,2 ) jedynek. Nie mogą być one zakreślane w dowolny sposób np. wężykiem. Obszar zakreślenia powinien mieć kształt prostokąta. Zakreślone obszary mogą na siebie zachodzić. Ważne jest, aby żadna jedynka nie została poza jakimkolwiek obszarem. Należy pamiętać, że nasza tabela jest jak globus. Górna i dolna krawędź są ze sobą połączone, tylko na płaskim rysunku nie da się tego przedstawić. Podobnie jest z krawędzią prawą i lewą. W oparciu o powyższe reguły powstały cztery tabele Tab. 2, Tab. 3, Tab. 4 i Tab. 5, reprezentujące stany wejść D poszczególnych przerzutników. Tab. 2 Tab. 3 Tab. 4 Tab. 5 Analizując zakreślone obszary, wyznaczamy funkcje f( Q 1 Q 0 ) dla każdego wejścia D. Rozpatrzmy przykładowo wejście D 1. Obszar z dwiema jedynkami daje następujący składnik funkcji:. Do równania wpisujemy tylko te składniki, które w ramach danego zakreślonego obszaru nie zmieniają się. Dlatego wartość Q 2 nie jest brana pod uwagę, ponieważ wartość funkcji w tym wypadku równa się 1, niezależnie od tego, czy Q 2 jest równe 1 czy 0. Drugi składnik funkcji, pochodzący od obszaru z dwiema jedynkami i dwoma X-ami, ma postać:. Widać, że wartości Q 2 i Q 3 nie wchodzą do równania, ponieważ, jak w poprzednim przypadku, wartość funkcji jest równa 1 (X przyjmujemy równe 1 ), mimo, że Q 2 i Q 3 zmieniają wartość. Podsumowując, funkcja dla wejścia D 1 ma postać: 6

7 Pozostałe funkcje przedstawiają się następująco: Teraz można już szczegółowo rozrysować układ kombinacyjny, który na rysunku rys. 7 był dotychczas tylko czarną skrzynką - rys. 8. Wykorzystujemy podstawowe bramki logiczne. Rys. 8. Kompletny schemat licznika synchronicznego zliczającego w przód od 0 do 9. Opisana powyżej metoda projektowania ma to do siebie, że można za jej pomocą zaprojektować licznik zliczający w dowolny sposób. Rozważmy następny przykład licznika, który liczy od 0 do 6, ale w dość nietypowy sposób (patrz tabela Tab. 6). Do budowy takiego licznika potrzebne będą tylko trzy przerzutniki. Cyfra Q 2 Q 1 Q Tab. 6. Poniżej zamieszczono tablice Karnaugh a, wzory funkcji oraz schemat projektowanego licznika. Tab. 7. Wejście D 0 Tab. 8. wejście D 1 Tab. 9. Wejście D 2 7

8 Wzory funkcji dla poszczególnych wejść D: Rys. 9. Schemat licznika synchronicznego zliczającego wg tabeli Tab Konwerter czterobitowego kodu cyfry na kod wyświetlacza 7-seg. Wyniki zliczania zaprojektowanych liczników można zobrazować na wyświetlaczu siedmiosegmentowym. W tym celu należy zaprojektować konwerter czterobitowego kodu binarnego na siedmiobitowy kod wyświetlacza 7-seg. Ponieważ wykorzystywać będziemy wyświetlacz ze wspólną anodą, więc aktywnym stanem, zaświecającym dany segment, będzie 0. W tabeli Tab. 10 są zestawione wartości stanów poszczególnych segmentów, pozwalające wyświetlać cyfry od 0 do 9. Cyfra Stan licznika Stan segmentów wyświetlacza Q 1 Q 0 a b c d e f g Tab. 10 Poniżej zestawiono tabele Karnaugh a, w celu wyznaczenia funkcji dla poszczególnych segmentów. Tabele powstały w oparciu o analizę tabeli Tab. 10, dla kolumn, odzwierciedlających stan danego segmentu przy wyświetlaniu kolejnych cyfr. 8

9 Q 1 Q x x Q 1 Q x x Q 1 Q x x Tab. 11. Segment a Tab. 12. Segment b Tab. 13. Segment c Q 1 Q x x Q 1 Q x x Q 1 Q x x Tab. 14. Segment d Tab. 15. Segment e Tab. 16. Segment f Q 1 Q x x Tab. 17. Segment g 10. Zadania Należy wykonać następujące zadania: a. Zrealizować układ licznika asynchronicznego z punktu 7. Podłączyć oscyloskop: kanał A do wejściowego przebiegu taktującego, kanał B do wyjścia Q 0 licznika. Zmierzyć czas propagacji sygnału zegarowego do wyjścia Q 0, czyli czas między aktywnym zboczem zegara a pojawieniem się zmiany stanu na wyjściu Q 0. Przeprowadzić podobny pomiar dla wyjścia Q 3. Porównać zmierzone czasy. Wyjaśnić, dlaczego drugi czas jest większy od pierwszego. b. Zrealizować układ licznika synchronicznego z punktu 8. Przeprowadzić pomiary czasów propagacji jak w punkcie a. c. W oparciu o tabele Karnaugh a, z punktu 9, wyznaczyć funkcje dla poszczególnych segmentów, a następnie zrealizować (na podstawowych bramkach logicznych) konwerter kodu binarnego na kod wyświetlacza 7-seg., łącząc go z wcześniej narysowanym licznikiem synchronicznym. Do konwertera dołączyć wyświetlacz siedmiosegmentowy ze wspólną anodą. Katody diod LED łączyć z konwerterem za pośrednictwem rezystorów o oporze 330Ω. 9

10 Instrukcja do ćwiczeń sprzętowych 6b 1. Wstęp W niniejszym ćwiczeniu będą wykorzystywane następujące układy scalone: UCY7400 (w skrócie 00) - cztery dwuwejściowe bramki NAND. Rozkład wyprowadzeń jest zamieszczony na rysunku Rys. 10a. SN74ALS08 (w skrócie 08) - cztery dwuwejściowe bramki AND. Rozkład wyprowadzeń jest zamieszczony na rysunku Rys. 10b. SN74ALS32 (w skrócie 32) - cztery dwuwejściowe bramki OR. Rozkład wyprowadzeń jest zamieszczony na rysunku Rys. 10c. UCY7474 (w skrócie 74) dwa przerzutniki typu D, wyzwalane zboczem narastającym. Asynchroniczne wejścia zerujące (CLR) i ustawiające (PR) są aktywne niskim poziomem ( 0 ). Rozkład wyprowadzeń jest zamieszczony na rysunku Rys. 10d Proponowany rozkład elementów na module ELVIS II jest zamieszczony na rysunku Rys. 11. Napięcie +5V należy doprowadzić do szyny +, a potencjał masy GROUND do szyny - modułu ELVIS II. Następnie należy podłączyć końcówki VCC (pin nr 14) oraz GND (pin nr 7) do odpowiednich gniazd szyny zworkami tak, jak to pokazano na rysunku Rys. 11. Choć to nieelegancko i nieprofesjonalnie, to ze względów na gmatwaninę kabelków, nieużywane końcówki należy zostawić niepodłączone. a) UCY NAND b) SN74ALS08 - AND c) SN74ALS32 - OR d) UCY7474 Rys. 10. Rozkład wyprowadzeń używanych układów scalonych Rys. 11. Proponowane rozmieszczenie elementów na module ELVIS II 10

11 2. Dwójka licząca Zestawić układ pomiarowy wg rysunku Rys. 12. Rys. 12. Układ pomiarowy dwójki liczącej Do wejścia CLK dołączyć wyjście FGEN, którego parametry powinny być ustawione tak, jak pokazuje rysunek Rys. 13. W przypadku niniejszego ćwiczenia, częstotliwość należy nastawić na 1kHz. Rys. 13. Ustawienia generatora FGEN Wyjście FGEN wyprowadzić na końcówkę BNC 1, a wyjście Q dwójki liczącej (pin nr 5) na BNC 2. Gniazda BNC 1 i BNC 2 podłączyć odpowiednio do wejść fizycznego oscyloskopu (Tektornix TDS2024B - na półce). Zaobserwować, że sygnał wyjściowy dwójki posiada współczynnik wypełnienia 50% oraz częstotliwość dwa razy mniejszą od wejściowej. Zmierzyć czas propagacji sygnału wejściowego do wyjścia Q. 3. Licznik asynchroniczny liczący w przód do 0 do 9 Zestawić układ pomiarowy wg rysunku Rys. 14. Parametry nastaw generatora jak w poprzednim ćwiczeniu. Wyjście FGEN wyprowadzić na końcówkę BNC 1, a wyjście Q przerzutnika U2B (DIO 3 - pin nr 9) na BNC 2. Gniazda BNC 1 i BNC 2 podłączyć odpowiednio do wejść fizycznego oscyloskopu (Tektornix TDS2024B). Wyjścia Q licznika dołączyć odpowiednio do gniazd DIO0 DIO3 na module ELVIS II (prawy górny róg modułu). Wywołać wirtualny układ do monitorowania stanów wejść DIOx (Digital Reader) i ustawić go wg rysunku Rys. 15. Zmierzyć czas propagacji sygnału wejściowego do wyjścia DIO 3 (częstotliwość FGEN=1kHz). Otrzymaną wartość porównać z czasem zmierzonym dla dwójki liczącej. Dlaczego czasy te tak bardzo się różnią? Podłączyć końcówkę BNC 1 do wyjścia DIO 1. Spróbować zaobserwować krótki impuls, pojawiający 11

12 się podczas dekodowania przez bramkę NAND (UCY7400) stanu 1010 licznika. Zmienić częstotliwość generatora FGEN na wartość 1Hz. Na module Digital Reader zaobserwować kolejne stany pojawiające się na wyjściach licznika. W polu Numeric Value zweryfikować poprawność działania licznika (powinny się pojawić kolejno cyfry od 0 do 9). Rys. 14. Układ pomiarowy licznika asynchronicznego Rys. 15. Ustawienia wirtualnego układu do monitorowania stanów logicznych 4. Nietypowy licznik Zestawić układ pomiarowy wg rysunku Rys. 16. Parametry nastaw generatora jak w poprzednim ćwiczeniu, częstotliwość równa 1Hz. Wyjścia Q licznika dołączyć odpowiednio do gniazd DIO0 DIO2 na module ELVIS II. Wywołać wirtualny układ do monitorowania stanów wejść DIOx (Digital Reader) i ustawić go wg rysunku Rys. 15. Zaobserwować kolejne stany pojawiające się na wyjściach licznika. W polu Numeric Value zweryfikować poprawność działania licznika, konfrontując jego wskazania z tabelą Tab. 6, z punku 8, części symulacyjnej 6a. 12

13 Rys. 16. Licznik liczący wg stanów z tabeli Tab. 6, pkt. 8, część 6a 13