Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

Transkrypt

1 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH POGAMOWALNYH Opracował: dr inż. Walenty Owieczko BIAŁYTOK 2013

2 pis treści instrukcji 1. el ćwiczenia Klasyfikacja rejestrów Przykłady rejestrów zynności przygotowawcze Przebieg ćwiczenia 5 6. prawozdanie i forma zaliczenia ćwiczenia Literatura EL ĆWIZENIA Zapoznanie się z możliwościami systemu A do realizacji funkcji rejestrów synchronicznych i asynchronicznych. Poznanie podstawowych parametrów wpisywania i odczytu informacji do/z rejestru. 2. KLAYFIKAJA EJETÓW ejestr - układ do przechowywania informacji binarnej z możliwością jej dodatkowego przetwarzania. Przetwarzanie sprowadza się do przesuwania zawartości rejestru w jedną lub w obie strony. Głównymi składnikami konstrukcyjnymi rejestrów są przerzutniki typu, i JK. Pojemność informacyjna rejestrów jest funkcją liczby zastosowanych przerzutników. Ze względu na sposób wprowadzania i wyprowadzania informacji, rejestry podzielimy na: a) szeregowo szeregowe (bit po bicie) wpisywanie i odczyt informacji; b) równoległo równoległe (wszystkie bity jednocześnie) wpisywanie i odczyt; c) szeregowo-równoległe wpis odbywa się szeregowo, a odczyt równolegle; d) równoległo-szeregowe wpis odbywa się równolegle, a odczyt szeregowo. a) b) we wy we... we c) wy... wy we wy... wy d) we... we wy ys. 1. Klasyfikacja rejestrów: a - szeregowo-szeregowe; b - równoległo-równoległe; c - szeregowo-równoległe; d - równoległo-szeregowe. 2

3 3. PZYKŁAY EJETÓW ejestry synchroniczne A. ejestry równoległe Na rysunku 2 przedstawiono przykład 8-bitowego synchronicznego rejestru równoległego na przerzutnikach, z wejściami asynchronicznego ustawiania ET i zerowania L. ET L LK ys. 2. ejestr synchroniczny równoległo-równoległy B. ejestry szeregowe ejestr szeregowo-równoległy posiada wejście i wyjście informacji szeregowej IN, OUT. Informacja podawana na wejście IN jest w takt zegara LK przepisywana do kolejnych przerzutników. Ponadto, stan poszczególnych przerzutników i można obserwować poprzez wyjścia równolegle (rys. 3). IN OUT L LK ys. 3. ejestr synchroniczny szeregowo-równoległy z asynchronicznym zerowaniem. 3

4 . Parametryzowany blok rejestru uniwersalnego LPM_HIFTEG ys. 4. Widok okna konfiguracyjnego wraz z symbolem rejestru parametryzowanego. Pole Ports umożliwia konfigurację portów rejestru poprzez uaktywnienie ( used ) bądź wyłączenie ( unused ) poszczególnych wejść lub wyjść układu. Możliwa jest również negacja poszczególnych sygnałów ( inversion ) lub ustawienie stałych poziomów ( pattern ). Pole Parameters służy do ustawiania parametrów rejestru. Po wybraniu wskaźnikiem parametru z przewijanej listy, jego nazwa pojawia się w polu Parametr Name i wówczas pożądaną wartość wpisujemy w polu Parametr Value. Wpis zatwierdzamy przyciskiem hange. Przycisk Help on LPM_HIFTEG otwiera okno z pomocą, w którym jest opis wszystkich parametrów. Funkcje poszczególnych portów rejestru przedstawiono w poniższej tabeli. 4

5 4. ZYNNOŚI PZYGOTOWAWZE Przed przystąpieniem do wykonania ćwiczenia, student powinien: - zapoznać się z instrukcją, - przeanalizować zasadę działania poszczególnych klas rejestrów w oparciu o wykresy czasowe. - przedstawić rozwiązania układowe zadań podanych przez prowadzącego. 5. PZEBIEG ĆWIZENIA W trakcie realizacji ćwiczenia studenci wykorzystują poznane i opisane wcześniej aplikacje i narzędzia programowe. Kolejne czynności są następujące: 1. Uruchamiamy system i wprowadzamy plik źródłowy projektu. 2. okonujemy kompilacji i symulacji projektu. 3. Wyboru rodzaju symulacji i analizy dokonujemy z poziomu menu Analysis>elay Matrix (matryca opóźnień), Analysis>etup/Hold Matrix (parametry przerzutników) lub Analysis>egistered Performanance (maksymalna częstotliwość taktowania od strony wybranego wejścia). 4. Uruchamiamy edytor przebiegów wymuszeń na wejściu - okno managera MAX+Plus II> Waveform Editor lub z menu File>New zaznaczając opcję Waveform Editor file w oknie dialogowym. Edytowany plik o nazwie untitled.scf zapisujemy na dysku pod nazwą identyczną z nazwą projektu. 5. okonujemy wyboru przebiegów do symulacji. 6. Ustalamy rozdzielczość edycji przebiegów w funkcji czasu Options>Grid ize... oraz całkowity czas symulacji File>End Time Zadajemy przebiegi sygnałów wymuszających, korzystając z zestawu specjalnych narzędzi - funkcji wywołanych ikonami paska narzędziowego w lewej części okna lub z poziomu menu: opcje Edit>Overwrite Uruchamiamy symulator programowy przyciskiem tart w oknie dialogowym wywołanym ikoną na pasku zadań. 9. Ikoną na pasku zadań uruchamiamy symulator-analizator czasowy i analizujemy parametry dynamiczne rejestru. 5

6 10. prawdzamy poprawność działania zaprojektowanego układu na podstawie wyników symulacji i weryfikujemy ewentualne błędy. 11. Przypisujemy sygnałom we/wy odpowiednie wyprowadzenia struktury programowalnej. 12. ealizujemy projekt układu w strukturze programowalnej poprzez uruchomienie programatora w oknie dialogowym Programmer. 13. prawdzamy poprawność działania zaprogramowanego układu i weryfikujemy ewentualne błędy. 6. PAWOZANIE I FOMA ZALIZENIA ĆWIZENIA Warunkiem zaliczenia ćwiczenia jest poprawny przebieg symulacji i działanie zaprogramowanego układu na stanowisku laboratoryjnym, przedstawienie wszystkich etapów syntezy układów w postaci protokołu oraz wykazanie się niezbędną wiedzą z zakresu wykonywanego ćwiczenia. Protokół powinien zawierać: temat i cel ćwiczenia, treść wykonywanych zadań, kolejne etapy syntezy, schematy projektowanych układów, wyniki symulacji i realizacji projektów oraz wnioski. 7. LITEATUA 1. M. Barski, W. Jędruch: Układy cyfrowe- podstawy projektowania i opis w języku VHL, Gdańsk L. Grodzki, W. Owieczko: Podstawy techniki cyfrowej, T Łuba: ynteza układów logicznych, OWPW P. Zbysiński, J. Pasierbiński: Układy programowalne pierwsze kroki. BT,