PRACE NAUKOWE POLITECHNIKI WARSZAWSKIEJ z. 95 Transport 2013 Piotr Kawalec Politechnika Warszawska, Wydzia Transportu Marcin R ysko Bombardier Transportation (Rail Engineering) Polska sp. z o.o. ZASTOSOWANIE GRAFÓW PRZEJ AUTOMATÓW SKO CZONYCH DO OPISU ALGORYTMÓW DZIA ANIA URZ DZE SRK R kopis dostarczono, kwiecie 2013 Streszczenie: W artykule przedstawiono propozycj stworzenia metody formalnego zapisu algorytmów dzia ania urz dze zabezpieczenia ruchu kolejowego z wykorzystaniem grafów przej automatów sko czonych. Przegl d stosowanych obecnie metod opisu urz dze srk wskazuje, e nie istnieje jednolita platforma opisu wszelkiego rodzaju dyskretnych uk adów sterowania. Wi kszo stosowanych metod nie pozwala na wykorzystanie wspomagania komputerowego na etapie specyfikacji i weryfikacji tego typu uk adów. Na przyk adzie stworzonego modelu przyk adowego urz dzenia zosta o pokazane, e zastosowanie do tego celu grafów przej pozwala stworzy kompletn platform specyfikacji algorytmów dzia ania urz dze srk, pozwalaj c dodatkowo na statyczn i dynamiczn weryfikacj poprawno ci opisu z wykorzystaniem j zyków opisu sprz tu. S owa kluczowe: automat sko czony, system zale no ciowy, sterowanie ruchem kolejowym 1. WST P Wraz z nieustaj cym wzrostem z o ono ci urz dze i systemów sterowania ruchem kolejowym oraz zwi kszaj c si liczb realizowanych przez nie funkcji narastaj trudno ci z opisem dzia ania tych uk adów na poziomie algorytmów. Systemy srk nale do tej grupy urz dze automatyki, w której warunki dotycz ce bezpiecze stwa i niezawodno ci dzia ania s najbardziej restrykcyjne. Ka dy b d w ich funkcjonowaniu mo e potencjalnie prowadzi do zagro enia ycia ludzkiego i wysokich strat materialnych. Dlatego coraz wi ksz wag przyk ada si do formalnych metod opisu tych urz dze. Prowadzone s prace badawcze ukierunkowane na formalne metody specyfikacji urz dze sterowania ruchem kolejowym [4, 6, 8, 9]. Tworzone s równie specjalne j zyki programowania dedykowane wy cznie projektowaniu takich uk adów [3].
222 Piotr Kawalec, Marcin R ysko Artyku przedstawia koncepcj stworzenia metody projektowania z wykorzystaniem grafów przej automatów sko czonych oraz opisuje mo liwo ci formalnej weryfikacji grafów pry pomocy j zyków opisu sprz tu. Zaprezentowany zosta proces budowy algorytmu dzia ania dla przyk adowego urz dzenia sterowania ruchem kolejowym oraz mo liwo ci weryfikacji tego algorytmu z wykorzystaniem j zyków opisu sprz tu. 2.METODY PROJEKTOWANIA STACYJNYCH URZ DZE SRK W urz dzeniach mechanicznych, elektromechanicznych oraz pierwszych rozwi zaniach przeka nikowych obwody elektryczne projektowane by y indywidualnie. Dla tego typu systemów istnia y albumy schematów, przedstawiaj ce wybrane przypadki projektowe, w aden sposób nie da o si jednak bezpo rednio wykorzysta elementów do nowego projektu. Prace projektowe opiera y si na tworzeniu obwodów przez analogi do zaprezentowanych przyk adów [14]. W latach 60-tych rozpocz to wdra anie na sieci PKP systemu PB opartego o uprzednio przygotowane szablony zwane blankietami. O ile w warstwie projektowej korzystanie z gotowych schematów blankietowych istotnie u atwia o tworzenie cz ci obwodów, fizycznie urz dzenia te nadal budowane by y z pojedynczych przeka ników [10]. Znacz c zmian przynios o wprowadzenie urz dze o strukturze zblokowanej. Istot tego podej cia by podzia elementów infrastruktury srk na podstawowe elementy (takie jak semafor, zwrotnica), zidentyfikowanie uniwersalnego sposobu dzia ania ka dego elementu, stypizowanie rozwi za dla ka dego modu u, a nast pnie wykorzystywanie przygotowanych, uniwersalnych modu ów do tworzenia projektów dla zadanych uk adów torowych. Pierwszym systemem o ca kowicie zblokowanej strukturze, który zosta wdro ony na sieci PKP by system IZH-111. W urz dzeniach tych modu ami okre lane by y zestawy przeka nikowe odpowiadaj ce urz dzeniom zewn trznym, czone kablami geograficznymi zgodnie z uk adem torowym [11]. Równie w obecnie wdra anych komputerowych systemach zale no ciowych korzysta si z idei urz dze geograficznych na etapie tworzenia aplikacji. W takich systemach pod poj ciem modu u rozumie si zbiory równa zale no ciowych specyficznych dla danego elementu sterowanego. Topologia stacji (powi zania geograficzne pomi dzy modu ami) wprowadzana jest do systemu na etapie projektowania i na jej podstawie komputer zale no ciowy realizuje zadane funkcje [2]. Koncepcja urz dze zblokowanych jest stale u ywana i rozwijana, niezale nie od techniki realizacji urz dze. Brakuje jednak sformalizowanej metody tworzenia algorytmów tego typu uk adów, która pozwoli aby na unifikacj sposobu realizowania funkcji zale no ciowych i uproszczenie tworzenia powi za pomi dzy systemami. Wykorzystywane metody projektowania to w wi kszo ci metody heurystyczne, nie pozwalaj ce na jednoznaczne stwierdzenie, e opracowany algorytm dzia ania uwzgl dnia wszystkie mo liwe zachowania modelowanego uk adu.
Zastosowanie grafów przej automatów sko czonych do opisu algorytmów dzia ania urz dze srk 223 Widoczny jest brak jednego, kompletnego rodowiska, w którym proces projektowania by by pozbawiony wymienionych niedogodno ci. 3. METODA TWORZENIA ALGORYTMÓW URZ DZE ZALE NO CIOWYCH Przedstawiona w niniejszym artykule metoda opisu dzia ania urz dze srk stanowi prób stworzenia jasnych, sformalizowanych zasad budowy algorytmów tego typu uk adów, wykorzystuj c do tego grafy przej automatów sko czonych. Formalizacja podej cia wymuszona jest wysokim stopniem z o ono ci realizowanych funkcji, co sprawia, e tworzenie specyfikacji metodami heurystycznymi jest niezwykle utrudnione. Podstawowym za o eniem wykorzystywanym przy modelowaniu stacyjnych urz dze sterowania ruchem kolejowym jest to, e s to urz dzenia pracuj ce sekwencyjnie. Na podstawie analizy sposobu dzia ania istniej cych na sieci PKP stacyjnych urz dze srk zaproponowany zosta podzia pracy urz dze na charakterystyczne fazy. W pierwszym etapie nast puje wybór drogi przebiegu, która okre lona jest przez sygnalizator pocz tkowy i ko cowy. Nast pnie przebieg jest nastawiany (zwrotnice wysterowywane s do danych po o e ) i gdy droga przebiegu zosta a poprawnie u o ona, nast puje utwierdzenie przebiegu (oraz wy wietlenie sygna u zezwalaj cego). Ostatnim etapem jest zwolnienie przebiegu, po którym uk ad wraca do stanu spoczynkowego i jest gotowy do przyj cia kolejnych polece. Schematycznie cykl ten przedstawiony zosta na rys. 1. Liczba mo liwych do zrealizowania przebiegów p oznaczona zosta a jako P............. Rys. 1. Cykl pracy stacyjnych urz dze zale no ciowych W przypadku urz dze niegeograficznych, powy szy schemat nie nadaje si do opisu pracy ca ego systemu. Pomijaj c trudno wynikaj c z du ej liczby mo liwych
224 Piotr Kawalec, Marcin R ysko przebiegów, cz z nich mo e by realizowana jednocze nie, czego taki model nie zak ada. Przyjmuj c jednak filozofi urz dze zblokowanych za o ono, e przedstawiony cykl pracy odnosi si do jednego elementu urz dze stacyjnych. W odniesieniu do pojedynczego modu u przebieg rozumiany jest jako mo liwo wykorzystania danego elementu w drodze jazdy. Naturalnie w danym cyklu pracy realizowany mo e by tylko jeden przebieg. Po dokonaniu s ownego opisu dzia ania zgodnego z zaproponowanym schematem konieczne jest sformalizowanie zapisu. Wykorzystano do tego celu logiczny schemat algorytmu [1, 13]. Zgodnie z opisanymi za o eniami oraz zasadami tworzenia logicznych schematów algorytmów (LSA), wykonany zosta formalny zapis podstawowego algorytmu dzia ania elementu systemu geograficznego, który przedstawiono poni ej. 0 11 21 P1 0 YX S sw1 Xsw2... XswP 11 12 11 21 22 21 P1 P2 P1 YW1Xwn 1 YW2Xwn2... YWP XwnP 12 13 12 22 23 22 P2 P3 P2 YN1Xnu 1 YN2Xnu2... YNP XnuP 13 14 13 23 24 23 P3 P4 P3 YU1Xuz 1 YU2Xuz2... YUP XuzP 14 0 1424 0 24 P4 0 P4 YZ 1Xzs1 YZ 2Xzs2... YZP XzsP Przyj to nast puj ce oznaczenia: Y mp - symbol wektora zmiennych wyj ciowych w stanie m w przebiegu p, X mnp - symbol wektora zmiennych wej ciowych, b d cego warunkiem przej cia ze stanu m do stanu n w przebiegu p. Na podstawie tak wykonanego zapisu w prosty sposób mo liwa jest budowa grafu przej automatu sko czonego. Dla ka dego symbolu wektora zmiennych wyj ciowych nale y utworzy stan o warto ci zmiennych wyj ciowych zgodnie z warto ci wektora. Stany musz by nast pnie po czone tranzycjami o warunkach przej cia opisanych w LSA. W wyniku powy szych przekszta ce powsta graf przej, który przedstawiono na rys. 2. Okre lenie wymaganej dla danego elementu liczby mo liwych do realizacji przebiegów (P) oraz zidentyfikowanie warunków wykonania poszczególnych tranzycji (X...) pozwala na uzyskanie kompletnego opisu dzia ania zadanego elementu. Zastosowanie automatu sko czonego do opisu stworzonego algorytmu ma kilka zasadniczych zalet. W naturalny sposób wykluczone s sprzeczne dzia ania uk adu (na przyk ad jednoczesne wybieranie przebiegu 1 i utwierdzanie w przebiegu 2), poniewa automat w danej chwili mo e znajdowa si tylko w jednym stanie. Ponadto wyeksponowanie tranzycji uniemo liwia specyfikowanie nieprawid owych przej (na przyk ad przej cie ze stanu nastawiania przebiegu 1 do stanu utwierdzenia przebiegu 2).
Zastosowanie grafów przej automatów sko czonych do opisu algorytmów dzia ania urz dze srk 225 Rys. 2. Ogólna posta grafu przej dla elementu systemu geograficznego Wykonany graf przej mo e zosta nast pnie wykorzystany do wykonania specyfikacji algorytmu w j zyku VHDL. Jest to jeden z najpopularniejszych obecnie j zyków opisu sprz tu [5, 7, 12]. Konieczny jest do tego pakiet posiadaj cy edytor umo liwiaj cy generowanie kodu j zyka na podstawie grafu. Takim rodowiskiem jest na przyk ad wykorzystany tutaj pakiet Active-HDL firmy Aldec wyposa ony w edytor grafów przej FSM. Mo liwo ci specyfikacji oraz weryfikacji grafu przej stworzonego wed ug opisanej metody pokazane zostan na przyk adowym algorytmie opracowanym dla modu u logicznego zwrotnicy. Rys. 3. Mo liwo ci wykorzystania zwrotnicy w drogach jazdy przebiegów
226 Piotr Kawalec, Marcin R ysko Zwrotnic w drodze jazdy wykorzysta mo na w czterech kierunkach, st d liczba przebiegów P dla tego modu u wynosi 4. Nazewnictwo przebiegów odpowiada mo liwo ciom przejazdu po zwrotnicy, zgodnie z rys. 3. Po zadeklarowaniu zmiennych wej ciowych i wyj ciowych oraz okre leniu warunków logicznych dla tranzycji pomi dzy poszczególnymi stanami stworzony zosta graf przej, którego specyfikacja w edytorze FSM przedstawiona zosta a na rys. 4. Rys. 4. Graf przej dla modu u zwrotnicy w edytorze FSM Dzi ki wykorzystaniu grafu przej i edytora FSM nie jest konieczne tworzenie kodu j zyka VHDL od podstaw, jego struktura zostanie wygenerowana automatycznie na podstawie deklaracji i warunków uj tych na opracowanym grafie. Tak wykonana specyfikacja mo e pos u y nie tylko do syntezy i wykonania prototypu uk adu, ale tak e do formalnej weryfikacji modelu, co opisane zostanie w kolejnym rozdziale.
Zastosowanie grafów przej automatów sko czonych do opisu algorytmów dzia ania urz dze srk 227 4. WERYFIKACJA ALGORYTMU Z WYKORZYSTANIEM WSPOMAGANIA KOMPUTEROWEGO Przeprowadzenie weryfikacji oraz symulacji dzia ania zaprojektowanego algorytmu mo liwe jest dzi ki zastosowaniu symulatora logicznego, b d cego sk adnikiem pakietu Active-HDL. Symulacja dzia ania polega na przypisaniu wymusze do zmiennych wej ciowych i badaniu odpowiedzi uk adu. Wymuszeniami mog by na przyk ad zegary predefiniowane, sygna y losowe lub klawisze Hotkey. Prac modelu podczas symulacji obserwowa mo na bezpo rednio na grafach i schematach blokowych (graficznie) oraz na przebiegach symulacji. Przebiegi czasowe symulacji umo liwiaj rejestrowanie stanu ka dej zmiennej w dowolnie wybranej chwili. Poniewa w miar rozbudowy uk adu weryfikacja wykonywana r cznie by aby coraz trudniejsza, pakiet Active-HDL umo liwia wygenerowanie sekwencji wymusze, która pozwala sprawdzenie wszystkich tranzycji i warto ci zmiennych wyj ciowych. Rys. 5 przedstawia przebiegi symulacji podczas weryfikacji. Rys. 5. Zapis automatycznej weryfikacji Na rys. 6 pokazano mo liwo obserwacji zachowania uk adu opisanego grafem bezpo rednio w edytorze FSM. Stan, w którym obecnie znajduje si element wyró niony jest kolorem ó tym.
228 Piotr Kawalec, Marcin R ysko Rys. 6. Podgl d symulacji w edytorze FSM Weryfikacja umo liwia sprawdzenie, czy przej cia pomi dzy stanami zachodz przy zgodnych z projektem warto ciach zmiennych wej ciowych, oraz czy warto ci zmiennych wyj ciowych w ka dym ze stanów odpowiadaj zaprojektowanym w algorytmie. Ten etap projektowania pozwala wyeliminowa b dy przypadkowe powsta e przy tworzeniu specyfikacji. Pozytywny wynik weryfikacji modelu mo e stanowi punkt wyj cia do dalszych bada nad poprawno ci projektu. Aby umo liwi symulacj algorytmu w powi zaniu z innymi elementami, skorzystano z edytora schematów blokowych BDE. W tym edytorze specyfikacja wykonana jako graf przej przedstawiona jest jako blok, do którego wprowadzi mo na sygna y z innych bloków lub wej. Mo liwo tworzenia rozbudowanych struktur hierarchicznych jest niezwykle pomocn cech w przypadku analizy pracy stacyjnych systemów zale no ciowych. Rys. 7 przedstawia wyspecyfikowany blok odwzorowuj cy modu zwrotnicy w otoczeniu s siaduj cych elementów geograficznych. Po zbudowaniu algorytmów niezb dnych elementów stacyjnych urz dze srk mo liwe b dzie zweryfikowanie wszystkich zale no ci, symuluj c wspó dzia anie algorytmów w edytorze BDE. Rys. 7. Powi zanie modu u z otoczeniem w edytorze BDE
Zastosowanie grafów przej automatów sko czonych do opisu algorytmów dzia ania urz dze srk 229 Poniewa wszystkie opisane etapy specyfikacji oraz symulacji wykonywane s w jednym rodowisku wspomagania komputerowego, ka da nieprawid owo w specyfikacji mo e by niezw ocznie poprawiona bez potrzeby zmiany platformy projektowania. Zastosowanie omawianego rodowiska projektowego stanowi wi c kompletn platform projektow, pozwalaj c na wykonanie wszystkich etapów tworzenia specyfikacji uk adu. 6. PODSUMOWANIE Metoda budowy algorytmów urz dze srk przedstawiona w artykule pozwala w jednoznaczny sposób przej od opisu s ownego do grafu przej automatu sko czonego. Zapis w takiej postaci stanowi dogodn podstaw zarówno do stworzenia pe nej specyfikacji w kodzie j zyka opisu sprz tu, jak i do przeprowadzenia symulacji dzia ania obiektu z wykorzystaniem symulatorów logicznych. Rozwini cie metody o specyficzne funkcje poszczególnych urz dze (takie jak zapewnianie ochrony bocznej czy dora ne zwolnienie przebiegu) oraz zastosowanie jej do wszystkich elementów stacyjnych urz dze srk mo e stanowi podstaw do stworzenia pe nego, formalnego opisu dzia ania systemu zale no ciowego. Bibliografia 1. Apuniewicz S.: Uk ady przeka nikowe w automatyce zabezpieczenia ruchu kolejowego. WPW, Warszawa 1969. 2. D browa-bajon M.: Podstawy sterowania ruchem kolejowym. OWPW, Warszawa 2007. 3. Fokkink W., Groote J., Hollenberg M., van Vlijmen B.: LARIS 1.0 Language for Railway Interlocking Specifications. CWI, 2000. 4. Hlavatý T., P eu il L., Št pán P.: Case Study: Formal Methods in Development and Testing of Safety Critical Systems: Railway Interlocking System. EUROMICRO 2001. 5. Kalisz J. (red.): J zyk VHDL w praktyce. WKi, Warszawa 2002. 6. Kanso K., Moller F., Setzer A.: Automated Verification of Signaling Principles in Railway Interlocking Systems. Eighth International Workshop of Automated Verification of Critical Systems, Glasgow 2008. 7. Kawalec P., Koli ski D.: Modelowanie interlocking'u z zastosowaniem j zyka opisu sprz tu. Logistyka 6/2010, Instytut Logistyki i Magazynowania, Pozna, 2010, str. 1329 1337. 8. Kawalec P., R ysko M.: Komputerowo wspomagana specyfikacja funkcji zale no ciowych urz dze srk. Technika Transportu Szynowego TTS 9/2012, ód, 2012, str. 1605 1614. 9. Kawalec P., R ysko M.: Zastosowanie j zyków opisu sprz tu do specyfikacji urz dze srk. Logistyka 4/2012, Pozna, 2012, str. 351 358. 10. Mickiewicz T., Zubkow A.: Przeka nikowe urz dzenia nastawcze typu pó blokowego. WKi, Warszawa 1961. 11. Miksza E., Olendrzy ski W., Zubkow A.: Zblokowany system sterowania ruchem kolejowym na stacjach typu IZH 111. WKi, Warszawa 1979. 12. Pasierbi ski J., Zbysi ski P.: Uk ady programowalne w praktyce. WKi, Warszawa 2002. 13. TraczykW.: Uk ady cyfrowe. Podstawy teoretyczne i metody syntezy. WNT, Warszawa 1982. 14. Zaj czkowski A., Kalici ska K., Olendrzy ski W.: Elektryczne urz dzenia zabezpieczenia ruchu kolejowego. Urz dzenia stacyjne. WKi, Warszawa 1976.
230 Piotr Kawalec, Marcin R ysko RAILWAY INTERLOCKING ALGORITHMS CONSTRUCTION USING FINITE-STATE MACHINE DIAGRAMS Summary: The article presents a method of railway traffic control algorithm specification using finite-state machine diagrams. The review of currently used description methods of railway traffic control devices and systems indicates that a complete platform for description of all kinds of discrete control systems does not exist. It is shown that application of FSM diagrams for this purpose comprises a uniform platform for specification and verification of railway traffic control devices, which additionally allows static and dynamic verification of correctness of this description with the use of hardware description languages and logic simulators. On the exemplary operation algorithm of point module, both the possibilities of Active HDL package as well as the process of computer aided specification and verification of the designed system are presented. Keywords: finite-state machine, interlocking, railway traffic control