Budowa i działanie mikrokomputera PC 1. Pojęcia podstawowe Najmniejszą ilościa informacji jest 1 bit(jednostka podstawowa układu SI) 1 bit (1b) = stan logiczny 0 lub 1. 1 Byte (1B) = 8 bitów (odpowiada to 256 kombinacjom zer i jedynek), pozwala zapisać liczbę całkowitą z zakresu 0-255 1 kb = 1024B 1 MB = 1024kB = 1048576B 1 GB = 1024MB = 1048576kB = 1073741824B Jednostki te są używane do określania pojemności pamięci. Rodzaje transmisji danych: równoległa każdy z transmitowanych bitów jest przesyłany oddzielnym przewodem w takt sygnału synchronizującego (w każdym takcie przysyłany jest kompletny zestaw bitów np. 1B). Dzięki temu transmisja jest szybka ale linia połączeniowa musi zawierać przynajmniej tyle przewodów ile bitów zawiera pojedyncza porcja informacji oraz dodatkowe połączenia dla sygnałów kontrolnych np. przy transmisji bajtów jest to min. 8 przewodów. szeregowa wszystkie transmitowane bity przesyłane są jednym wspólnym przewodem, jeden za drugim w takt sygnału synchronizującego. Transmisja trwa tyle cykli synchronizacji ile bitów zawiera pojedyncza porcja informacji, z tego powodu trudno jest osiągnąć dużą prędkość transmisji ale linia połączeniowa zawiera mało przewodów. Architektura komputera sposób organizacji elementów tworzących komputer. Pojęcie to używane jest dosyć luźno. Może ono dzielić systemy komputerowe ze względu na wiele czynników, zazwyczaj jednak pod pojęciem architektury rozumie się organizację połączeń pomiędzy pamięcią, procesorem i urządzeniami wejściawyjścia. Innym, stosowanym potocznie znaczeniem terminu "architektura komputera" jest typ procesora wraz z zestawem jego instrukcji. Właściwszym określeniem w tym przypadku jest model programowy procesora (ang. ISA - Instruction Set Architecture). Ze względu na rodzaj połączeń procesor-pamięć i sposób ich wykorzystania dzielimy architektury zgodnie z taksonomią Flynna: SISD (ang. Single Instruction Single Data) - skalarne SIMD (ang Single Instruction Multiple Data) - wektorowe MIMD (ang. Multiple Instruction Multiple Data) - równoległe Ze względu na sposób podziału pracy i dostęp procesora do pamięci możemy podzielić architektury na: SMP (ang. Symmetric Multiprocessing) - symetryczne NUMA (ang. Non-Uniform Memory Access) - asymetryczne AMP (ang. Asynchronous Multiprocessing) - asynchroniczne MPP (ang. Massively Parallel Processors) Ze względu na sposób organizacji pamięci i wykonywania programu: architektura von Neumanna
architektura harvardzka architektura mieszana Schemat blokowy systemu komputerowego Reset CLK CPU RAM ROM I/O 8/16/32/64/... Danych 16/20/24/32/... Adresowa Sterująca Mikroprocesor CPU (ang. Central Processing Unit) Sekwencyjne urządzenie cyfrowe potrafiące pobierać dane z pamięci, interpretować je jako rozkazy i wykonywać je. W praktyce to układ scalony wielkiej skali integracji zajmujący się przetwarzaniem danych. Elementy składowe typowego mikroprocesora: ALU (ang. Arithmetic Logic Unit)- jednostka arytmetyczno-logiczna, wykonująca operacje arytmetyczne i logiczne na dostarczonych jej danych: o Arytmetyczne: dodawanie, odejmowanie, mnożenie, dzielenie o Logiczne: OR, AND, XOR, OR, NOT) o przesunięcia bitowe w lewo i w prawo. CU (ang. Control Unit) - układ sterowania lub dekoder rozkazów. Odpowiedzialny jest on za dekodowanie dostarczonych mikroprocesorowi instrukcji i odpowiednie sterowanie pozostałymi jego blokami Rejestry - umieszczone wewnątrz mikroprocesora komórki pamięci służące do: przechowywania tymczasowych wyników obliczeń (rejestry danych) adresów lokacji w pamięci operacyjnej (rejestry adresowe). Proste mikroprocesory mają tylko jeden rejestr danych zwany akumulatorem. Oprócz rejestrów danych i rejestrów adresowych występuje też pewna liczba rejestrów o specjalnym przeznaczeniu. PC (Program Counter) - licznik rozkazów - zawiera on adres komórki pamięci zawierającej następny rozkaz do wykonania SP (Stack Pointer) - wskaźnik stosu - zawiera adres wierzchołka stosu
Architektury mikroprocesorów CISC (ang. Complex Instruction Set Computers) nazwa architektury mikroprocesorów o następujących cechach: duża liczba rozkazów (instrukcji) mała optymalizacja niektóre rozkazy potrzebują dużej liczby cykli procesora do wykonania występowanie złożonych, specjalistycznych rozkazów duża liczba trybów adresowania do pamięci może się odwoływać bezpośrednio duża liczba rozkazów mniejsza częstotliwość taktowania (w porównaniu do procesora RISC) powolne działanie dekodera rozkazów RISC (ang. Rationalized Instruction Set Computers, wcześniej Reduced Instruction Set Computers) - nazwa architektury mikroprocesorów która została przedstawiona pod koniec lat 70. w teoretycznych pracach na uniwersytecie Berkeley oraz w wynikach badań Johna Cocke z Thomas J. Watson Research Center. Ówczesne procesory (budowane w architekturze CISC) charakteryzowały się bardzo rozbudowaną listą rozkazów, ale jak wykazały badania tylko nieliczna ich część była wykorzystywane w statystycznym programie. Okazało się np. że ponad 50% rozkazów w kodzie to zwykłe przypisania (zapis zawartości rejestru do pamięci i odwrotnie). Ponadto badania wykazały, że podczas działania programu ok. 26-45% wykonywanych instrukcji to instrukcje wywołania podprocedur lub instrukcje obsługujące pętle, ok. 13-15% to wspomniane przypisania, 7-21% to instrukcje warunkowe (jeśli warunek to ), natomiast reszta to tylko 1-3% [1]. W związku z powyższym zaprezentowano architekturę mikroprocesorów, w której uwzględniono wyniki badań. Jej podstawowe cechy to: Zredukowana do minimum liczba rozkazów Redukcja trybów adresowania Ograniczenie komunikacji pomiędzy pamięcią, a procesorem poprzez wprowadzenie dedykowanych instrukcji do komunikacji między z pamięcią a rejestrami, pozostałe instrukcje mogą operować wyłącznie na rejestrach. Zwiększenie liczby rejestrów (np. 32, 192, 256) ogólnego przeznaczenia Dzięki przetwarzaniu potokowemu (ang. pipelining) wszystkie rozkazy wykonują się w jednym cyklu maszynowym, co pozwala na znaczne uproszczenie bloku wykonawczego, a zastosowanie superskalarności także na zrównoleglenie wykonywania rozkazów. Dodatkowo czas reakcji na przerwania jest krótszy. Obecnie popularne procesory Intel/AMD są widziane z punktu widzenia programu jako CISC, ale ich rdzeń jest typu RISC. Skomplikowane rozkazy CISC są rozbijane na mikrorozkazy (ang. microops), które są następnie wykonywane przez blok wykonawczy wykonany w architekturze RISC
Procesory f-my Intel Magistrale Pamięć podręczna Typ danyc adreso Koproc. L1 L2 Mnożnik Inne h wa matem. zegara 8086 8 20 - - - - 8088 16 20 - - - - 80286 16 24 - - - - 80386 SX 16 24 - - - - 80386 DX 32 32 - - - - 80486 SX 32 32-8kB - + 80486 DX 32 32 + 8kB - + 80486 DX2 32 32 + 8kB - + + 80486 DX4 32 32 + 8kB - + + Pentium 64 32 + 16kB - + + Pentium MMX 64 32 + 16kB - + MMX Pentium Pro 64 32 + 32kB 256kB, f cpu + MMX Pentium II 64 32 + 32kB 512kB, ½f cpu + MMX Celeron 64 32 + 32kB - + MMX Celeron A 64 32 + 32kB 128kB, f cpu + MMX Pentium III 64 32 + 32kB 512kB, ½f cpu + MMX Pentium III 64 32 + 32kB 256-512kB, + MMX2 FCPGA f cpu, ½f cpu Pentium IV Core2 Instrukcje SIMD (Single Instruction, Multiple Data) - jedna z rodzajów architektur komputera według taksonomii Flynna, dotycząca systemów, w których przetwarzanych jest wiele strumieni danych w oparciu o pojedynczy strumień rozkazów - są to tzw. komputery wektorowe. Komputery SIMD stosowane są głównie do obliczeń naukowo-technicznych, jednak jednostki realizujące zadania zgodnie z metodologią SIMD obecne są także w stosowanych w domowych komputerach procesorach opartych o architekturę x86. MMX (MultiMedia extensions lub Matrix Math extensions) to zestaw 57 instrukcji SIMD dla procesorów Pentium i zgodnych. Rozkazy MMX mogą realizować działania logiczne i arytmetyczne na liczbach całkowitych. Pierwotnie wprowadzone w 1997 przez Intela dla procesorów Pentium MMX, aktualnie dostępne również na procesory innych producentów - wraz z rozwojem procesorów i dodawaniem nowych rozszerzeń (np. SSE) zbiór rozkazów MMX powiększał się. Programy wykorzystujące rozkazy MMX były o wiele szybsze od analogicznych programów wykorzystujących zwykłe rozkazy procesora. MMX jest przeznaczony do szczególnych zastosowań, gdzie przetwarzane są duże ilości danych przez jeden określony algorytm (obróbka dźwięku i obrazu). Przykłady zastosowań: wyświetlanie grafiki trójwymiarowej: przekształcenia geometryczne, cieniowanie, teksturowanie dekodowanie obrazów JPEG i PNG dekodowanie i kodowanie filmów MPEG (m.in. wyznaczanie transformat DCT i IDCT); filtrowanie sygnałów: obrazów statycznych, filmów, dźwięku;
wyświetlanie grafiki dwuwymiarowej (blue box, maskowanie, przezroczystość); wyznaczanie transformat: Haara, FFT. 3DNow! - rozszerzenie architektury procesorów x86 stworzone przez firmę AMD, znacznie zwiększające wydajność obliczeń zmiennoprzecinkowych, potrzebne do odtwarzania grafiki trójwymiarowej i multimediów. Był to pierwszy przypadek wprowadzenia takich istotnych zmian przez firmę inną niż Intel. Technologia 3DNow! uzupełnia i rozszerza możliwości akceleratorów graficznych, przyspieszając obliczenia zmiennoprzecinkowe występujące w początkowych etapach przetwarzania grafiki. Technologia ta pozwala uzyskać do 4 wyników zmiennoprzecinkowych w ciągu jednego cyklu pracy procesora. Technologia 3DNow! zawiera zestaw 21 nowych instrukcji zmiennoprzecinkowych typu SIMD. Z czasem AMD dodało następne nowe instrukcje. Enhanced 3DNow! (w procesorach Athlon i K6-2+/III+) dodano zestaw 24 instrukcji, z czego 19 należy do części rozszerzania SSE (a więc procesor jest częściowo zgodny z SSE). 3DNow! Professional, (w procesorach Athlon XP) zawiera w sobie rozszerzenie Enhanced 3DNow! oraz wprowadza 51 nowych instrukcji z technologii SSE (pełna zgodność z intelowskim SSE. SSE (ang. Streaming SIMD Extensions) jest to zestaw instrukcji wprowadzonych w procesorach Pentium III firmy Intel. Rozkazy te wykonują działania na 4- elementowym wektorze liczb zmiennoprzecinkowych pojedynczej precyzji zgodnych ze standardem IEEE-754. Możliwe jest również wykonywanie działania tylko na jednym, pierwszym elemencie wektora. Zdefiniowane działania: dodawanie, odejmowanie, mnożenie, dzielenie liczenie pierwiastka aproksymacja odwrotności (1/x) aproksymacja pierwiastka kwadratowego Wprowadzono specjalizowane rozkazy do przesyłania danych pomiędzy rejestrami SSE, MMX, oraz pamięcią. Rejestry SSE mają rozmiar 128 bitów (16 bajtów) i w odróżnieniu od MMX-owych, mapowanych na stos koprocesora, stanowi zupełnie autonomiczną jednostkę, obejmującą osiem 128-bitowych rejestrów nazwanych w asemblerze xmm0,..., xmm7. Wersje 64-bitowe procesorów (AMD64, EM64T) wprowadzają 8 dodatkowych rejestrów xmm8,..., xmm15. Ponieważ rozkazy SSE operują na liczbach zmiennoprzecinkowych istnieje dodatkowy rejestr kontrolny, analogiczny do występującego w FPU, w którym określa się: sposób zaokrąglania wyników (ang. round control) - zaokrąglanie w stronę zera, nieskończoności, ucinanie, reakcję na błędy - zgłaszanie wyjątku lub zwrócenie wartość NaN.
SSE2 - zestaw instrukcji SSE poszerzony o 144 nowe rozkazy umożliwiające operacje na 128-bitowych rejestrach (XMM0..15) zawierających liczby zmiennoprzecinkowe o pojedynczej (32 bit) i podwójnej (64 bit) precyzji oraz 128- bitowych operandach stałopozycyjnych. Wprowadzono w procesorach rodziny Pentium 4 oraz Athlon 64. SSE3 (oznaczany również przez firmę Intel jako Prescott New Instructions lub PNI) to kolejny zestaw instrukcji SIMD wykorzystywany w architekturze IA-32. SSE3 wprowadza 13 nowych poleceń: fisttp - do konwersji liczb zmiennoprzecinkowych do całkowitoliczbowych addsubps, addsubpd, movsldup, movshdup, movddup - do arytmetyki zespolonej lddqu - do kodowania wideo haddps, hsubps, haddpd, hsubpd - do grafiki (SIMD FP/AOS) monitor, mwait - do synchronizacji wątków Wprowadzone w procesorze Pentium 4 Prescott oraz Athlon 64 od wersji E. SSSE3 - Supplemental Streaming SIMD Extension 3 to zestaw instrukcji SSE czwartej generacji. SSSE3 jest znane również jako SSE4, Tejas New Instructions (TNI) lub Merom New Instructions (MNI). W procesorach Xeon 5100 Series, Intel Core 2. Zegar systemowy (CLK) Układ elektroniczny generujący falę prostokątną o ściśle określonej, stałej częstotliwości. Kolejne takty zegara wyznaczają kolejne fazy realizacji programu prze mikroprocesor. Takty zegara Takt 1 2 3 4 Opera cja pobranie rozkazu pobranie argumentów wykonanie rozkazu................ Pamięć operacyjna Pamięć operacyjna to pamięć, w której przechowywany jest kod programu oraz jego dane. RAM to pamięć o dostępie swobodnym, pozwalająca na wielokrotny zapis i odczyt danych. Przechowuje zapisane w niej dane tylko podczas zasilania, po wyłączeniu traci całą zawartość, po ponownym włączeniu zawiera przypadkowe wartości. Ze względu na wykonanie pamięci RAM dzielimy na: DRAM - pamięci dynamiczne, najtańszy rodzaj pamięci o największej gęstości upakowania informacji. Komórki pamięci to (w dużym uproszczeniu) kondensatory przechowujące ładunki elektryczne symbolizujące zapisane w nich dane, z upływem czasu tracą one ładunek na skutek niedoskonałości izolacji, wymagają więc okresowego odświeżania (odbudowy ładunków). Proces ten spowalnia nieco pracę całej pamięci oraz wymaga dodatkowych układów elektronicznych.
SRAM - najszybszy z powszechnie stosowanych rodzajów pamięci. Poszczególne komórki to przerzutniki. Z powodu dużego skomplikowania budowy pojedynczej komórki nie można osiągnąć dużego upakowania stąd wysoka cena pamięci i ograniczone jej zastosowania głównie jako tzw. pamięci podręcznej (CACHE). FPM DRAM (ang. Fast Page Mode DRAM), najpopularniejszy w czasach procesorów 486 i wczesnych wersji procesorów Pentium rodzaj pamięci, zdolny do pracy przy częstotliwościach magistrali do 66 MHz EDO RAM (ang. Extended Data Output RAM ) - odmiana pamięci RAM, stosowana w płytach głównych działających z szybkościami 66-200 MHz. SDRAM (ang. Synchronous Dynamic Random Access Memory) rodzaj pamięci o dostępie swobodnym wykorzystywana m.in. w komputerach jako pamięć operacyjna. Początkowo pod nazwą SDRAM kryły się układy obecnie nazywane SDR SDRAM. Przedrostek SDR pojawił się po wprowadzeniu pamięci DDR SDRAM. Typowe Parametry: 66 MHz = przepustowność 533 MB/s, czas dostępu 15-12ns 100 MHz = przepustowność 800 MB/s, czas dostępu 10-8ns 133 MHz = przepustowność 1067 MB/s, czas dostępu 7.5ns DDR SDRAM (ang. Double Data Rate Synchronous Dynamic RAM) rodzaj pamięci typu RAM stosowana w komputerach jako pamięć operacyjna oraz jako pamięć kart graficznych. Jest ona modyfikacją pamięci SDRAM. W pamięci typu DDR SDRAM dane przesyłane są w czasie trwania zarówno rosnącego jak i opadającego zbocza zegara, przez co uzyskana została dwa razy większa przepustowość niż w przypadku konwencjonalnej SDRAM typu PC-100 i PC-133. Układy zasilane są napięciem 2,5 V a nie 3,3 V co powoduje znaczące ograniczenie poboru mocy Typy pamięci DDR PC-200 (PC-1600) 64 bity * 2 * 100 MHz = 1600 MB/s PC-266 (PC-2100) 64 bity * 2 * 133 MHz = 2133 MB/s PC-333 (PC-2700) 64 bity * 2 * 166 MHz = 2700 MB/s PC-400 (PC-3200) 64 bity * 2 * 200 MHz = 3200 MB/s DDR2 SDRAM (ang. Double Data Rate 2 Synchronous Dynamic RAM) rodzaj pamięci RAM typu SDRAM, stosowany w komputerach jako pamięć operacyjna. Pamięć DDR2 charakteryzuje się wyższą efektywną częstotliwością taktowania (533, 667, 800, 1066 MHz) oraz niższym poborem prądu. Moduły pamięci DDR2 nie są kompatybilne z modułami DDR. Moduły zasilane są napięciem 1,8V zamiast 2,5V. Układy terminujące zostały przeniesione z płyty głównej do wnętrza pamięci (ang. ODT, On Die Termination). Zapobiega to powstaniu błędów wskutek transmisji odbitych sygnałów. DDR2 przesyła 4 bity w ciągu jednego taktu zegara (DDR tylko 2).
Podwojona prędkość układu wejścia/wyjścia (I/O) pozwala na obniżenie prędkości całego modułu bez zmniejszania jego przepustowości. Liczba styków została zwiększona ze 184 do 240. Wycięcia w płytce pamięci umieszczone są w różnych miejscach, w celu zapobiegnięcia podłączenia niewłaściwych kości. Obecnie DDR2 obsługiwane są zarówno przez procesory firmy Intel jak i AMD. Typy pamięci DDR2: PC2-3200 to: 64 bity * 2 * 200MHz = 3200MB/s PC2-4200 to: 64 bity * 2 * 266MHz = 4200MB/s PC2-5200 to: 64 bity * 2 * 333MHz = 5200MB/s PC2-6400 to: 64 bity * 2 * 400MHz = 6400MB/s PC2-8000 to: 64 bity * 2 * 500MHz = 8000MB/s ROM Pamięci nieulotne to pamięci tylko do odczytu oraz nie wymagające zasilania do przechowywania informacji. Pamięć ta zawiera: POST zestaw procedur zapewniających prawidłowy start systemu po włączeniu zasilania. Sprawdzają one obecność standardowych składników systemu oraz testują poprawne działanie wszystkich znalezionych komponentów tj. mikroprocesora, pamięci RAM, napędów FDD, i HDD, karty graficznej itp. Ostatnia z wykonywanych procedur próbuje odnaleźć system operacyjny i ewentualnie uruchomić go. BIOS zestaw procedur do obsługi sprzętu np. odczyt i zapis pojedynczego sektora na dyskietce lub dysku twardym, wyświetlenie jednego znaku na monitorze, pobranie jednego znaku z klawiatury itd. Ponieważ procedury te są napisane dla tzw. rzeczywistego (16b) trybu pracy procesora, a w tym trybie pracuje system MS-DOS, tylko ten system w pełni może korzystać z procedur BIOS. Systemy takie jak: Windows 9x, Windows NT, wszystkie odmiany Linux, BSD jako systemy 32 bitowe czyli pracujące w trybie chronionym procesora nie mogą korzystać z BIOS i dlatego potrzebują kompletu własnych sterowników (procedur) do obsługi sprzętu. SETUP program do konfiguracji komputera: ustawienie czasu i daty, ilości i typów dysków twardych oraz wiele parametrów technicznych dotyczących pracy: procesora, pamięci RAM, pamięci podręcznej, magistral itd. Może być wykonana w wielu różnych wersjach różniących się jedynie sposobem zapisu informacji oraz możliwością (lub jej brakiem) modyfikacji. ROM (ang. Read Only Memory) to pamięć nieulotna programowana tylko jeden raz w procesie produkcji układu scalonego. W połączeniach między elementami składowymi zawarta jest informacja, którą można później wielokrotnie odczytywać. PROM to pamięć nieulotna programowana tylko jeden raz w procesie produkcji lub przez użytkownika metodą przepalania ścieżek wewnątrz układu scalonego.
EPROM to pamięć nieulotna z możliwością wielokrotnego programowania przy użyciu specjalnego programatora. Skasowania takiej pamięci jest możliwe przez naświetlenie światłem ultrafioletowym struktury półprzewodnikowej (przez okienko ze szkła kwarcowego wykonane w obudowie układu). EEPROM (lub Flash ROM) to pamięć nieulotna z możliwością wielokrotnego programowania i kasowania poprzez podanie na odpowiednie wyprowadzenia układu sygnałów elektrycznych, którymi można sterować w sposób całkowicie programowy. Pamięć podręczna (Cache) Pamięć podręczną (CACHE Memory) stosuje się gdy w systemie komputerowym należy połączyć elementy znacznie różniące się szybkością transmisji danych. Przy wymianie danych szybsze z urządzeń musi być sztucznie spowalniane, aby urządzenie wolniejsze mogło nadążyć. Aby wyeliminować to zjawisko umieszcza się niewielką ilość szybkiej pamięci między współpracującymi elementami systemu, która pośredniczy we wszystkich operacjach transmisji danych. Kontroler CACHE RAM L2 CACHE Magistrale systemowe a) Pamięć podręczna poziomu L2 (ang Second Level Cache) Ze względu na niską cenę oraz duże pojemności jako pamięci operacyjnej najczęściej używa się pamięci DRAM (pamięć dynamiczna). Są one jednak zbyt wolne w porównaniu ze współczesnymi im mikroprocesorami. Z tego powodu przy operacjach zapisu i odczytu danych muszą być wprowadzane cykle oczekiwania (ang. Wait States), w czasie trwania których procesor nic nie robi, a jedynie czeka na aż wolna pamięć operacyjna zrealizuje operację odczytu/zapisu. Powoduje to zwolnienie pracy całego systemu. Sposobem na wyeliminowanie tego stanu jest umieszczenie między procesorem a wolną pamięcią DRAM niewielkiej ilości szybkiej pamięci podręcznej CACHE wykonanej z układów SRAM (Pamięć statyczna). Gdy procesor zapisuje dane do pamięci są one bez jego wiedzy kierowane przez sterownik pamięci podręcznej (CACHE Controler) do pam. podręcznej. Ze względu na szybkość pamięci podr. operacja ta może być wykonana bez spowalniania pracy procesora. Gdy procesor zajmie się realizacją następnych rozkazów dane z pam. podr. są przepisywane do pam. operacyjnej. W przypadku gdy procesor za chwilę pobiera dane uprzednio zapisane do pamięci, znajdują się one w pam. podr., nie musi więc odwoływać się do wolnej pamięci operacyjnej. Dodatkowo sterownik pam. podr. stara się przewidzieć jakie dane będzie pobierał mikroprocesor w najbliższej chwili i przepisuje odpowiednie obszary pam. operacyjnej do podręcznej. Od skuteczności algorytmów "przewidujących" zależy wydajność systemu pamięci podręcznej, stąd są one pilnie strzeżonymi tajemnicami poszczególnych firm. Miarą skuteczności pamięci podręcznej jest współczynnik określany jako stosunek ilości odczytanych danych, które pobrane zostały z pamięci CACHE, do ilości wszystkich danych odczytanych z pamięci. W prawidłowo skonfigurowanych systemach sięga on 90% lub nawet nieco więcej.
b) Pamięć podręczna poziomu L1 (First Level CACHE) Od modelu 80486 wszystkie mikroprocesory z rodziny x86 posiadają wbudowaną w procesor pamięć podręczną tzw. L1 Cache (First Level Cache ). Pojemność jej wynosiła od 8 do 32kB. Magistrale danych służy do transmisji kodów rozkazów, danych do obróbki i wyników między mikroprocesorem a pamięcią operacyjną oraz urządzeniami wejście/wyjście. Może być 8, 16, 32, 64 bitowa. adresowa służy do adresowania pamięci oraz urządzeń wej./wyj. Pamięć można przedstawić jako zestaw komórek, w każdej z nich może być przechowywana liczba (kod rozkazu lub dana dla mikroprocesora). Gdy procesor chce odczytać zwartość pewnej komórki umieszcza jej adres (w pewnym uproszczeniu - numer) na magistrali adresowej, wówczas pamięć przekazuje zawartość odpowiedniej komórki na mag. danych. Podobnie przebiega operacja zapisu do pamięci, procesor umieszcza na magistrali adresowej adres, a na mag. danych daną do zapisu. sterująca służy do przekazywania sygnałów, które mają za zadania synchronizowanie pracy poszczególnych modułów oraz zapewnienie sprawnej i bezkonfliktowej pracy wszystkich elementów.
Budowa typowej płyty głównej Host Bus Dotyczy Celeron A, PII, PIII CPU L1 Cache L2 Cache DRAM AGP/PCI Chipset North Bridge AGP PCI PCI Bus IDE1, IDE2 South Bridge USB1, USB2 ISA ISA Bus LPT1 COM1, COM2 I/O FDD Gniazda rozszerzeń PC magistrala zastosowana w klomputerze PC/XT ISA (ang. Industry Standard Architecture) standard magistrali oraz łącza dla komputerów osobistych AT wprowadzony w roku 1984, jako rozszerzenie architektury IBM PC/XT do postaci szesnastobitowej. Podstawowe parametry złączy ISA szyna danych 16/8-bitowa szyna adresowa 24-bitowa brak sygnałów związanych z DMA teoretyczna szybkość 8 MB/s (efektywna od 1,6 MB/s do 1,8 MB/s ) zegar 8.33 MHz MCA (ang. Micro Channel Architecture) 32-bitowa magistrala skonstruowana przez IBM. Taktowana zegarem 10 MHz, nie kompatybilna z kartami typu ISA. EISA (ang. Extended Industry Standard Architecture) - magistrala rozszerzeń zaprojektowana specjalnie dla 32-bitowych komputerów 80386. Aby zapewnić jej kompatybilność z szyną ISA, taktowana jest zegarem 8,33 MHz. Dość duża prędkość transmisji danych (33 MB/s). Magistrala EISA obsługuje standard Plug&Play
VLB to uproszczona magistrala dla procesorów i486. Ponieważ w celu obniżenia ceny poprzez uproszczenie konstrukcji była ona realizowana poprzez bezpośrednie wyprowadzenie sygnałów mikroprocesora na złącze była ona niejako przypisana tylko do tego typu procesora i razem z nim wyszła z użycia. PCI PCI (ang. Peripheral Component Interconnect) - magistrala komunikacyjna służąca do przyłączania urządzeń do płyty głównej w komputerach klasy PC. Po raz pierwszy została publicznie zaprezentowana w czerwcu 1992 r. jako rozwiązanie umożliwiające szybszą komunikację pomiędzy procesorem i kartami niż stosowane dawniej ISA. Cechy złącza PCI uniwersalność i równouprawnienie gniazd Rozpoznawanie kart w poszczególnych gniazdach Niezależność od typu procesora Skalowalność (32/64b różne zegary) Pełne wsparcie dla PnP Możliwość zainstalowania kilku magistral w jednym systemie Możliwość komunikacji bez udziału CPU Dobra zgodność pomiędzy wersjami Wersje PCI Wersja PCI 2.0 PCI 2.1 PCI 2.2 PCI 3.0 Rok wprowadzenia 1993 1994 1999 2002 Szerokość szyny danych [b] 32 64 64 64 Częstotliwość zegara [MHz] 33 66 66 66 Przepustowość [MB/s] 133 533 533 533 Napięcie [V] 5,0 5,0 5,0/3,3 3,3 PCI-X (ang. Peripheral Component Interconnect Extended) - szybsza wersja standardu PCI. Magistrala ta jest wstecznie zgodna z PCI, istotne jest tylko dopasowanie napięciowe. Wersja PCI-X 1.0 PCI-X 2.0 PCI-X 3.0 Rok wprowadzenia 1999 2002 2003 Szerokość szyny danych [b] 64 64 64 Częstotliwość zegara [MHz] 133 533 1066 Przepustowość [MB/s] 1066 4264 8528 Napięcie [V] 3,3 3,3/1,5 3,3/1,5 AGP (ang. Accelerated Graphics Port lub Advanced Graphics Port) to rodzaj zmodyfikowanej magistrali PCI. Jest ona zoptymalizowana do szybkiego przesyłania dużych ilości danych pomiędzy pamięcią operacyjną a kartą graficzną. AGP 1x AGP 2x AGP 4x AGP 8x Szerokość szyny danych [b] 32 32 32 32 Częstotliwość zegara [MHz] 66 66 x 2 66 x 4 66 x 8
Przepustowość [MB/s] 266 533 1056 2112 Napięcie [V] 3,3 3,3 1,5 1,5 PCI-E, PCI-Express, jest szeregową magistralą służącą do podłączania urządzeń do płyty głównej. Ma docelowo zastąpić magistrale PCI i AGP. PCI-Express stanowi magistralę lokalną typu szeregowego typu punkt-punkt (Point-to-Point). Taka konstrukcja eliminuje konieczność dzielenia pasma pomiędzy kilka urządzeń. Sygnał przekazywany jest za pomocą dwóch linii. Częstotliwość taktowania wynosi 2.5GHz. Protokół transmisji wprowadza dwa dodatkowe bity, do każdych ośmiu bitów danych. Zatem przepustowość jednej linii wynosi 250MB/s. W związku z tym, że urządzenia mogą pracować w trybie full-duplex to przepustowość może sięgać 500MB/s. Możliwe jest kilka wariantów tej magistrali - z 1, 2, 4, 8, 12, 16, 24 lub 32 liniami. Wraz ze wzrostem liczby linii transmisyjnych wydłużeniu ulega gniazdo poprzez dodanie do części wspólnej kolejnych linii. Umożliwia to włożenie wolniejszej karty do szybszego gniazda. Specyfikacja określa też inne rozmiarowo warianty kart: miniexpress cards - następca PCMCIA AdvancedTCA - następca CompactPCI. Przepustowości różnych wersji magistrali PCI Express Wariant PCIe Liczba pinów Przepustowość [MB/s] x1 18 250 x2 500 x4 32 1000 x8 49 2000 x16 4000 x32 82 8000