Instrukcja do ćwiczenia laboratoryjnego. Badanie przerzutników

Podobne dokumenty
Instrukcja do ćwiczenia laboratoryjnego. Badanie liczników

Instrukcja do ćwiczenia laboratoryjnego

Laboratorium z PODSTAW AUTOMATYKI, cz.1 EAP, Lab nr 3

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Układy czasowe

Technika Cyfrowa. Badanie pamięci

Badanie funktorów logicznych TTL - ćwiczenie 1

Podstawy Elektroniki dla Elektrotechniki

zestaw laboratoryjny (generator przebiegu prostokątnego + zasilacz + częstościomierz), oscyloskop 2-kanałowy z pamięcią, komputer z drukarką,

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Politechnika Wrocławska Wydział Elektroniki, Katedra K-4. Klucze analogowe. Wrocław 2017

Obsługa wyjść PWM w mikrokontrolerach Atmega16-32

Układy sekwencyjne asynchroniczne Zadania projektowe

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

Statyczne badanie przerzutników - ćwiczenie 3

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Podstawowe układy cyfrowe

Elektronika. Wzmacniacz operacyjny

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

PRZEŁĄCZANIE DIOD I TRANZYSTORÓW

LABORATORIUM PODSTAW ELEKTRONIKI PROSTOWNIKI

Ćw. 8 Bramki logiczne

Badanie właściwości multipleksera analogowego

ZASTOSOWANIE WZMACNIACZY OPERACYJNYCH DO LINIOWEGO PRZEKSZTAŁCANIA SYGNAŁÓW. Politechnika Wrocławska

Zauważmy, że wartość częstotliwości przebiegu CH2 nie jest całkowitą wielokrotnością przebiegu CH1. Na oscyloskopie:

LABORATORIUM PODSTAW ELEKTRONIKI. Komputerowa symulacja układów różniczkujących

Układy sekwencyjne. 1. Czas trwania: 6h

LABORATORIUM ELEKTRONIKA I ENERGOELEKTRONIKA BADANIE UKŁADÓW CZASOWYCH

LABORATORIUM TECHNIKI IMPULSOWEJ I CYFROWEJ (studia zaoczne) Układy uzależnień czasowych 74121, 74123

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

Komputerowa symulacja bramek w technice TTL i CMOS

TRANZYSTORY BIPOLARNE

dwójkę liczącą Licznikiem Podział liczników:

U 2 B 1 C 1 =10nF. C 2 =10nF

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0

Podstawy Elektroniki dla Elektrotechniki. Układy cyfrowe - bramki logiczne i przerzutniki

Komputerowa symulacja generatorów cyfrowych

BADANIE ELEMENTÓW RLC

Cyfrowe układy scalone c.d. funkcje

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

Przetworniki analogowo-cyfrowe.

Parametry czasowe analogowego sygnału elektrycznego. Czas trwania ujemnej części sygnału (t u. Pole dodatnie S 1. Pole ujemne S 2.

PODSTAWY PROGRAMOWANIA STEROWNIKÓW PLC

Komputerowa symulacja bramek w technice TTL i CMOS

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

LABORATORIUM PODSTAW OPTOELEKTRONIKI WYZNACZANIE CHARAKTERYSTYK STATYCZNYCH I DYNAMICZNYCH TRANSOPTORA PC817

PRZERZUTNIKI CYFROWE BISTABILNE I MONOSTABILNE

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie liniowych układów ze wzmacniaczem operacyjnym (2h)

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

imei 1. Cel ćwiczenia 2. Zagadnienia do przygotowania 3. Program ćwiczenia

POLITECHNIKA WROCŁAWSKA, WYDZIAŁ PPT I-21 LABORATORIUM Z PODSTAW ELEKTROTECHNIKI I ELEKTRONIKI 2 Ćwiczenie nr 8. Generatory przebiegów elektrycznych

Synteza częstotliwości z pętlą PLL

Układy sekwencyjne. 1. Czas trwania: 6h

Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Dzień tygodnia:

POMIARY CZĘSTOTLIWOŚCI I PRZESUNIĘCIA FAZOWEGO SYGNAŁÓW OKRESOWYCH

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie wzmacniacza różnicowego i określenie parametrów wzmacniacza operacyjnego

Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki. Klucze analogowe. Wrocław 2010

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

ĆWICZENIE NR 1 TEMAT: Wyznaczanie parametrów i charakterystyk wzmacniacza z tranzystorem unipolarnym

Państwowa Wyższa Szkoła Zawodowa

Podstawy Elektroniki dla Elektrotechniki. Układy przełączające

PAlab_4 Wyznaczanie charakterystyk częstotliwościowych

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Elektronika. Wzmacniacz tranzystorowy

INSTRUKCJA UŻYTKOWANIA OSCYLOSKOPU TYPU HP 54603

Generatory kwarcowe Generator kwarcowy Colpittsa-Pierce a z tranzystorem bipolarnym

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

Projektowanie i badanie liczników synchronicznych i asynchronicznych

UKŁADY CYFROWE. Układ kombinacyjny

Wydział Elektryczny, Katedra Maszyn, Napędów i Pomiarów Elektrycznych Laboratorium Przetwarzania i Analizy Sygnałów Elektrycznych

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1

Oscyloskop. Dzielnik napięcia. Linia długa

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

LICZNIKI. Liczniki asynchroniczne.

LABORATORIUM ELEKTRONIKA. I. Scalony, trzykońcówkowy stabilizator napięcia II. Odprowadzanie ciepła z elementów półprzewodnikowych

Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki Katedra Elektroniki

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu

Podstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS

Podstawy Techniki Cyfrowej Liczniki scalone

POMIARY CZĘSTOTLIWOŚCI I PRZESUNIĘCIA FAZOWEGO SYGNAŁÓW OKRESOWYCH. Cel ćwiczenia. Program ćwiczenia

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7

Światłowodowy kanał transmisyjny w paśmie podstawowym

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Wydział Mechaniczno-Energetyczny Laboratorium Elektroniki. Badanie zasilaczy ze stabilizacją napięcia

DIODY PÓŁPRZEWODNIKOWE

Transkrypt:

Insrukcja do ćwiczenia laboraoryjnego Badanie przerzuników Opracował: mgr inż. Andrzej Biedka Wymagania, znajomość zagadnień: 1. 2. Właściwości, ablice sanów, paramery sayczne przerzuników RS, D, T, JK. Przekszałcanie przerzuników. Lieraura: 1. 2. 3. 4. 5. Pieńkos J., Turczyński J. - Układy scalone TTL w sysemach cyfrowych, WKiŁ, Warszawa 1986. Kalisz J. - Podsawy elekroniki cyfrowej, WKiŁ, Warszawa 2009. Horowiz P., Hill W. - Szuka elekroniki cz.ii, WKiŁ, Warszawa 1996. Maeriały z wykładu. Kary kaalogowe producenów układów scalonych badanych w ćwiczeniu. 1

1 Przerzuniki asynchroniczne 1.1. Badanie przerzunika asynchronicznego RS. Korzysając z kary kaalogowej badanego elemenu połączyć na plaformie ELVIS II układ pomiarowy według schemau z rysunku 1. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. DIO n DIO m Rys. 1. Schema ideowy układu badania przerzunika RS. Wejścia przerzunika DIO n, DIO m będą serowane sygnałami wywarzanymi przy pomocy narzędzia programowego Digial Wrier plaformy ELVIS II. Okno panelu serującego przedsawione jes na rysunku 2. Suwaki w polu Manual Paern odpowiadają za san logiczny linii DIO x, kórych wyjścia są dosępne w gniazdach prawej górnej liswy sygnałowej plaformy. Dodakowo wysoki san logiczny linii sygnalizowany jes jasnozielonym kolorem odpowiedniego punku pola Line Saes. a) b) Rys. 2. a) - Widok okna narzędzia programowego Digial Wrier plaformy ELVIS II. b) widok prawej, górnej liswy sygnałowej z gniazdami DIO n 2

Sany logiczne wyjść obserwowane są przy pomocy wskaźników LED, kórych wejścia są dosępne w gniazdach 35 42 prawej, dolnej liswy sygnałowej plaformy. Rys. 3. Widok prawej, dolnej liswy sygnałowej plaformy z gniazdami wejściowymi wskaźników LED. W połączonym układzie należy podawać sygnały wejściowe i rejesrować sany wyjść przerzunika. Przerzunik asynchroniczny RS zbudowany z bramek NAND wyzwalany jes niskim poziomem sygnału wejściowego. UWAGA! Zmiana sanów sygnałów wejściowych R i S nie może nasępować w ym samym punkcie czasowym. Badanie należy zilusrować przebiegami czasowymi według wzorca z rysunku 4. R S Rys. 4. Przykładowe przebiegi czasowe przerzunika RS. Powyższy rysunek należy uzupełnić o różne kombinacje sygnałów wejściowych. 2. Badanie przerzuników synchronicznych. 2.1. Badanie przerzunika D. Korzysając z kary kaalogowej badanego elemenu zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych przerzunika D. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne:!pre i!clr dla układu SN7474 rodziny TTL, akywne poziomem Low SET i RESET dla układu CD4013 rodziny CMOS, akywne poziomem High 3

W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnały wejściowe D i. Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów przerzunika D. 2.2. Badanie dwójki liczącej wykonanej z przerzunika D. Zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych dwójki liczącej wykonanej z przerzunika D. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne jak w punkcie 2.1. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnał wejściowy. 2.2. Badanie przerzunika JK. Korzysając z kary kaalogowej badanego elemenu zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych przerzunika JK. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne:!pre i!clr dla układu SN7472 rodziny TTL, akywne poziomem Low SET i RESET dla układu CD4013 rodziny CMOS, akywne poziomem High W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnały wejściowe J, K i. Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów przerzunika JK. 2.3. Przekszałcanie przerzunika JK w dwójkę liczącą. Połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych dwójki liczącej wykonanej z przerzunika JK, według schemau z rysunku 5. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne jak w punkcie 2.2. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnał wejściowy. Hi DIO n J Hi K! Rys. 5. Schema ideowy układu badania dwójki liczącej wykonanej z przerzunika JK. 2.4. Przekszałcanie przerzunika JK w przerzunik T. Połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych dwójki liczącej wykonanej z przerzunika JK, według schemau z rysunku 6. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne jak w punkcie 2.2. 4

W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnał wejściowy T i. DIO n (T) J DIO m K! Rys. 6. Schema ideowy układu badania przerzunika T wykonanego z przerzunika JK. 2.5. Przekszałcanie przerzunika JK w przerzunik D. Połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych dwójki liczącej wykonanej z przerzunika JK, według schemau z rysunku 7. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W projekowanym układzie pominąć wejścia asynchroniczne jak w punkcie 2.2. Hi DIO n (D) J DIO m K! Rys. 7. Schema ideowy układu badania przerzunika D wykonanego z przerzunika JK. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych i! w odpowiedzi na sygnał wejściowy D i. 3. Paramery dynamiczne. 3.1 Pomiar czasu propagacji oraz czasu narasania i opadania impulsu wyjściowego przerzunika D. Połączyć układ pomiaru czasu propagacji przerzunika według schemau z rysunku 8. Oscyloskop DUT Ch1 SYNC (Gn. L34) D Ch2! Rys. 8. Schema ideowy układu pomiarowego paramerów dynamicznych przerzunika. 5

W układzie pomiarowym przeprowadzić pomiary dla przerzunika D w układzie dwójki liczącej: - zmierzyć czasy propagacji dla zbocza narasającego i opadającego na wyjściu badanego przerzunika. zmierzyć czasy narasania i opadania zbocza impulsu wyjściowego Źródłem sygnału serującego badaną bramkę jes przebieg prosokąny dosępny w gnieździe SYNC plaformy ELVIS II, kórego częsoliwość jes równa nasawionej w panelu narzędzia Funcion Generaor, przy wybranym sinusoidalnym kszałcie przebiegu, naomias ampliuda jes zgodna ze sandardem rodziny TTL. Rys. 9. Widok okna narzędzia programowego Funcion Generaor plaformy ELVIS II. Zarejesrować z ekranu oscyloskopu kszał uzyskanych przebiegów z zaznaczeniem kryeriów pomiaru badanych paramerów. 4. Wnioski. Opracować uzyskane wyniki. Sprawozdanie powinno zawierać rysowane ręcznie schemay układów pomiarowych, zarejesrowane przebiegi czasowe, oscylogramy, ocenę poprawności pracy badanych układów oraz porównanie uzyskanych wyników danymi kaalogowymi. 6