Układy nieliniowe tranzystor bipolarny (n p n, p n p)

Transkrypt

1 Układy nieliniowe tranzystor bipolarny (n p n, p n p) Złącze emiterowe: polaryzacja przewodzenia IB B E Złącze kolektorowe: polaryzacja zaporowa C IE IC IE IB1 IB2 rekombinacja Silne domieszkowanie emitera: IE duży w stosunku do IB IB Nośniki wstrzykiwane z emitera do bazy mogą dyfundować do kolektora bez ich znacznego ubytku spowodowanego rekombinacją. w.11, p.1 IB=IB1+ IB2 mały Sterownie IC: I C =β I B

2 Tranzystor bipolarny. Punkt pracy, rozkład prądów i napięć (KCL) (KVL) Prąd emitera i kolektora: P kt pracy (Q point) I C I E Napięcia baza emiter (dla krzemu): U BE= V Mając ustalony p kt pracy tranzystora, możemy zbudować wzmacniacz sygnałów zmiennych. w.11, p.2

3 Wzmacniacz o wspólnym emiterze I1 C1 RC R1 u1(t) UB0 I2 w.11, p.3 C2 T UC0 IB0 R2 VCC IC0 RE IE0 UE0 CE u2(t)

4 Tranzystor bipolarny projektowanie poradnikowe dla OE RC VCC- UC0 KU= RC/ r VCC UC0 RE w.11, p.4 Wartość opornika RC obliczamy w oparciu o żądaną wartość wzmocnienia układu UT UE0 Lub np. żądając maksymalnych możliwych zmian dla napięcia wyjściowego (patrz tabela na dalszych slajdach)

5 Tranzystor bipolarny projektowanie poradnikowe dla OE krok Określenie napięć i prądów I UE0 =2V VCC =12V II IE0=1 ma III IB0= IE0/ =0.005mA IV Określenie elementów VCC=12V, UE0 =2V, założenie RE=UE0/IE0 = 2k I1 I2 =20 IB0=0.1mA VI IC0=IE0-IB0 IE0=1 ma napięcie UBE0=0.7 V założenie R2=UB0 /I2 =27 k UC0=VCC-IC0RC IE0>>IB0 RC=(VCC-UC0)/IC0=4.5k RC=Kur / w.11, p.5 I2 =20 IB0, założenie R1=(VCC-UB0) /I1 = 93k UC0=(VCC+UT+UE0)/2=7.5V VII IE0= 1mA, założenie β=200, wartość przykładowa UB0=UE0+ 0.7V=2.7 V V Uwagi Maksymalny zakres zmian napięcia wyjściowego u2(t) UT=1V, założenie Opór RC określony przez żądane wzmocnienie napięciowe układu KU

6 Rezystancja dynamiczna re Występuje w emiterze i określona jest jako: du BE du BE U T V 25 mv 1 re = = = = = =25 Ω di E di C di C IC IC 1 ma du BE U BE (Pominięto elementy ustalające punkt pracy tr.) Rg ug u1 I C =I s e UT IC C B E u2 re zależy głównie od prądu kolektora, IC. w.11, p.6

7 Wzmocnienie napięciowe wzmacniacza o OE Pamiętając, że dla sygnałów zmiennych rezystor RE jest zwarty do masy (nieobecny) poprzez kondensator CE, możemy napisać: u1 =r e i E u2 =RC i C u2 RC k= u1 r e (Pominięto elementy ustalające punkt pracy tr.) RC Rg ug w.11, p.7 (i E i C ) B u1 IC C E u2

8 Wzmocnienie k, przykład. RC 1.2 k Ω 1.2 k Ω k = = =260 re 25 mv 4.6 Ω 5.43 ma Jeśli by nie było kondensatora CE to k: u2 RC 1.2 k Ω k= = =1.75 u1 r e + R E 4.6 Ω+ 680 Ω w.11, p.8

9 Źródło prądu stałego przykład UE0=UB0 0.6 IC IE=UE0/RE a) VCC VCC b) A IC=(UB0-0.65)/RE R B R1 A IC=(UB0-0.65)/RE B DZ UB0 R 2 w.11, p.9 RE UE0 UB0 RE

10 Tranzystor polowy, unipolarny FET FET (ang. Field Effect Transistor) W tranzystorach polowych sterowanie przepływem prądu w kanale utworzonym pomiędzy elektrodami zwanymi źródłem (S) i drenem (D) odbywa się za pomocą zmian pola elektrycznego przyłożonego do elektrody nazywanej bramką (G). Prąd jest wynikiem ruchu jednego typu nośników, to jest nośników większościowych: dziur lub elektronów. Dwa główne typy tranzystorów polowych: Tranzystor złączowy JFET (junction FET); Tranzystor polowy z izolowaną bramką IGFET ( np.: MOSFET metal oxide semiconductor FET) w.11, p.10

11 Rodzaje FET w.11, p.11

12 Tranzystor JFET Tranzystor polowy złączowy zbudowany jest z półprzewodnika (w tym przykładzie typu n), w który wdyfundowano dwa obszary bramki (typu p). Pomiędzy źródłem i drenem prąd może płynąć tylko kanałem, którego szerokość ograniczona jest obszarami złącza z bramką, czyli strefami ładunku przestrzennego o wysokiej oporności. Rezystancję kanału można zmieniać przez zmianę jego szerokości, a więc przez zmianę napięcia UGS polaryzującego złącze p n w kierunku zaporowym. Odpowiednio duże napięcie UGS może spowodować połączenie warstw zaporowych i zamknięcie kanału. Rezystancja będzie wówczas bardzo duża ( MΩ). Tranzystor JFET stanowi rezystor sterowany napięciowo. w.11, p.12

13 Tranzystor JFET w.11, p.13

14 Tranzystor JFET model zastępczy w.11, p.14

15 Tranzystor MOSFET Metal Oxide Semiconductor FET w.11, p.15

16 Tranzystor MOSFET budowa, działanie Metal Oxide Semiconductor FET Polaryzacja drenu i bramki jest zerowa czyli UDS=0 i UGS=0. W takim przypadku struktura złożona z obszarów półprzewodnika typu n+ (dren i źródło) rozdzielonych półprzewodnikiem typu p (podłoże) zachowuje się tak jak dwie diody połączone ze sobą szeregowo przeciwstawnie (anodami do siebie) w.11, p.16

17 Tranzystor MOSFET działanie cd. Gdy bramka jest spolaryzowana napięciem UGS>0, dodatni ładunek spolaryzowanej bramki indukuje pod jej powierzchnią ładunek przestrzenny, który składa się z elektronów swobodnych o dużej koncentracji powierzchniowej (tzw. warstwa inwersyjna) i głębiej położonej warstwy ładunku przestrzennego jonów akceptorowych, z której wypchnięte zostały dziury. W takiej sytuacji zostaje utworzone połączenia elektryczne między drenem i źródłem w postaci kanału (warstwa inwersyjna). Przewodność tego połączenia zależy od koncentracji w.11, p.17 elektronów w indukowanym kanale, a więc od napięcia UGS.

18 Tranzystor MOSFET działanie cd. Jeżeli teraz zostanie podwyższony potencjał drenu UDS>0 to popłynie prąd drenu ID tym większy im większe będzie napięcie UDS. Zależność prądu drenu ID od napięcia drenu UDS nie jest jednak liniowa. Jest to spowodowane tym, że napięcie wzdłużne UDS zmienia stan polaryzacji bramki. Im bliżej drenu tym różnica potencjałów między bramką i podłożem jest mniejsza, a kanał płytszy. Ze wzrostem UDS całkowita rezystancja kanału rośnie i wzrost prądu jest więc mniejszy niż proporcjonalny. Przy UDS=UGS kanał w pobliżu drenu przestaje istnieć i prąd drenu ulegnie nasyceniu. Dalszy wzrost napięcia drenu UDS będzie powodował tylko nieznaczne zmiany prądu drenu ID. w.11, p.18

19 Tranzystor MOSFET charakterystyka w.11, p.19

20 Tranzystor FET rodzaje w.11, p.20

21 Elektronika cyfrowa w.11, p.21

22 Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów, którym przyporządkowywane są wartości liczbowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć: wysokiego (H high) niskiego (L low). Zauważmy, że: dwa znaki (H, L) wystarczają aby w układach cyfrowych i komputerach zapisywać dowolną informację liczby, słowa, instrukcje (do wykonania przez urządzenie eketroniczne) itp. np.: A LL; F HH; I HL; S LH w.11, p.22 i kodujemy pewną wiadomość: HHLLHLLH

23 Układy cyfrowe W istocie dwa znaki odpowiadają binarnemu (dwójkowemu) systemowi liczbowemu. Podobnie jak w systemie dziesiętnym zapisujemy liczby stosując dziesięć znaków i podstawą jest liczba 10 (na przykład 256 = ) tak w systemie binarnym wykorzystujemy tylko dwa znaki: H i L, wygodniej jest użyć 1 i 0, a podstawą jest liczba 2. Na przykład = Teraz kod z poprzednego slajdu wygląda tak: A 00; F 11; I 10; S 01 a sama wiadomość ma postać: Poziomom napięć H i L przyporządkowaliśmy wartości logiczne 1 (prawda) oraz 0 (fałsz). Można dokonać odwrotnego przyporządkowania. Przyporządkowanie H 1 oraz L 0 nazywa się logiką dodatnią. Przyporządkowanie H 0 oraz L 1 nazywa się logiką ujemną. w.11, p.23

24 Układy cyfrowe Pracę takich układów cyfrowych (układów logicznych) opisuje się za pomocą dwuwartościowej algebry Boole`a. Logika dodatnia (w standardzie TTL): V 5.0 V V 0.8 V Ze względu na obecność zakłóceń, wahania napięcia zasilającego sygnały w układach cyfrowych nie mają ściśle określonych wartości. Z tego powodu liczby przyporządkowuje się nie wartościom napięć, ale przedziałom napięć oddzielonych przerwami. W takiej sytuacji typowe zakłócenia nie stanowią poważnej przeszkody dla prawidłowej transmisji sygnałów cyfrowych. Jeżeli napięcie przyjmie wartość z zakresu przerwy to stan układu jest nieokreślony. w.11, p.24

25 Układy logiczne Algebra Boole'a: Zmienne przyjmują dwie wartości: 1 prawda (true), 0 fałsz (false) Podstawowe operacje na zmiennych A i B: Iloczyn logiczny: A*B A AND B Suma logiczba: A+B A OR B Negacja: ~A NOT A A w.11, p.25 B A*B A B A+B A ~A

26 Układy logiczne Podstawowe tożsamości algebry Boole a w.11, p.26

27 Układy cyfrowe definicje Układ cyfrowy o m wejściach i n wyjściach. W układach logicznych na każdym z wejść /wyjść może występować stan 0 lub 1 będący jednostką informacji zwaną bitem. Wektory x=(x1, x2,..., xm) i y=(y1, y2,...,yn) nazywamy słowami logicznymi. Słowo ośmiobitowe nazywamy bajtem. Każde słowo logiczne może być interpretowane jako pewna liczba zapisana w kodzie binarnym. Na przykład czterobitowe słowo (1101) w kodzie dziesiętnym jest liczbą: ?1 22 +? = 13 w.11, p.27

28 Układy cyfrowe klasyfikacja w.11, p.28

29 Układy cyfrowe kombinacyjne Bramki logiczne Bloki funkcjonalne komutatory (multipleksery, demultipleksery) konwertery kodów (kodery, dekodery, transkodery) bloki arytmetyczne (sumatory, komparatory,... ) w.11, p.29

30 Bramki logiczne (rodzaj, funkcja logiczna, symbol, tablica prawdy) w.11, p.30

31 Bramki logiczne wielowejściowe np.: wielowejściowa bramka AND Wartość logiczna 1 pojawia się na wyjściu jedynie wówczas, gdy stan logiczny wszystkich wejść wynosi 1. W innych przypadkach f = 0. Bramka taka bywa nazywana układem koincydencyjnym. w.11, p.31

32 Bramki logiczne Najbardziej uniwersalnymi bramkami są bramki NAND i NOR. Używając tyko bramek NAND lub tylko bramek NOR można zbudować układ realizujący dowolną funkcję logiczną. Przykłady realizacji podstawowych funkcji logicznych ( NOT, AND, OR ) przy użyciu bramek NAND : w.11, p.32

33 Bramki logiczne Przykłady realizacji podstawowych funkcji logicznych ( NOT, AND, OR ) przy użyciu bramek NOR: w.11, p.33

34 Bramki logiczne praktyczna realizacja OR AND Układ OR: podanie na wszystkie wejścia napięcia 0 V 0 polaryzuje diody w kierunku zaporowym. Na wyjściu mamy wtedy napięcie masy 0 V tzn. 0. Układ AND: podanie na jedno z wejść napięcia 0 V 0 polaryzuje diodę w kierunku przewodzenia. Na wyjściu mamy niewielkie napięcie równe spadkowi napięcia na diodzie 0.6 V tzn. 0. w.11, p.34

35 Bramki logiczne praktyczna realizacja NAND Układ TTL 7400 Zakres napięć na wejściach: L (0 0.8) V H (2 5.5) V Zakres napięć na wyjściu: L (0 0.4) V H ( ) V w.11, p.35

36 Stany H i L w technice TTL i CMOS w.11, p.36

37 Przykład układów TTL Schemat układów 7400 i 7404 Można ich następnie użyć do budowania bardziej złożonych funkcji logicznych w.11, p.37

38 Bramki logiczne czas propagacji Odpowiedź na wyjściu bramki następuje po pewnym, charakterystycznym dla danego układu czasie od momentu zmiany sygnałów wejściowych (czas propagacji sygnału przez bramkę). Średni czas propagacji: t phl +t plh t p= 2 Typowy czas przełączenia bramki UCY7400: t plh 15 ns t phl 22 ns w.11, p.38

39 Generator zbudowany na NAND ach T Wy1 1 T =3 Δ t 2 T =6 Δ t Wy2 Wy3 Wy1 Δt Δt Δt w.11, p.39

40 Klasy układów cyfrowych TTL (Transistor Transistor Logic) układy TTL, ECL (Emiter Coupled Logic) układy o sprzężeniu emiterowym, MOS (Metal Oxide Semiconductor) układy MOS, CMOS (Complementary MOS) układy komplementarne MOS, BiCMOS (Bipolar CMOS) układy,,mieszane, bipolarne CMOS, I2L (Integrated Injection Logic) układy iniekcyjne, CTD (Charge Transfer Device) układy o sprzężeniu ładunkowym, GaAs MESFET układy GaAs. w.11, p.40