ELEKTRONIKI. Tablica Opis wyprowadzeñ uk³adu TDA5630T/M. G³owice. Nr wyprowadzenia Nazwa Przeznaczenie

Transkrypt

1 Uk³ady scalone w obwodach PLL g³owic - TSA6611, TSA5512, TSA5514, TSA5515 Uk³ady mog¹ stêpowaæ w ró nych obudowach: TSA5511, TSA5512, TSA obudowa DIL18, TSA5511T, TSA5512T, TSA5514T - obudowa SO16, TSA5511AT, TSA5512AT, TSA5514AT - obudowa SO20, TSA5512M - obudowa SSOP20, TSA5515T - SO14. Na rysunku 2.8 przedstawiono schemat bloko uk³adów TSA5511, TSA5512, na rysunku 2.9 schemat bloko uk³adu TSA5514, natomiast na rysunku 2.10 przedstawiono schemat bloko uk³adu TSA5515T. Uk³ady te sterowane s¹ szyn¹ I 2 C. Ró nice pomiêdzy uk³adami polegaj¹ na sposobie konfiguracji portów, rozwi¹zaniu wejœcia adresowego AS i iloœci konfigurowalnych adresów oraz posiadaniu przetwornika analogowo-cyfrowego. W tablicy 2.14 szczególniono ró nice pomiêdzy tymi uk³adami, gdzie: oznacza port typu otwarty kolektor, Wy oznacza port jœcio, Tablica Opis prowadzeñ uk³adu TDA5630T/M Nr prowadzenia Nazwa Przeznaczenie 1 C IN1 Wejœcie 1 pasma C 2 C IN2 Wejœcie 2 pasma C 3 RF GND Masa dla sygna³ów RF 4 B IN1 Wejœcie 1 pasma B 5 B IN2 Wejœcie 2 pasma B 6 A IN Wejœcie pasma A 7 Vp Napiêcie zasilania 8 LO OUT1 Wyjœcie 1 wzmacniacza oscylatorów lokalnych 9 LO OUT2 Wyjœcie 2 wzmacniacza oscylatorów lokalnych 10 BS Elektroniczny prze³¹cznik pasm 11 IF OUT1 Wyjœcie 1 wzmacniacza p.cz. 12 IF OUT2 Wyjœcie 2 wzmacniacza p.cz. 13 GND Masa (0V) 14 B OSC OC Kolektor j. oscylatora pasma B 15 C OSC OC1 Kolektor j. 1 oscylatora pasma C 16 B OSC IB Baza wejœcia oscylatora pasma B 17 C OSC OC2 Kolektor j. 2 oscylatora pasma C 18 A OSC OC Kolektor j. oscylatora pasma A 19 C OSC IB Baza wejœcia oscylatora pasma C 20 A OSC IB Baza wejœcia oscylatora pasma A

2 obwody rezonansowe oscylatorów lokalnych napiêcie prze³¹czaj¹ce ANTENA VHF/UHF prze³¹czanie pasm TDA5332T pasmo A (VHF) 20 filtr wzmacniacz filtr pasmo A oscylator pasmo B oscylator WYJŒCIE P.CZ.(IF) prze³¹cznik pasm wzmacniacz p.cz. pasmo A mieszacz stopieñ wejœcio pasmo B mieszacz filtr wzmacniacz filtr 17 stopieñ wejœcio 16 stabilizator Vp pasmo B (UHF) DC ARW (AGC) filtr p.cz. 11 Vt Rys.2.7. Schemat bloko g³owicy z uk³adem TDA5332T.

3 We oznacza port wejœcio, We- oznacza port z mo liwoœci¹ konfiguracji jako wejœcio lub jœcio. Na rysunku przedstawiono schemat aplikacyjny uk³adu TSA5511. Schematy aplikacyjne pozosta³ych uk³adów s¹ podobne. Ró nice nikaj¹ jedynie z ró nic w konfiguracji portów. W tablicy 2.15 podano format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adów TSA5511, TSA5512. W tablicy 2.16 podano format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adu TSA5514, a w tablicy 2.17 format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adu TSA5515. Zale noœæ pomiêdzy bitami adresomi MA0, MA1 uk³adów: TSA5511, TSA5512, TSA5514, TSA5515 a napiêciem portu P3 dla uk³adów TSA5511, TSA5512 lub wejœciem AS dla uk³adów TSA5514, TSA5515 podano w tablicy Uk³ady TSA5511, TSA5512 maj¹ jeden adres sta³y (MA1, MA0 =01) i trzy adresy programowalne, natomiast uk³ady TSA5514, TSA5515 maj¹ cztery adresy programowalne. Bity N0 N14 to bity programowalnego dzielnika. Krok syntezy uk³adów: TSA5511, TSA5512, TSA5514, TSA5515 jest równy 62.5kHz. Tablica Opis prowadzeñ uk³adu TDA5332T Nr prowadzenia Nazwa Przeznaczenie 1 A OSC Wejœcie oscylatora pasma A 2 GND Masa (0V) 3 A OSC Wyjœcie oscylatora pasma A 4 B OSC Wejœcie oscylatora pasma B 5 B OSC Wyjœcie oscylatora pasma B 6 B OSC Wyjœcie oscylatora pasma B 7 B OSC Wejœcie oscylatora pasma B 8 BS Elektroniczny prze³¹cznik pasm 9 IF OUT Wyjœcie wzmacniacza p.cz. 10 IF OUT Wyjœcie wzmacniacza p.cz. 11 IF IN Wejœcie wzmacniacza p.cz. 12 IF IN Wejœcie wzmacniacza p.cz. 13 MIX OUT Wyjœcie mieszacza 14 MIX OUT Wyjœcie mieszacza 15 Vp Napiêcie zasilania (dodatnie) 16 B IN Wejœcie pasma B 17 B IN Wejœcie pasma B 18 A IN Wejœcie pasma A 19 A IN Wejœcie pasma A 20 RF GND Masa dla sygna³ów wejœcioch RF

4 CHARGE PUMP 15-BIT PROGRAMMABLE PRESCALER : 8 TO CP DIGITAL PHASE COMPARATOR DIV khz TTL LEVEL COMPARATORS RF IN1 RF IN2 ADDRESS SELECTION N=512 IIC-BUS RTANSCEIVER 3-BIT ADC OSCILLATOR 4 MHz LOGIC > < 15-BIT LATCH RATIO POWER DOWN OS IN-LOCK POR LATCH 3 CONTRAL DATA 8-BIT LATCH PORT INFORMATION Q1 T1 GATE P0 P1 P2 P3 P4 P5 P6 P7 Q2 SCL SDA + _ FL f TSA5511/T/AT TSA5512/T/AT/M Rys.2.8. Schemat bloko uk³adów TSA5511 i TSA5512. PD UD V EE V CC

5 CHARGE PUMP DIGITAL PHASE COMPARATOR DIV 15-BIT PROGRAMMABLE TTL LEVEL COMPARATORS RF IN1 RF IN2 Q1 Q2 ADDRESS SELECTION PRESCALER : 8 IIC-BUS RTANSCEIVER SCL 3-BIT ADC OSCILLATOR 4 MHz TO CP khz N=512 > < IN-LOCK SDA 15-BIT LATCH RATIO POWER DOWN POR LATCH 3 CONTRAL DATA 7-BIT LATCH PORT INFORMATION T1 LOGIC GATE + _ OS AS f P0 P1 P2 P4 P5 P6 P7 FL Rys.2.9. Schemat bloko uk³adu TSA5514. PD UD TSA5514/T/AT V EE V CC

6 15-BIT PROGRAMMABLE CHARGE PUMP DIV DIGITALPHASE COMPARATOR PRESCALER : 8 TO CP RF IN1 RF IN2 Q1 IIC-BUS RTANSCEIVER ADDRESS SELECTION Q2 OSCILLATOR 4 MHz khz N=512 > 15-BIT LATCH RATIO POWER DOWN SCL IN-LOCK SDA LATCH 3 CONTROL DATA 3-BIT LATCH PORT INFORMATION 11 T1 GATE P1 P2 P _ < POR FL 7 AS LOGIC OS TSA 5515T Rys Schemat bloko uk³adu TSA5515T. f PD UD 10 V EE V CC

7 +33V 4MHz 27p mikrokontroler 180n Q2 SDA SCL P7 P6 P5 P4 AFC PD Q1 39n 22k TSA5511 UD Vee RF RF Vcc P0 P1 P2 P3 1n 1n 100n adres 22k 22k 22k 22k w.cz. wej. warikap. j. heterod. wej. pasm 3-pasmo tuner w.cz. IF IF +12V VIDEO tor p.cz. ARCz +5V +12V Rys Schemat aplikacyjny uk³adu TSA5511. Tablica Ró nice pomiêdzy mienionymi uk³adami Uk³ad P7 P6 P5 P4 P3 P2 P1 P0 TSA5511 TSA5511T TSA5511AT TSA5512 TSA5512T TSA5512AT, M TSA5514 TSA5514T TSA5514AT TSA5515T We. AS/iloœæ adresów we we we -/ /3 we we we -/ / /3 -/3 jest/4 - - jest/4 jest/4 Przetwornik A/D - jest/4 -

8 Bit CP ustawia dajnoœæ Ÿród³a pr¹dowego. CP = 0 ustawia 50µA, CP = 1 ustawia 220µA. Bity: T0, T1, OS przeznaczone s¹ do celów kontrolno-pomiaroch, a T0, T1, OS=0 ustawiaj¹ normaln¹ pracê uk³adu PLL. Gdy T1=1, to muszone jest w uk³adach TSA5511, TSA5512 i TSA5514 przesy³anie do portu P6 sygna³u f ref, a do portu P7 sygna³u f div, natomiast w uk³adzie TSA5515 nastêpuje przesy³anie do portu P2 sygna³u f ref, a do portu P7 sygna³u f div. T0=1 jœcie PD Ÿróde³ pr¹doch ustawione jest w stan sokiej impedancji. OS=1 jœcie UD steruj¹ce napiêciem przestrajania g³owicy jest ³¹czone. Bity P7 P0 to bity ustawiaj¹ce porty. Dla uk³adów TSA5511, TSA5512, TSA5514: Tablica Format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adów TSA5511 i TSA5512 MSB LSB Bajt MA1 MA0 0 A Adres bajt 2 0 N14 N13 N12 N11 N10 N9 N8 A Dzielnik 2/2 bajt 3 N7 N6 N5 N4 N3 N2 N1 N0 A Dzielnik 1/2 bajt 4 1 CP T1 T OS A Test bajt 5 P7 P6 P5 P4 P3 P2 P1 P0 A Porty I/O Tablica Format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adu TSA5514 MSB LSB bajt MA1 MA0 0 A Adres bajt 2 0 N14 N13 N12 N11 N10 N9 N8 A Dzielnik 2/2 bajt 3 N7 N6 N5 N4 N3 N2 N1 N0 A Dzielnik 1/2 bajt 4 1 CP T1 T0 x x x OS A Test bajt 5 P7 P6 P5 P4 x P2 P1 P0 A Porty I/O Tablica Format danych interfejsu szyny I 2 C w trybie zapisu dla uk³adu TSA5515 MSB LSB bajt MA1 MA0 0 A Adres bajt 2 0 N14 N13 N12 N11 N10 N9 N8 A Dzielnik 2/2 bajt 3 N7 N6 N5 N4 N3 N2 N1 N0 A Dzielnik 1/2 bajt 4 1 CP T1 T0 x x x OS A Test bajt 5 P7 x x x x P2 P1 x A Porty I/O

9 P3, P2, P1, P0=1 ustawienie to uaktywnia odpowiedni port, P7, P6, P5, P4, P0=1 odpowiednie porty typu otwarty kolektor staj¹ siê aktywne, P7 P0=0 odpowiednie porty znajduj¹ siê w stanie sokiej impedancji. Dla uk³adu TSA5515: P7, P2, P1=1 odpowiednie jœcia staj¹ siê aktywne, P7, P2, P1=0 odpowiednie jœcia przechodz¹ w stan sokiej impedancji. W tablicy 2.19 podano format danych interfejsu szyny I 2 C w trybie odczytu dla uk³adów: TSA5511, TSA5512, TSA5514. Bity A2, A1, A0 odpowiadaj¹ napiêciu ustawionemu na porcie P6 uk³adu PLL. W tablicy 2.20 podano sposób konwersji napiêcia na porcie P6 na wartoœci bitów. Bity P4, P5, P7 przekazuj¹ w trybie odczytu dane wejœciowe z portów P4, P5, P7. Bit FL jest ustawiany przez wewnêtrzny cyfro detektor, FL=1, gdy pêtla fazowa uk³adu PLL jest zamkniêta. Tablica Zale noœæ pomiêdzy bitami adresomi MA0, MA1 uk³adów: TSA5511, TSA5512, TSA5514, TSA5515 Bity modyfikacji bajtu adresowego Napiêcie wejœcia adresowego MA1 MA0 Port P3 lub wejœcie AS 0 0 0V 0.1 V CC 0 1 dowolne (bez znaczenia) dla TSA5511, TSA5512 otwarte (nie pod³¹czone) dla TSA5514, TSA V CC 0.6 V CC V CC 13.5V Tablica Format danych interfejsu szyny I 2 C w trybie odczytu dla uk³adów: TSA5511, TSA5512, TSA5514 MSB LSB bajt MA1 MA0 1 A adres bajt2 POR FL P7 P5 P4 A2 A1 A0 A bajt statusu Tablica Sposób konwersji napiêcia na porcie P6 na wartoœci bitów A2 A1 A0 Napiêcie wejœciowe przetwornika A/C, port P V cc -V cc V cc -0.6 V cc V cc V cc V cc -0.3 V cc V cc V cc

10 Tablica Format danych interfejsu szyny I 2 C w trybie odczytu dla uk³adu TSA5515 MSB LSB Bajt MA1 MA0 1 A Adres Bajt2 POR FL 1 P A Bajt statusu Bit POR monitoruje napiêcie zasilania uk³adu, POR=1, gdy napiêcie zasilania zmniejszy siê poni ej 3V lub podczas ³¹czania zasilania. W tablicy 2.21 podano format danych interfejsu szyny I 2 C w trybie odczytu dla uk³adu TSA5515. Iloœæ danych odczytywana z uk³adu TSA5515 jest skromna ze wzglêdu na brak przetwornika A/D w tym uk³adzie oraz znacznie mniejszy ni w innych uk³adach zestaw portów. Uk³ady: TSA5511, TSA5512, TSA5514, TSA5515 pomimo ró nic pomiêdzy nimi mog¹ byæ na ogó³ zamieniane. Wynika to z faktu, e praktyczne aplikacje korzystuj¹ zaledwie czêœæ mo liwoœci zastosowanych uk³adów PLL. Zkle oprócz jœcia UD steruj¹cego napiêciem przestrajania g³owicy korzystywane s¹ jedynie trzy porty jœciowe do za³¹czania pasm g³owicy oraz wejœcie adresowe. Dysponuj¹c schematem ideom g³owicy mo na oceniæ zakres korzystanych mo liwoœci uk³adu PLL i sposób sterowania uk³adami prze³¹czania pasm g³owicy i braæ zamiennik dla zastosowanego uk³adu.