Laboratorium Podstaw Techniki Cyfrowej
|
|
- Beata Nowak
- 6 lat temu
- Przeglądów:
Transkrypt
1 Laboratorium Podstaw Techniki Cyfrowej Ćwiczenie 5: Wprowadzenie do języków opisu sprzętu 1. Języki opisu sprzętu Języki opisu sprzętu(hdl Hardware Description Language) to języki słuŝące do opisu układów cyfrowych. Ich historia sięga lat pięćdziesiątych, jednakŝe pierwsze praktyczne implementacje powstały w latach siedemdziesiątych. 2. Języki HDL wstęp do języka VERILOG 2.1. Stałe liczbowe Stałe liczbowe w języku VERILOG zapisywane są w następującej postaci: [ [<rozmiar>] [<podstawa>] ] <wartość> Zarówno rozmiar jak i podstawa są opcjonalne, niemniej jednak rozmiar nie moŝe występować bez podstawy. Rozmiar jest liczbą dziesiętną, która określa na ilu bitach ma zostać zapisana liczba, natomiast podstawa jest stałą określającą podstawę liczby. MoŜe ona przyjmować następujące wartości: d liczba dziesiętna (domyślnie), h liczba szesnastkowa, o liczba ósemkowa, b liczba binarna Komentarze W VERILOGu występują podobnie jak w języku C dwa sposoby komentowania kodu. Pierwszym z nich są dwa ukośniki (//) słuŝące do komentowania pojedynczych linii kodu. Drugim dokładnie tak samo jak w języku C są: ciąg znaków /* - określa początek komentarza, ciąg znaków */ - określa koniec komentarza. Wszystko co jest pomiędzy tymi dwoma ciągami znaków nie jest brane pod uwagę podczas syntezy układu cyfrowego. Przykład wykorzystania pokazany został na kolejnym listingu. // To jest komentarz w pojedynczej linii /* Pierwsza linijka komentarza wielolinijkowego Druga linijka komentarza wielolinijkowego Trzecia linijka komentarza wielolinijkowego */ 2.3. Obiekty VERILOG w odróŝnieniu od klasycznych języków programowania proceduralnego takich jak Pascal czy C posiada zamiast zmiennych obiekty. NajwaŜniejszymi z nich są:
2 reg (rejestr) obiekt pamiętający swoją wartość do momentu wpisania kolejnej wartości, net (sieć) obiekt stanowiący połączenie pomiędzy dwoma blokami, nie posiada pamięci, musi być ciągle wysterowywany, integer liczba całkowita której rozmiar jest zwykle determinowany przez rozmiar słowa na maszynie na której kod jest symulowany, real liczba rzeczywista, zwykle podwójnej precyzji (64 bit), time obiekt przeznaczony do przechowywania czasu symulacji. Istnieje wiele rodzajów obiektów typu net. Niektóre z nich to: wire zwykła sieć do której moŝna dołączyć tylko jeden sterownik, wor wyjścia sterowników są połączone do sieci poprzez wielowejściową bramkę OR, wand wyjścia sterowników są połączone do sieci poprzez wielowejściową bramkę AND (modeluje otwarty kolektor), wand wyjścia sterowników połączonych tri sieć trzystanowa, moŝna do niej dołączyć więcej niŝ jeden sterownik, tri0 sieć trzystanowa, podciągana do zera logicznego gdy źródła sterujące są w stanie wysokiej impedancji, tri1 sieć trzystanowa, podciągana do jedynki logicznej gdy źródła sterujące są w stanie wysokiej impedancji, trireg sieć trzystanowa, zachowuje poprzednią wartość gdy źródła sterujące są w stanie wysokiej impedancji Deklaracja obiektów i wektorów obiektów Obiekty w języku VERILOG moŝna deklarować w sposób skalarny i wektorowy. Oba przypadki nie róŝnią się znacznie od deklarowania zmiennych w języku C Deklaracja obiektów skalarnych reg <obiekt1, obiekt2, obiekt3,..., obiektn>; wire <obiekt1, obiekt2, obiekt3,..., obiektn>; Deklaracja obiektów wektorowych reg [ val1 : val2 ] <obiekt1, obiekt2, obiekt3,..., obiektn>; wire [ val1 : val2 ] <obiekt1, obiekt2, obiekt3,..., obiektn>; wire [ 7 : 0 ] <obiekt1, obiekt2, obiekt3,..., obiektn>; wire [ 0 : 7 ] <obiekt1, obiekt2, obiekt3,..., obiektn>; wire [ 7 : 0 ] data; wire [ 15 : 0 ] addr; NajwaŜniejszą rzeczą na jaką naleŝy zwrócić uwagę jest fakt, Ŝe val1 moŝe być większe lub mniejsze od val2. Jest to najzwyczajniej modelowanie sposobu zapisu. NaleŜy pamiętać aby w całym kodzie stosować tą samą notację zapisu. Niemniej jednak notacją, która się przyjęła jest zapis dla którego val1 > val2.
3 2.5. Operatory stosowane w języku VERILOG W niniejszej tablicy zestawiono operatory wykorzystywane w języku VERILOG w kolejności rosnącego priorytetu operacji. PoniewaŜ w tym miejscu jest jeszcze zbyt wcześnie by podawać przykłady działania tych operatorów, zostaną one podane w dalszej części tej instrukcji. Symbol operatora Opis?: operator warunkowy suma logiczna && iloczyn logiczny bitowe or ~ bitowe nor ^ bitowe xor ^~ bitowe xnor ~^ bitowe xnor & bitowe and ~& bitowe nand == relacja równości!= relacja nierówności > relacja - większy < relacja - mniejszy >= relacja - większy bądź równy <= relacja - mniejszy bądź równy >> przesunięcie bitowe w prawo << przesunięcie bitowe w lewo + dodawanie - odejmowanie * mnoŝenie / dzielenie % modulo 2.6. Instrukcje sterujące języka VERILOG PoniewaŜ VERILOG jest językiem opisu sprzętu naleŝy się bardzo ostroŝnie posługiwać instrukcjami sterującymi. Przy implementacji modułów w sprzęcie praktycznie wykorzystywane są tylko dwa typy instrukcji sterujących. Do pierwszego z nich naleŝą instrukcje wykonywania warunkowego if-else. Sposób wykorzystania instrukcji ilustruje następujący przykład: if ( enable == 1 b1 ) begin y = x; ny =!x; else begin y = 0; ny = 1; Drugim typem instrukcji sterującej jest instrukcja case. Działa ona podobnie jak instrukcja switch w języku C. Ilustruje to kolejny przykład:
4 case ( input ) 0 : output = 7; 1 : output = 2; 2 : output = 8; 3 : output = 9; default : output = 0; case Jeśli obiekt input przyjmuje wartości 0, 1, 2, 3, to obiekt output przyjmuje odpowiednio wartości 7, 2, 8, 9. We wszystkich innych przypadkach obiekt output przyjmuje wartość 0. Kolejne trzy instrukcje sterujące nie posiadają właściwie Ŝadnego zastosowania przy implementacjach sprzętowych, natomiast wykorzystuje się je przy implementacji środowisk testowych. Wszystkie są instrukcjami pętli. Pierwszą z nich jest instrukcja while. Jest ona analogiczna do instrukcji while w języku C. Dopóki oiekt ma wartość logiczną jeden (wartość większa od zera) zawartość pętli jest wykonywana. Ilustruje to następujący przykład: counter = 10; while( counter ) begin counter = counter - 1; y = ~y; $display( counter = %d, y = %b, counter, y ); Wynik działania wygląda następująco: # counter = 9, y = 1 # counter = 8, y = 0 # counter = 7, y = 1 # counter = 6, y = 0 # counter = 5, y = 1 # counter = 4, y = 0 # counter = 3, y = 1 # counter = 2, y = 0 # counter = 1, y = 1 # counter = 0, y = 0 Instrukcja oznacza opóźnienie o 10 jednostek czasowych. Jest to typowe zastosowanie przy symulacji układów cyfrowych. Kolejna instrukcja sterująca to pętla for. Jest ona praktycznie identyczna jak w języku C, poza faktem, Ŝe VERILOG nie posiada operatorów ++ i --. Wykorzystanie tej instrukcji zostało pokazane w kolejnym przykładzie: for( i = 0; i < 10; i = i + 1 ) begin $display( i = %b, i ); Wynik wygląda następująco: # i = 0000 # i = 0001 # i = 0010 # i = 0011 # i = 0100 # i = 0101 # i = 0110
5 # i = 0111 # i = 1000 # i = 1001 Ostatnią z instrukcji sterujących jest pętla repeat. Ciało tej pętli jest wykonywane tyle razy ile podano w argumencie. Ilustruje to następujący snippet kodu: i = 0; repeat ( 5 ) begin $display( i = %d, i ); i = i + 1; Wynik symulacji tego kodu wygląda następująco: # i = 0 # i = 1 # i = 2 # i = 3 # i = 4 WAśNE!!!! Jeśli przy opisie za pomocą instrukcji if-else lub case nie zostaną zdefiniowane wszystkie kombinacje (przy if brakuje else, a przy case brakuje default) narzędzie syntezujące stworzy zatrzask Bloki proceduralne i przypisania W języku VERILOG wszystkie instrukcje są grupowane w blokach: assign, initial, always, przy czym bloki initial i always są nazywane blokami proceduralnymi. Blok assign słuŝy do modelowania logiki kombinatorycznej uŝywającej obiektów typu wire jako wyjście czyli takich, które potrzebują ciągłego wysterowania. Blok ten wykonywany jest asynchronicznie, równolegle z wszystkimi innymi blokami, dlatego teŝ nazywany jest czasami przypisanie ciągłe. Jego wykorzystanie ilustruje kolejny przykład: wire out; assign out = (enable)? data : 1'bz; Jest to implementacja bufora trzystanowego. Jeśli obiekt enable ma wartość logiczną 1, to wartość obiektu data przekazywana jest do obiektu out. W przeciwnym przypadku obiekt out ustawiany jest w stan wysokiej impedancji. Kolejnym z bloków jest blok initial który jest wykorzystywany tylko podczas symulacji, w tzw. środowiskach testowych (nazywanych w języku angielskim testbench). Zawartość tego bloku wykonywana jest tylko raz, na początku symulacji. Przykładowa implementacja takiego bloku przedstawiona została w kolejnym listingu: reg x1, x2, sw;
6 wire y; initial begin x1 = 0; x2 = 1; sw = 0; $display( "x1: %b, x2: %b, sw: %b, y: %b", x1, x2, sw, y ); sw = 1; $display( "x1: %b, x2: %b, sw: %b, y: %b", x1, x2, sw, y ); sw = 0; $display( "x1: %b, x2: %b, sw: %b, y: %b", x1, x2, sw, y ); Ostatnim opisywanym tutaj blokiem jest always. Jak sama nazwa mówi, ciało tego bloku wykonywane jest zawsze. No ale cóŝ to za blok wykonywany zawsze?? OtóŜ blok ten w odróŝnieniu od bloku initial posiada tzw. listę wraŝliwości. A jeśli tej nie posiada, to musi bynajmniej posiadać instrukcję opóźnienia. Lista wraŝliwości, to lista zmiennych wyzwalająca działanie bloku. Najlepiej zilustrować to na przykładzie: sel or in1 or in2 or in3 or in4 ) begin out = 0; case ( sel ) 0 : out = in1; 1 : out = in2; 2 : out = in3; 3 : out = in4; case Pokazany kod jest implementacją czterokanałowego multipleksera. Jak widać w linijce w której znajduje się always umieszczona została lista pięciu zmiennych separowanych operatorem zdarzeniowym or. Przy zmianie kaŝdej z tych zmiennych całe ciało always zostanie wykonane. Przypisanie out = 0; przed instrukcją case powoduje, Ŝe program syntezujący nie tworzy przerzutnika dla sygnału out. Przykład ten pokazuje tylko jeden typ listy, a mianowicie listę wraŝliwą na zmiany poziomu obiektów (sygnałów). Istnieje drugi typ listy który jest wraŝliwy na zbocza, czyli wyzwolenie wykonania ciała always nastąpi np. przy zboczu narastającym danego sygnału. Jej działanie ilustruje kolejny listing kodu: posedge clk or negedge clk ) begin case ( sel ) 0 : out = in1; 1 : out = in2; 2 : out = in3; 3 : out = in4; case Przedstawiony przykładowy kod to implementacja synchronicznego multipleksera czterokanałowego, który działa zarówno przy narastającym jak i opadającym zboczu zegara. Zmiany sygnałów sel, in1, in2, in3, in4 mają wpływ na wyjście out tylko i wyłącznie w chwilach, w których zegar clk zmienia swój poziom (z zero na jeden i jeden na zero).
7 2.8. Przypisania proceduralne blokujące, nieblokujące i ciągłe W VERIGLOGu istnieją trzy rodzaje przypisań proceduralnych (czyli takich, które są wykorzystywane w blokach proceduralnych), blokujące, nieblokujące i ciągłe nazywane czasami równieŝ kwaziciągłymi. Wszystkie te przypisania tyczą się obiektów typu reg, time, integer i real. Przypisanie blokujące = cechuje się tym, Ŝe wykonywanie instrukcji w danym bloku proceduralnym jest opóźnione do momentu wykonania przypisania. Przypisanie nieblokujące <= natomiast jak sama nazwa mówi nie blokuje wykonywania operacji w bloku. MoŜna to bardzo łatwo zilustrować na następujących przykładach: // Przykład 1 ( posedge clk ) begin a = b; b = a; // Przykład 2 ( posedge clk ) begin a <= b; b <= a; Gdyby załoŝyć wartości początkowe sygnałów jako: a=0 i b=1, to w przypadku pierwszego przykładu otrzymamy wynik: a=1, b=1, natomiast w przypadku drugiego przykładu nastąpi zamiana wartości zmiennych, tzn. a=1, b=0. Kolejnym typem przypisania proceduralnego jest tzw. przypisanie ciągłe. RóŜni się ono od bloku assign przedstawianego wcześniej tym, Ŝe tyczy się obiektów typu reg, time, integer i real, a dla przypomnienia zwykłe przypisanie ciągłe tyczyło się obiektów typu net. Jest ono wykorzystywane przy modelowaniu części asynchronicznej elementów synchronicznych, tak jak np. w przerzutniku typu D z wejściami zerującym i ustawiającym. Przykład implementacji pokazany został w kolejnymi listingu: ( posedge clock ) begin q <= d; q_bar <=!d; // przesłanianie ( set or reset ) begin if( set ) begin assign q = 1; assign q_bar = 0; else if( reset ) begin assign q = 0; assign q_bar = 1; else begin deassign q; deassign q_bar; Analizę przebiegów czasowych symulacji pozostawia się czytelnikowi.
8 Zadania do wykonania 1. Przeanalizuj poniŝszy kod przykładowego modułu w języku Verilog, w protokole omów jaki będzie efekt działania modułu. module funkcja(x1, x2, y); input x1, x2; output y; reg y; assign y = ~(x1 & x2); module 2. Zaprojektuj wektory testowe dla powyŝszego modułu a następnie sprawdź jego działanie w środowisku ModelSim. 3. Zaimplementuj na płycie uruchomieniowej, funkcje logiczne NAND, NOR oraz XOR, wejścia funkcji podłącz do przełączników SW0-SW1, natomiast wyjścia powinny być podłączone do którejś z diod LED. Działanie modułu opisz w raporcie. 4. Zaimplementować w języku Verilog poniŝszy układ kombinacyjny, przetestować go symulacyjnie a następnie uruchomić na płycie uruchomieniowej. Raport Wykonany podczas zajęć protokół, oceniany będzie na zajęciach. Wszystkie programy wraz z komentarzami naleŝy przesłać do systemu LabPro przed zakończeniem zajęć. Ocenianie Maksymalnie z ćwiczenia moŝna uzyskać 5 punktów za dowolnie wybrane zadania. kartkówka...1,0 punkt 1...0,5 punkt 2...0,5 punkt 3...1,5 punkt 4...2,0 Literatura: 1. Spartan-3A/3AN FPGA Starter Kit Board User Guide Opracowanie: Jan Staniek, Krzysztof CzyŜ, 2008
Laboratorium przedmiotu Technika Cyfrowa
Laboratorium przedmiotu Technika Cyfrowa ćw.3 i 4: Asynchroniczne i synchroniczne automaty sekwencyjne 1. Implementacja asynchronicznych i synchronicznych maszyn stanu w języku VERILOG: Maszyny stanu w
Bardziej szczegółowoProjektowanie Scalonych Systemów Wbudowanych VERILOG
Projektowanie Scalonych Systemów Wbudowanych VERILOG OPIS BEHAWIORALNY proces Proces wątek sterowania lub przetwarzania danych, niezależny w sensie czasu wykonania, ale komunikujący się z innymi procesami.
Bardziej szczegółowoJęzyk HDL - VERILOG. (Syntetyzowalna warstwa języka) Hardware Description Language Krzysztof Jasiński PRUS PRUS
Język HDL - VERLOG Hardware Description Language (Syntetyzowalna warstwa języka) RUS RUS Język VERLOG w praktyce RUS RUS VERLOG Specyfikacja układów kombinacyjnych RUS RUS Operator warunkowy Conditional_expression?
Bardziej szczegółowoJęzyk HDL - VERILOG. (Syntetyzowalna warstwa języka) Hardware Description Language Krzysztof Jasiński PRUS PRUS
Język HDL - VERLOG Hardware Description Language (Syntetyzowalna warstwa języka) RUS RUS VERLOG rzegląd zagadnień RUS RUS prowadzenie do języka Reprezentacja układu cyfrowego w Verilogu opis strukturalny
Bardziej szczegółowoProgramowalne układy logiczne kod kursu: ETD Podstawy języka Verilog W
Programowalne układy logiczne kod kursu: ETD008270 Podstawy języka Verilog W2 2.03.2018 mgr inż. Maciej Rudek 2 Tematyka kursu wykład Poziom abstrakcji systemów opisu sprzętu Historia Verilog został stworzony
Bardziej szczegółowoAutomatyzacja i robotyzacja procesów produkcyjnych
Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb
Bardziej szczegółowoAHDL - Język opisu projektu. Podstawowe struktury języka. Komentarz rozpoczyna znak i kończy znak %. SUBDESIGN
AHDL - Język opisu projektu. Podstawowe struktury języka Przykładowy opis rewersyjnego licznika modulo 64. TITLE "Licznik rewersyjny modulo 64 z zerowaniem i zapisem"; %------------------------------------------------------------
Bardziej szczegółowoProjektowanie scalonych systemów wbudowanych VERILOG. VERLIOG - historia
Projektowanie scalonych systemów wbudowanych VERILOG VERLIOG - historia Początki lat 80 XX w. Phil Moorby Gateway Design Automation symulator Verilog XL 1987 Synopsys Verilog jako język specyfikacji projektu
Bardziej szczegółowoPojedyncze wartości zadeklarowanego typu Ustawiane przed rozpoczęciem symulacji bez moŝliwości
Stałe - constant Pojedyncze wartości zadeklarowanego typu Ustawiane przed rozpoczęciem symulacji bez moŝliwości późniejszych zmian Deklarowane w ciele architektury Widoczne dla całej architektury architecture
Bardziej szczegółowoCyfrowe układy scalone c.d. funkcje
Cyfrowe układy scalone c.d. funkcje Ryszard J. Barczyński, 206 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Kombinacyjne układy cyfrowe
Bardziej szczegółowoLiteratura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.
Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące
Bardziej szczegółowoModelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA
Modelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA Licznik binarny Licznik binarny jest najprostszym i najpojemniejszym licznikiem. Kod 4 bitowego synchronicznego licznika binarnego
Bardziej szczegółowoUkłady kombinacyjne 1
Układy kombinacyjne 1 Układy kombinacyjne są to układy cyfrowe, których stany wyjść są zawsze jednoznacznie określone przez stany wejść. Oznacza to, że doprowadzając na wejścia tych układów określoną kombinację
Bardziej szczegółowoPrzykładowe pytania z części PSPICE. 1. Podaj zasady tworzenia pliku symulacyjnego. 2. Czy składnia PSPICE jest czuła na wielkość liter? 3.
Przykładowe pytania z części PSPICE. 1. Podaj zasady tworzenia pliku symulacyjnego. 2. Czy składnia PSPICE jest czuła na wielkość liter? 3. Jak umieszcza się komentarze w pliku symulacyjnym PSPICE? 4.
Bardziej szczegółowoPrzerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.
Kilka informacji o przerzutnikach Jaki układ elektroniczny nazywa się przerzutnikiem? Przerzutnikiem bistabilnym jest nazywany układ elektroniczny, charakteryzujący się istnieniem dwóch stanów wyróżnionych
Bardziej szczegółowoLEKCJA. TEMAT: Funktory logiczne.
TEMAT: Funktory logiczne. LEKCJA 1. Bramką logiczną (funktorem) nazywa się układ elektroniczny realizujący funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramki przyjmują wartość
Bardziej szczegółowoSystemy wbudowane. Projektowanie systemów wbudowanych na bazie układów CPLD/FPGA Język opisu sprzętu Verilog cz.1
Systemy wbudowane Projektowanie systemów wbudowanych na bazie układów CPLD/FPGA Język opisu sprzętu Verilog cz.1 System Quartus II Opis projektu Tekstowy (język opisu sprzętu np. Verilog) Graficzny Wykresy
Bardziej szczegółowoUkłady cyfrowe w Verilog HDL. Elementy języka z przykładami. wersja: cz.3
Układy cyfrowe w Verilog Elementy języka z przykładami wersja: 10.2009 cz.3 1 Układy sekwencyjne Układy sekwencyjne mają pamięć Układy synchroniczne najczęściej spotykane wszystkie elementy są kontrolowane
Bardziej szczegółowoSzkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop Spis treści
Szkoła programisty PLC : sterowniki przemysłowe / Gilewski Tomasz. Gliwice, cop. 2017 Spis treści O autorze 9 Wprowadzenie 11 Rozdział 1. Sterownik przemysłowy 15 Sterownik S7-1200 15 Budowa zewnętrzna
Bardziej szczegółowoInstrukcja do ćwiczeń nr 4 typy i rodzaje zmiennych w języku C dla AVR, oraz ich deklarowanie, oraz podstawowe operatory
Instrukcja do ćwiczeń nr 4 typy i rodzaje zmiennych w języku C dla AVR, oraz ich deklarowanie, oraz podstawowe operatory Poniżej pozwoliłem sobie za cytować za wikipedią definicję zmiennej w informatyce.
Bardziej szczegółowoProste układy sekwencyjne
Proste układy sekwencyjne Układy sekwencyjne to takie w których niektóre wejścia są sterowany przez wyjściaukładu( zawierają sprzężenie zwrotne ). Układy sekwencyjne muszą zawierać elementy pamiętające
Bardziej szczegółowoPoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE
PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE Podstawowymi bramkami logicznymi są układy stanowiące: - funktor typu AND (funkcja
Bardziej szczegółowoZadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10
Zadania do wykładu 1,. 1. Zapisz liczby binarne w kodzie dziesiętnym: (1011011) =( ) 10, (11001100) =( ) 10, (101001, 10110) =( ) 10. Zapisz liczby dziesiętne w naturalnym kodzie binarnym: (5) 10 =( ),
Bardziej szczegółowoSterowniki Programowalne (SP)
Sterowniki Programowalne (SP) Wybrane aspekty procesu tworzenia oprogramowania dla sterownika PLC Podstawy języka funkcjonalnych schematów blokowych (FBD) Politechnika Gdańska Wydział Elektrotechniki i
Bardziej szczegółowoPracownia elektryczna i elektroniczna. Elektronika cyfrowa. Ćwiczenie nr 5.
Pracownia elektryczna i elektroniczna. Elektronika cyfrowa. Ćwiczenie nr 5. Klasa III Opracuj projekt realizacji prac związanych z badaniem działania cyfrowych bloków arytmetycznych realizujących operacje
Bardziej szczegółowoOperacje wykonywane są na operandach (argumentach operatorów). Przy operacji dodawania: argumentami operatora dodawania + są dwa operandy 2 i 5.
Operatory w Javie W Javie występują następujące typy operatorów: Arytmetyczne. Inkrementacji/Dekrementacji Przypisania. Porównania. Bitowe. Logiczne. Pozostałe. Operacje wykonywane są na operandach (argumentach
Bardziej szczegółowoLista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014
Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole
Bardziej szczegółowoPodstawy Informatyki Elementarne podzespoły komputera
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Reprezentacja informacji Podstawowe bramki logiczne 2 Przerzutniki Przerzutnik SR Rejestry Liczniki 3 Magistrala Sygnały
Bardziej szczegółowoLICZNIKI Liczniki scalone serii 749x
LABOATOIUM PODSTAWY ELEKTONIKI LICZNIKI Liczniki scalone serii 749x Cel ćwiczenia Zapoznanie się z budową i zasadą działania liczników synchronicznych i asynchronicznych. Poznanie liczników dodających
Bardziej szczegółowoLABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1
LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY Rev.1.1 1. Cel ćwiczenia Praktyczna weryfikacja wiedzy teoretycznej z zakresu projektowania układów kombinacyjnych oraz arytmetycznych 2. Projekty Przy
Bardziej szczegółowoJęzyk Verilog w projektowaniu układów FPGA
POLITECHNIKA ZIELONOGÓRSKA Wydział Elektryczny Język Verilog w projektowaniu układów FPGA Jacek Bieganowski Grzegorz Wawrzyniak Promotor: dr inż. Marek Węgrzyn Zielona Góra, czerwiec 2001 Spis treści 1.
Bardziej szczegółowoProjekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.
Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów
Bardziej szczegółowoArchitektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach
Marcin Stępniak Architektura systemów komputerowych Laboratorium 13 Symulator SMS32 Operacje na bitach 1. Informacje Matematyk o nazwisku Bool wymyślił gałąź matematyki do przetwarzania wartości prawda
Bardziej szczegółowoCzęść 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1
Część 3 Układy sekwencyjne Układy sekwencyjne i układy iteracyjne - grafy stanów 18.11.2017 TCiM Wydział EAIiIB Katedra EiASPE 1 Układ cyfrowy - przypomnienie Podstawowe informacje x 1 x 2 Układ cyfrowy
Bardziej szczegółowoWykład 2 Składnia języka C# (cz. 1)
Wizualne systemy programowania Wykład 2 Składnia języka C# (cz. 1) 1 dr Artur Bartoszewski -Wizualne systemy programowania, sem. III- WYKŁAD Wizualne systemy programowania Budowa projektu 2 Struktura programu
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak 3.12.2015 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące funkcje
Bardziej szczegółowoPodstawowe operacje arytmetyczne i logiczne dla liczb binarnych
1 Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych 1. Podstawowe operacje logiczne dla cyfr binarnych Jeśli cyfry 0 i 1 potraktujemy tak, jak wartości logiczne fałsz i prawda, to działanie
Bardziej szczegółowodwójkę liczącą Licznikiem Podział liczników:
1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.
Bardziej szczegółowoProjektowanie Scalonych Systemów Wbudowanych VERILOG
Projektowanie Scalonych Systemów Wbudowanych VERILOG VERLIOG - historia Początki lat 80 XX w. Phil Moorby Gateway Design Automation symulator Verilog XL 1987 Synopsys Verilog jako język specyfikacji projektu
Bardziej szczegółowoProjektowanie Scalonych Systemów Wbudowanych VERILOG
Projektowanie Scalonych Systemów Wbudowanych VERILOG VERLIOG - historia Początki lat 80 XX w. Phil Moorby Gateway Design Automation symulator Verilog XL 1987 Synopsys Verilog jako język specyfikacji projektu
Bardziej szczegółowo1 Podstawy c++ w pigułce.
1 Podstawy c++ w pigułce. 1.1 Struktura dokumentu. Kod programu c++ jest zwykłym tekstem napisanym w dowolnym edytorze. Plikowi takiemu nadaje się zwykle rozszerzenie.cpp i kompiluje za pomocą kompilatora,
Bardziej szczegółowoPodstawy programowania w języku C
Podstawy programowania w języku C WYKŁAD 1 Proces tworzenia i uruchamiania programów Algorytm, program Algorytm przepis postępowania prowadzący do rozwiązania określonego zadania. Program zapis algorytmu
Bardziej szczegółowoJAVA. Platforma JSE: Środowiska programistyczne dla języka Java. Wstęp do programowania w języku obiektowym. Opracował: Andrzej Nowak
JAVA Wstęp do programowania w języku obiektowym Bibliografia: JAVA Szkoła programowania, D. Trajkowska Ćwiczenia praktyczne JAVA. Wydanie III,M. Lis Platforma JSE: Opracował: Andrzej Nowak JSE (Java Standard
Bardziej szczegółowo/* dołączenie pliku nagłówkowego zawierającego deklaracje symboli dla wykorzystywanego mikrokontrolera */ #include <aduc834.h>
Szablon programu: /* dołączenie pliku nagłówkowego zawierającego deklaracje symboli dla wykorzystywanego mikrokontrolera */ #include /* opcjonalne: deklaracja typów o rozmiarze jednego i dwóch
Bardziej szczegółowoĆwiczenie 1. Wprowadzenie do programu Octave
Politechnika Wrocławska Wydział Elektroniki Mikrosystemów i Fotoniki Przetwarzanie sygnałów laboratorium ETD5067L Ćwiczenie 1. Wprowadzenie do programu Octave Mimo że program Octave został stworzony do
Bardziej szczegółowo2019/09/16 07:46 1/2 Laboratorium AITUC
2019/09/16 07:46 1/2 Laboratorium AITUC Table of Contents Laboratorium AITUC... 1 Uwagi praktyczne przed rozpoczęciem zajęć... 1 Lab 1: Układy kombinacyjne małej i średniej skali integracji... 1 Lab 2:
Bardziej szczegółowoSzkolenia specjalistyczne
Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom podstawowy GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com Szczecin 2014
Bardziej szczegółowoWstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne
Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Schemat ogólny X Y Układ kombinacyjny S Z Pamięć Zegar Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych
Bardziej szczegółowo1 Wstęp. 2 Proste przykłady. 3 Podstawowe elementy leksykalne i typy danych. 6 Opis strukturalny. 7 Moduł testowy (testbench)
Wstęp SYSTEMY WBUDOWANE Układy kombinacyjne c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka (Inf.UJK) Systemy wbudowane Rok akad. 2011/2012
Bardziej szczegółowoPodstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D
AGH Katedra Elektroniki Podstawy Elektroniki dla Elektrotechniki Liczniki synchroniczne na przerzutnikach typu D Ćwiczenie 7 Instrukcja do ćwiczeń symulacyjnych 2016 r. 1 1. Wstęp Celem ćwiczenia jest
Bardziej szczegółowoArchitektura komputerów Wykład 2
Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana
Bardziej szczegółowoPodstawy programowania w języku C i C++
Podstawy programowania w języku C i C++ Część czwarta Operatory i wyrażenia Autor Roman Simiński Kontakt roman.siminski@us.edu.pl www.us.edu.pl/~siminski Niniejsze opracowanie zawiera skrót treści wykładu,
Bardziej szczegółowoPLC1: Programowanie sterowników logicznych SIEMENS SIMATIC S7-300/400 - kurs podstawowy
PLC1: Programowanie sterowników logicznych SIEMENS SIMATIC S7-300/400 - kurs podstawowy DZIEŃ 1 Idea sterowania procesu lub maszyny: Sterowanie za pomocą przekaźników Sterowanie dedykowane Sterowanie za
Bardziej szczegółowoJęzyki programowania C i C++ Wykład: Typy zmiennych c.d. Operatory Funkcje. dr Artur Bartoszewski - Języki C i C++, sem.
Języki programowania C i C++ Wykład: Typy zmiennych c.d. Operatory Funkcje 1 dr Artur Bartoszewski - Języki C i C++, sem. 1I- WYKŁAD programowania w C++ Typy c.d. 2 Typy zmiennych Instrukcja typedef -
Bardziej szczegółowoProgramowalne układy logiczne
Programowalne układy logiczne Układy synchroniczne Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 26 października 2015 Co to jest układ sekwencyjny? W układzie sekwencyjnym,
Bardziej szczegółowoKurs Verilog cz.1 wstęp
Kurs Verilog cz.1 wstęp Złożoność układów cyfrowych zgodnie z prawem Moore a, podwaja się co około 18 miesięcy. Liczba tranzystorów znajdujących się w układzie scalonym sięga już dziesiątek, a nawet setek
Bardziej szczegółowoĆwiczenie 01 - Strona nr 1 ĆWICZENIE 01
ĆWICZENIE 01 Ćwiczenie 01 - Strona nr 1 Polecenie: Bez użycia narzędzi elektronicznych oraz informatycznych, wykonaj konwersje liczb z jednego systemu liczbowego (BIN, OCT, DEC, HEX) do drugiego systemu
Bardziej szczegółowoJĘZYKI PROGRAMOWANIA Z PROGRAMOWANIEM OBIEKTOWYM. Wykład 6
JĘZYKI PROGRAMOWANIA Z PROGRAMOWANIEM OBIEKTOWYM Wykład 6 1 SPECYFIKATOR static Specyfikator static: Specyfikator ten powoduje, że zmienna lokalna definiowana w obrębie danej funkcji nie jest niszczona
Bardziej szczegółowoWykład 4. Języki Opisu Sprzętu
Języki Opisu Sprzętu Prowadzący: dr inż. Andrzej Skoczeń Współrzędne: D-10 222, tel. w. 28-72, e-mail: skoczen@fis.agh.edu.pl Wprowadzenie do Veriloga Przypisania proceduralne (c. d.) Wykład 4 2017 8 listopad
Bardziej szczegółowoPodstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita
Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur Piotr Fita Elektronika cyfrowa i analogowa Układy analogowe - przetwarzanie sygnałów, których wartości zmieniają się w sposób ciągły w pewnym zakresie
Bardziej szczegółowoPodstawy programowania. 1. Operacje arytmetyczne Operacja arytmetyczna jest opisywana za pomocą znaku operacji i jednego lub dwóch wyrażeń.
Podstawy programowania Programowanie wyrażeń 1. Operacje arytmetyczne Operacja arytmetyczna jest opisywana za pomocą znaku operacji i jednego lub dwóch wyrażeń. W językach programowania są wykorzystywane
Bardziej szczegółowoPodstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8
Bardziej szczegółowoĆwiczenie 1. Wprowadzenie do programu Octave
Politechnika Wrocławska Wydział Elektroniki Mikrosystemów i Fotoniki Przetwarzanie sygnałów laboratorium ETD5067L Ćwiczenie 1. Wprowadzenie do programu Octave Mimo że program Octave został stworzony do
Bardziej szczegółowoAdresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Bardziej szczegółowoInwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)
DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne
Bardziej szczegółowoĆw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB
Ćw. 9 Przerzutniki 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi elementami sekwencyjnymi, czyli przerzutnikami. Zostanie przedstawiona zasada działania przerzutników oraz sposoby
Bardziej szczegółowoProgramowalne układy logiczne
Programowalne układy logiczne Przerzutniki Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 20 maja 2013 Przerzutnik synchroniczny Układ synchroniczny wyzwalany ustalonym
Bardziej szczegółowoUKŁADY CYFROWE. Układ kombinacyjny
UKŁADY CYFROWE Układ kombinacyjny Układów kombinacyjnych są bramki. Jedną z cech układów kombinacyjnych jest możliwość przedstawienia ich działania (opisu) w postaci tabeli prawdy. Tabela prawdy podaje
Bardziej szczegółowoVerilog HDL. Język Opisu Sprzętu Hardware Description Language Część I. Elementy języka. dr inż. Paweł Tomaszewicz H D L
Verilog Język Opisu Sprzętu ardware escription anguage Część I. Elementy języka dr inż. Paweł Tomaszewicz 1 istoria krótko ata '80 potrzeba stworzenia jednego języka do symulacji na różnych poziomach opisu
Bardziej szczegółowoArytmetyka liczb binarnych
Wartość dwójkowej liczby stałoprzecinkowej Wartość dziesiętna stałoprzecinkowej liczby binarnej Arytmetyka liczb binarnych b n-1...b 1 b 0,b -1 b -2...b -m = b n-1 2 n-1 +... + b 1 2 1 + b 0 2 0 + b -1
Bardziej szczegółowoSpis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Bardziej szczegółowoPętle. Dodał Administrator niedziela, 14 marzec :27
Pętlami nazywamy konstrukcje języka, które pozwalają na wielokrotne wykonywanie powtarzających się instrukcji. Przykładowo, jeśli trzeba 10 razy wyświetlić na ekranie pewien napis, to można wykorzystać
Bardziej szczegółowoWykład 4. Języki Opisu Sprzętu. Prowadzący: dr inż. Andrzej Skoczeń Współrzędne: D , tel. w ,
Języki Opisu Sprzętu Prowadzący: dr inż. Andrzej Skoczeń Współrzędne: D-10 222, tel. w. 28-72, e-mail: skoczen@fis.agh.edu.pl Przypisania nieblokujące Stosowanie opóźnień w przypisaniach Wykład 4 2018
Bardziej szczegółowoSynteza logiczna APSC
Jest to proces tłumaczenia opisu projektu przygotowanego na wysokim poziomie abstrakcji na zoptymalizowaną reprezentację na poziomie bramek logicznych w oparciu o zadaną technologiczną bibliotekę komórek
Bardziej szczegółowoPodstawy i języki programowania
Podstawy i języki programowania Laboratorium 3 - operatory oraz instrukcje warunkowe i wyboru mgr inż. Krzysztof Szwarc krzysztof@szwarc.net.pl Sosnowiec, 19 października 2018 1 / 35 mgr inż. Krzysztof
Bardziej szczegółowo(przykład uogólniony)
Serial Peripheral Interface (przykład uogólniony) Brak standardu. Inne stosowane nazwy: Synchronous Serial Port (SSP), 4 wire SSI (Synchronous Serial Interface, Texas Instrument), Microwire (National Semiconductor).
Bardziej szczegółowoLABORATORIUM ELEKTRONIKI I TEORII OBWODÓW
POLITECHNIKA POZNAŃSKA FILIA W PILE LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW numer ćwiczenia: data wykonania ćwiczenia: data oddania sprawozdania: OCENA: 6 21.11.2002 28.11.2002 tytuł ćwiczenia: wykonawcy:
Bardziej szczegółowoMikrooperacje. Mikrooperacje arytmetyczne
Przygotowanie: Przemysław Sołtan e-mail: kerk@moskit.ie.tu.koszalin.pl Mikrooperacje Mikrooperacja to elementarna operacja wykonywana podczas jednego taktu zegara mikroprocesora na informacji przechowywanej
Bardziej szczegółowoKrótkie przypomnienie
Krótkie przypomnienie Prawa de Morgana: Kod Gray'a A+ B= Ā B AB= Ā + B Układ kombinacyjne: Tablicy prawdy Symbolu graficznego Równania Boole a NOR Negative-AND w.11, p.1 XOR Układy arytmetyczne Cyfrowe
Bardziej szczegółowoLaboratorium Wstawianie skryptu na stroną: 2. Komentarze: 3. Deklaracja zmiennych
1. Wstawianie skryptu na stroną: Laboratorium 1 Do umieszczenia skryptów na stronie służy znacznik: //dla HTML5 ...instrukcje skryptu //dla HTML4 ...instrukcje
Bardziej szczegółowoCyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2
Cyfrowe układy sekwencyjne 5 grudnia 2013 Wojciech Kucewicz 2 Układy sekwencyjne Układy sekwencyjne to takie układy logiczne, których stan wyjść zależy nie tylko od aktualnego stanu wejść, lecz również
Bardziej szczegółowoAutomatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder
Treść wykładów: utomatyka dr inż. Szymon Surma szymon.surma@polsl.pl http://zawt.polsl.pl/studia pok., tel. +48 6 46. Podstawy automatyki. Układy kombinacyjne,. Charakterystyka,. Multiplekser, demultiplekser,.
Bardziej szczegółowoProjekt prostego procesora
Projekt prostego procesora Opracowany przez Rafała Walkowiaka dla zajęć z PTC 2012/2013 w oparciu o Laboratory Exercise 9 Altera Corporation Rysunek 1 przedstawia schemat układu cyfrowego stanowiącego
Bardziej szczegółowoUkłady kryptograficzne z uŝyciem rejestrów LFSR
Układy kryptograficzne z uŝyciem rejestrów FSR Algorytmy kryptograficzne uŝywane w systemach telekomunikacyjnych własność modulo 2 funkcji XOR P K K = P = P 2 Rejestr z liniowym sprzęŝeniem zwrotnym FSR
Bardziej szczegółowoWFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY
WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie
Bardziej szczegółowoKurs Podstawowy S7. Spis treści. Dzień 1
Spis treści Dzień 1 I System SIMATIC S7 - wprowadzenie (wersja 1401) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6 Podstawowe
Bardziej szczegółowoSynteza strukturalna automatów Moore'a i Mealy
Synteza strukturalna automatów Moore'a i Mealy Formalna definicja automatu: A = < Z, Q, Y, Φ, Ψ, q 0 > Z alfabet wejściowy Q zbiór stanów wewnętrznych Y alfabet wyjściowy Φ funkcja przejść q(t+1) = Φ (q(t),
Bardziej szczegółowoProgramowalne układy logiczne kod kursu: ETD Układy kombinacyjne, przypisania, blokujące i nieblokujące cz.2 W
Programowalne układy logiczne kod kursu: ETD008270 Układy kombinacyjne, przypisania, blokujące i nieblokujące cz.2 W4 23.03.2018 mgr inż. Maciej Rudek UKŁADY KOMBINACYJNE Układy kombinacyjne Układ kombinacyjny
Bardziej szczegółowoStatyczne badanie przerzutników - ćwiczenie 3
Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz
Bardziej szczegółowoPlan wykładu. Architektura systemów komputerowych. Cezary Bolek
Architektura systemów komputerowych Poziom układów logicznych. Układy sekwencyjne Cezary Bolek Katedra Informatyki Plan wykładu Układy sekwencyjne Synchroniczność, asynchroniczność Zatrzaski Przerzutniki
Bardziej szczegółowoPodstawy Programowania C++
Wykład 3 - podstawowe konstrukcje Instytut Automatyki i Robotyki Warszawa, 2014 Wstęp Plan wykładu Struktura programu, instrukcja przypisania, podstawowe typy danych, zapis i odczyt danych, wyrażenia:
Bardziej szczegółowoWSTĘP DO ELEKTRONIKI
WSTĘP DO ELEKTRONIKI Część VII Układy cyfrowe Janusz Brzychczyk IF UJ Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów, którym przyporządkowywane
Bardziej szczegółowoRealizacja bezpiecznego programowalnego sterownika logicznego z wykorzystaniem języków HDL
Realizacja bezpiecznego programowalnego sterownika logicznego z wykorzystaniem języków HDL Arkadiusz Bukowiec 1 Radosław Gąsiorek 2 Agnieszka Węgrzyn 3 Prezentowany referat przedstawia ogólną koncepcję
Bardziej szczegółowoProgramowanie strukturalne. Opis ogólny programu w Turbo Pascalu
Programowanie strukturalne Opis ogólny programu w Turbo Pascalu STRUKTURA PROGRAMU W TURBO PASCALU Program nazwa; } nagłówek programu uses nazwy modułów; } blok deklaracji modułów const } blok deklaracji
Bardziej szczegółowo1 Podstawy c++ w pigułce.
1 Podstawy c++ w pigułce. 1.1 Struktura dokumentu. Kod programu c++ jest zwykłym tekstem napisanym w dowolnym edytorze. Plikowi takiemu nadaje się zwykle rozszerzenie.cpp i kompiluje za pomocą kompilatora,
Bardziej szczegółowoPrzerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1
Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1 PODSTAWY TECHNIKI MIKROPROCESOROWEJ 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA
Bardziej szczegółowoAKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.
AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Elektroniki LABORATORIUM Elektronika LICZNIKI ELWIS Rev.1.0 1. Wprowadzenie Celem
Bardziej szczegółowo1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych
.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych.. Przerzutniki synchroniczne Istota działania przerzutników synchronicznych polega na tym, że zmiana stanu wewnętrznego powinna nastąpić
Bardziej szczegółowo