Mikroprocesory z architekturą RISC
|
|
- Filip Cieślik
- 6 lat temu
- Przeglądów:
Transkrypt
1
2 Mikroprocesory z architekturą RISC Koncepcja mikrokomputerów z architekturą RISC (Reduced Instruction Set Computer), pozwala na przejęcie sterowaniem mikrokomputerem na niskim poziomie przez oprogramowanie. Nadrzędnym celem architektury tego typu jest zmniejszenie liczby taktów zegarowych, składających się na cykl rozkazowy. Obecnie produkowane procesory RISC, pozwalają na osiągnięcie rezultatujeden lub więcej skończonych rozkazów w ciągu kaŝdego cyklu rozkazowego. Takie wyniki uzyskuje się nie na zasadzie, iŝ jeden rozkaz zajmuje jeden cykl zegarowy, ale na drodze przetwarzania strumieniowego i jest wynikiem średniej prędkości przetwarzania rozkazów. Podstawowe własności mikroprocesora z architekturą RISC to: - Wszystkie rozkazy mają ten sam format. - Wszystkie rozkazy zajmują ten sam czas wykonania. - Wymiana informacji z pamięcią i rozkazy arytmetyczno- logiczne wykonują się niezaleŝnie. - Sterowanie przepływem rozkazów i ich wykonaniem jest realizowane sprzętowo. Powszechną w mikroprocesorach RISC metodą zmniejszającą średnią liczbę taktów zegara na rozkaz, bez wydłuŝania czasu taktu zegara jest metoda strumieniowego wykonywania rozkazów. Istnieją jednak pewne ograniczenia w stosowaniu strumieniowej metody przetwarzaniꗬá Еꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬ 2
3 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬЕꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬ 3
4 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬlꗬꗬꗬꗬ 4
5 5
6 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ8ꗬꗬꗬ4ꗬꗬꗬ ŤꗬꗬꗬꗬꗬꗬꗬIJꗬꗬꗬꗬꗬꗬꗬ"ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ$ꗬꗬꗬꗬꗬꗬꗬtꗬꗬꗬĵꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ 6
7 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ 7
8 8
9 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ 9
10 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ 10
11 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬ0ꗬꗬꗬꗬꗬꗬꗬ0ꗬꗬꗬꗬꗬꗬꗬ ꗬꗬ 11
12 12
13 ꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬꗬÙꗬ ꗬ Mikroprocesory z architekturą RISC Koncepcja mikrokomputerów z architekturą RISC (Reduced Instruction Set Computer), pozwala na przejęcie sterowaniem mikrokomputerem na niskim 13
14 poziomie przez oprogramowanie. Nadrzędnym celem architektury tego typu jest 14
15 15
16 ją na osiągnięcie rezultatu- jeden lub więcej skończonych rozkazów w ciągu 16
17 17
18 muje jeden cykl zegarowy, ale na drodze przetwarzania strumieniowego i jest 18
19 m średniej prędkości przetwarzania rozkazów. 19
20 20
21 - EXECUTE - WRITE SC to: Wszowania rozkazu (ustalenie rodzaju operacji i miejsca argumentów). Faza wykonania rozkazu. Faza zapisu wyniku (w przypadku operacji arytmetycznologicznych wynik jest zapisywany w odpowiednim rejestrze, przy rozkazach komunikacji z pamięcią wykonany jest cykl odczytu lub zapisu pamięci). PoniewaŜ proces przetwarzania strumieniowego jest najbardziej efektywny, gdy wszystkie fazy mają ten sam czas trwania, czas ten jest przyjęty jako czas trwania cyklu zegarowego. DłuŜszym czasem trwania odznaczać się będą z pewnością rozkazy, wymagające kontaktu z pamięcią zewnętrzną (czas potrzebny na obliczenie adresu fizycznego i pobranie argumentu). Dlatego w procesorach RISC przyjęto zasadę stosowania architektury Load/Store (ładuj i pamiętaj) w której wszystkie rozkazy arytmetyczno- logiczne wykonywane są na argumentach zawartych w rejestrach wewnętrznych. Na rysunku 1.1 pokazano porównanie przetwarzania skalarnego (klasyczne mikroprocesory CISC) i strumieniowego- RISC. Rys.1.1. Przetwarzanie a) skalarne, b) strumieniowe. Aby procesory typu RISC mogły pracować efektywnie, istnieje potrzeba zapewnienia odpowiedniego środowiska sprzętowego. Współcześnie produkowane procesory RISC cechuje: - wyposaŝenie mikroprocesora w duŝą liczbę rejestrów uniwersalnych (32, 64, 128), - wyposaŝenie w duŝą pamięć notatnikową CACHE, - wykonywanie operacji arytmetyczno-logicznych w układach kombinacyjnych, co powoduje rozbudowanie arytmometrów, ale zapewnia wykonanie operacji w jednym takcie zegara, 21
22 - jednolity format rozkazów (poszczególne rozkazy mają tę samą ilość bitów i takie same pola funkcjonalne), - aby ograniczyć ilość przesłań, operacje arytmetyczno logiczne odnoszą się do trzech operandów: dwa źródła jeden przeznaczenia. - Aby ograniczyć ilość rozkazów stosuje się duŝą długość słowa maszynowego (32, 64 do 128 bitów). Struktura stanowiska laboratoryjnego z mikroprocesorem Power PC603 Na rysunku 1.1. pokazano kasetę z modułami systemu Power PC603. Rys.1.1. Struktura stanowiska Na rysunku 1.2. przedstawiono rozmieszczenie przycisków manipulacyjnych na konsoli obserwacyjno sterującej. 22
23 Rys.1.2. Konsola obserwacyjno-sterująca Ćwiczenie Część 1- pokazowa Rejestr stanu procesora MSR (machine state register) Zawartość MSR moŝna zmienić rozkazami: mtmsr sc rfi Mfmsr (move to msr) (system call) (return from interrupt Odczyt zawartości MSR (move from msr) POW TGPR 0 EE PR FP ME FE0 SE 0 FE1 0 EP IT DT
24 TGPR POW EE PR FP ME FE0, FE1 SE EP IT DT czasowa zmiana połoŝenia rejestrów GPR0-3 ustawienie poboru mocy zezwolenie na przerwanie zewnętrzne poziom uprzywilejowania zezwolenie na wykonywanie operacji zmiennoprzecinkowych zezwolenie na przerwanie błędu sprzętowego tryb obsługi przerwań zmiennoprzecinkowych praca krokowa prefix przerwań EP=0 - programy obsługi stanów wyjątkowych zaczynają się od adresów 000n nnnn EP=1 - programy obsługi stanów wyjątkowych zaczynają się od adresów FFFn nnnn translacja adresu rozkazu translacja adresów danych Wpisz do pamięci następujący program: adres dana rozkaz komentarz FFF andi r 1,0000 Iloczyn logiczny z argumentem 0000 dolnej połowy r 1 FFF andis r 1,0000 Iloczyn logiczny z argumentem 0000 górnej połowy r 1 FFF FF F0 oris r 1,FFF0 Suma logiczna z argumentem FFF0 górnej połowy r 1 FFF0010C 7C A6 mfmsr r 3,MSR Przenoszenie z rejestru stanu procesora do r 3 FFF stw (r 1 ),r 3 Zapis zawartości r 3 pod adres pamięci zawarty w r 1 Przekrokuj po wyzerowaniu wpisany program. Po załadowaniu do kolejki następnego rozkazu (spod adresu FFF przypadkowa wartość), nastąpi wykonanie zapisu do pamięci pod adres FFF zawartości rejestru r 3 czyli stanu rejestru MSR. Odpisz wyświetlaną daną. Sprawdź który bit lub bity są ustawione w stan logiczny 1 za co te bity odpowiadają i jaki jest obecny stan procesora. PoniŜej pokazano sposób numeracji bitów (dolna połowa długiego słowa). 24
25 EP IT DT Reakcja procesora Power PC 603 na stany wyjątkowe, Obsługa stanów wyjątkowych w PC 603 Generalnym załoŝeniem w działaniu procesorów RISC, w porównaniu z CISC-ami jest ograniczenie kontaktów z pamięcią zewnętrzną, poprzez stosowanie rejestrów wewnętrznych o róŝnym przeznaczeniu. A zatem nie istnieje stos umieszczony w pamięci zewnętrznej- taki jak w procesorach CISC. W Power PC603 jest oddzielny stos wewnętrzny (zrealizowany sprzętowo), w przeznaczonych do tego celu rejestrach, uŝywany przy obsłudze wyjątków. Jest on jednopoziomowy. Pamiętany jest stan: licznika rozkazów PC i rejestru stanu MSR. Działanie stosu pokazuje poniŝszy program. Zapisać program do pamięci od wskazanych adresów. adres dana rozkaz komentarz FFF00100 C lfd fr 1,(adres) Ładowanie słowa zmiennoprzecinkowego podwójnej precyzji (wykonywanie operacji zmiennoprzecinkowych zablokowane) FFF oris r 1,0000 Suma logiczna z argumentem FFF0 górnej połowy r 1 Obsługa wyjątku FFF C 5A 02 A6 mfspr r 2,SRR0 Załaduj zawartość rejestru SRR0 do r 2 FFF andi r 1,0000 Iloczyn logiczny z argumentem 0000 dolnej połowy r 1 FFF andis r 1,0000 Iloczyn logiczny z argumentem 0000 górnej połowy r 1 FFF0080C FF F0 oris r 1,FFF0 Suma logiczna z argumentem FFF0 górnej połowy r 1 FFF stw (r 1 ),r 2 Wyślij zawartość r 2 pod adres pamięci zawarty w r 1 FFF C 9B 02 A6 mfmsr r 4,SRR1 Załaduj zawartość 25
26 rejestru SRR1 do r 4 FFF stw (r 1 +4),r 4 Wyślij zawartość r 2 pod adres pamięci zawarty w r 1 zwiększony o 4 FFF0081C 4C rfi Powrót ze stanu wyjątkowego FFF oris r1,0000 Suma logiczna z argumentem FFF0 górnej połowy r 1 Po wpisaniu programu wyzerować system (gorący reset HRESET), przekrokować program. Po HRESET zablokowane jest wykonywanie operacji zmiennoprzecinkowych ( w rejestrze stanu procesora MSR: bit FP=0). Po HRESET początkowa wartość licznika rozkazów PC wynosi FFF Pod tym adresem znajduje się instrukcja lfd fr 1,(adres). Jest to rozkaz ładowania słowa zmiennoprzecinkowego podwójnej precyzji. Po stwierdzeniu wyjątku, jego obsługa zaczyna się od ustalonego (stałego) adresu (dla EP=1) FFF W rejestrach zapamiętywane są: SRR0- bieŝący PC, SRR1- MSR (słowo stanu). NaleŜy przeanalizować program i zapisać stan rejestru PC oraz MSR (widoczny na wyświetlaczu konsoli w trakcie zapisu do pamięci). Na liście rozkazów procesora Power PC 603 nie ma rozkazu NOP. Jego rolę mogą pełnić rozkazy: ori r x,0000, oris r x,0000, andi r x,ffff, andis r x,ffff (nie zmieniające zawartości rejestru). Wykorzystanie rejestru LR (Link Register) Kolejną cechą róŝniącą RISC od CISC- jest sposób przechowywania adresów powrotnych z podprogramów. Nie ma moŝliwości zorganizowania stosu w pamięci zewnętrznej- tak jak w CISC. A zatem, jeden z rejestrów wewnętrznych specjalnego przeznaczenia, zwany LINK REGISTER (LR) został przeznaczony wyłącznie do przechowywania adresów powrotnych z podprogramów. Rejestr LR to jednopoziomowy stos wewnętrzny dla procedur, obsługiwany programowo. Rejestr LR jest rejestrem specjalnego przeznaczenia (spr- special purpose register), a zatem nie moŝna bezpośrednio zapisać do niego danych ani wysłać jego zawartości do pamięci. NaleŜy dokonać tego pośrednio, przez któryś z rejestrów ogólnego przeznaczenia (GPR0-31). Ilustruje to poniŝszy przykład. 26
27 W terminologii stosowanej dla Power PC 603 stosuje się zamiast określenia wywołanie procedury- terminu skok ze śladem. Podwójna pętla programowa (pętla zewnętrzna, w niej pętla wewnętrzna). Wpisz do pamięci procesora poniŝszy program od podanych adresów. adres dana rozkaz komentarz FFF bcl Skok ze śladem pod adres FFF pętla zewnętrzna FFF bc Skok do samego siebie FFF oris r 1,0000 Jako NOP FFF0010C oris r 1,0000 Jako NOP FFF C A6 mfspr r 2,LR Przenoszenie zawartości LR do r 2 FFF andi r 1,0000 Iloczyn logiczny z argumentem 0000 dolnej połowy r 1 FFF andis r 1,0000 Iloczyn logiczny z argumentem 0000 górnej połowy r 1 FFF0011C FF F0 oris r 1,FFF0 Suma logiczna z argumentem FFF0 górnej połowy r 1 FFF stw (r 1 ),r 2 Wysłanie zawartości r 2 (LR) pod adres wskazany przez r 1 FFF D bcl Skok ze śladem pod adres FFF pętla wewnętrzna 27
28 FFF oris r 1,0000 Jako NOP FFF0012C bc Skok do samego siebie FFF C A6 mfspr r 3,LR Przenoszenie zawartości LR do r 3 FFF stw (r 1 +4),r 3 Wysłanie zawartości r 3 (LR) pod adres wskazany przez r 1+4 FFF C bclr Skok według śladu (czyli powrót z podprogramu wewnętrznego) FFF0013C oris r 1,0000 Jako NOP Po wpisaniu programu zresetuj system i przekrokuj program. Zwróć uwagę na kolejne zapisy stanu rejestru LR do komórek pamięci pod adresy FFF00000 i FFF Jak widać z powyŝszego programu, poprzedni LR (z pierwszej pętli), został utracony. Aby go odzyskać, naleŝy programowo czyli osobnym rozkazem (mtspr) wpisać go z r 2 (gdzie został zachowany) do LR. NaleŜy w tym celu zmienić program następująco (od adresu FFF00138): FFF C A6 Mtspr LR,r 2 Przenoszenie zawartości rejestru r 2 do LR FFF0013C 7C bclr Skok według nowego śladu (czyli powrót z podprogramu zewnętrznego) FFF oris r 1,0000 Jako NOP Po wyzerowaniu systemu przekrokuj program. Zanotuj stan rejestru LR po pierwszym i drugim skoku ze śladem. Jak widać teraz po odzyskaniu zawartości LR z zewnętrznej (pierwszej) pętli, moŝliwy jest powrót na jej początek. Część 2- praktyczna Opracuj program obliczający wartość n! Wskazówki: - wartość n podajemy w lokacji pamięciowej FFF00000h - wynik µp. wpisuje do lokacji FFF00000h (tej samej) - aby wprowadzić daną natychmiastową do wybranego rejestru naleŝy uŝyć instrukcji: andi 0000h dolnej połowy andis 0000h górnej połowy wyzerowanie rejestru 28
29 ori - dolnej połowy oris - górnej połowy wprowadzenie danej do wynika to z przyjęcia sztywnego formatu instrukcji (32 bity). - wykorzystaj rejestr CTR (do bieŝącego n i od razu jako licznik pętli) - do zamknięcia pętli wykorzystać rozkaz bc (kod 16-dziesiętnie, wybierz pole B0, B1-nieistotne, LK=0 (bez śladu), wygodniej jest dla adresacji absolutnej AA=1 - jeden z rejestrów GPR przeznacz na iloczyn cząstkowy, do mnoŝenia uŝyj instrukcji mullw - jednego z rejestrów uŝyj jako rejestru adresujacego (FFF00000h) do odczytu n uŝyj instrukcji lwz, a do zapisu n! stw - komunikacja z rejestrami specjalnymi (obok nich jest numer własny dziesiętnie) poprzez rejestry GPR 0 31 instrukcjami mtspr, mfspr - naleŝy pamiętać Ŝe GPR0 nie moŝe być rejestrem adresującym (jest to adresacja względna zera) - kody operacyjne podane są w zapisie dziesiętnym trzeba je zapisać binarnie w normalnym porządku (MSB... LSB) - w pętli wstaw instrukcję stw do kontroli poprawności obliczeń - instrukcja bc pole BI dowolne (np ) pole B0 takie jak dla funkcji: -CTR, skok gdy CTR 0, bit przewidywania skoku y=0, zastosuj przesunięcie względne (AA=0) (LK=0) pamiętając Ŝe wynosi ono dla skoku do siebie, F... F dla 1 rozkazu wstecz itd. (2 LSB są zawsze 00 bo rozkazy są cztero bajtowe) przykładowy szkic procedury: r1 FFF r2 (r1) r3 1 (iloczyn częściowy) CTR r2 r2 CTR 29
30 r3 r2 r3 bc (r1) r3 daje to instrukcje: andi r1,0000h andis r1,0000 oris r1,fff0 lwz r2,o(r1) andi r3,0000 andis r3,0000 ori r3,0001 mtspr CTR,r2 mfspr r2,ctr mullw r3,r2,r3 stw r3,(r1) bc dalej dowolnie, i tak mikroprocesor zablokuje się w stanie wyjątkowymnielegalnej instrukcji. Po zamianie na kody heksadecymalne, do komórki o adresie FFF00000 wpisz dowolną cyfrę- np. 5. Wpisz program od adresu FFF Wyzeruj system i przekrokuj program zapisując kolejne iloczyny, widoczne podczas zapisu do komórki FFF00000 (uwaga pierwszy kontkat z komórką FFF00000 to odczyt argumentu). Zamień odpisane liczby na kod dziesiętny. Przykład kodowania instrukcji- rozkaz andi r 1,0000 Format rozkazu: Kod rozkazu Źródło S Przeznaczenie A Dana natychmiastowa
31 Lista rozkazów procesora Power PC
32 32
33 33
34 34
35 35
36 36
37 37
38 38
39 39
40 40
41 41
42 42
43 43
44 44
45 45
46 46
47 47
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania
Bardziej szczegółowoLogiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
Bardziej szczegółowoMOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
Bardziej szczegółowoMikroprocesor RISC Power PC 603. Literatura: MPC603e & EC603e RISC Microprocessors User's Manual
Mikroprocesor RISC Power PC 603 Literatura: MPC603e & EC603e RISC Microprocessors User's Manual Schemat blokowy INSTRUCTION UNIT SEQUENTIAL FETCHER- zatrzaskuje kolejne instrukcje z pamięci podręcznej
Bardziej szczegółowoStruktura i działanie jednostki centralnej
Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala
Bardziej szczegółowoProjektowanie. Projektowanie mikroprocesorów
WYKŁAD Projektowanie mikroprocesorów Projektowanie układ adów w cyfrowych - podsumowanie Algebra Boole a Bramki logiczne i przerzutniki Automat skończony System binarny i reprezentacja danych Synteza logiczna
Bardziej szczegółowoUkład sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Bardziej szczegółowoBudowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
Bardziej szczegółowoOrganizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej
Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza
Bardziej szczegółowoUkład wykonawczy, instrukcje i adresowanie. Dariusz Chaberski
Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta
Bardziej szczegółowoTechnika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Bardziej szczegółowoArchitektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt
Architektura komputera Architektura von Neumanna: Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt Zawartośd tej pamięci jest adresowana przez wskazanie miejsca, bez względu
Bardziej szczegółowoStruktura stanowiska laboratoryjnego
Struktura stanowiska laboratoryjnego Na rysunku 1.1. pokazano strukturę stanowiska pomiarowego, na rysunku 1.2. najwaŝniejsze przyciski manipulacyjne na konsoli obserwacyjno- sterującej. Rys.1.1. Struktura
Bardziej szczegółowoArchitektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna
Architektura komputerów. Literatura: 1. Piotr Metzger, Anatomia PC, wyd. IX, Helion 2004 2. Scott Mueller, Rozbudowa i naprawa PC, wyd. XVIII, Helion 2009 3. Tomasz Kowalski, Urządzenia techniki komputerowej,
Bardziej szczegółowoTechnika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,
Bardziej szczegółowoLEKCJA TEMAT: Zasada działania komputera.
LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem
Bardziej szczegółowoBudowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
Bardziej szczegółowoLEKCJA TEMAT: Współczesne procesory.
LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić
Bardziej szczegółowoMIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Bardziej szczegółowoPodstawy Techniki Mikroprocesorowej
Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.
Bardziej szczegółowoPrzykładowe pytania DSP 1
Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..
Bardziej szczegółowoWprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,
Bardziej szczegółowoWprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego
Bardziej szczegółowoWstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Bardziej szczegółowoSystemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak
Wprowadzenie Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły
Bardziej szczegółowoArchitektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Bardziej szczegółowoMagistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
Bardziej szczegółowoSpis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Bardziej szczegółowoARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Bardziej szczegółowoArchitektura systemów komputerowych
Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Architektura systemów komputerowych dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat
Bardziej szczegółowoBudowa i zasada działania komputera. dr Artur Bartoszewski
Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu
Bardziej szczegółowoArchitektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych 1 dr Artur Bartoszewski Procesor część I 1. ALU 2. Cykl rozkazowy 3. Schemat blokowy CPU 4. Architektura CISC i RISC 2 Jednostka arytmetyczno-logiczna 3 Schemat blokowy
Bardziej szczegółowoArchitektura komputerów Reprezentacja liczb. Kodowanie rozkazów.
Architektura komputerów Reprezentacja liczb. Kodowanie rozkazów. Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka
Bardziej szczegółowoPodstawy techniki mikroprocesorowej. Dr inż. Grzegorz Kosobudzki p.311a A-5. Tel
Podstawy techniki mikroprocesorowej Dr inż. Grzegorz Kosobudzki p.311a A-5. Tel. 071 3203746 grzegorz.kosobudzki@pwr.wroc.pl 2 Terminy zajęć Wykłady: niedziela 7.30 12.00 s.312 Kolokwium przedostatnie
Bardziej szczegółowoMikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
Bardziej szczegółowoWstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola
Wstęp: Interfejs portu równoległego 6821 i portu szeregowego 6850 firmy Motorola Struktura systemu 68008 z układami peryferyjnymi 6821, 6050 Na rysunku 1.1 pokazano strukturę stanowiska z interfejsami
Bardziej szczegółowoSystemy operacyjne. wykład dr Marcin Czarnota laboratorium mgr Radosław Maj
Systemy operacyjne wykład dr Marcin Czarnota laboratorium mgr Radosław Maj Plan wykładów 1. Wprowadzenie, 2. Procesy, wątki i zasoby, 3. Planowanie przydziału procesora, 4. Zarządzanie pamięcią operacyjną,
Bardziej szczegółowoArchitektura typu Single-Cycle
Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć
Bardziej szczegółowoModel programowy komputera I: format rozkazów, lista rozkazów, tryby adresowania, cykl rozkazowy, realizacja programu w komputerze.
Wykład Temat: Model programowy komputera I: format rozkazów, lista rozkazów, tryby adresowania, cykl rozkazowy, realizacja programu w komputerze. Zawartość wykładu: 1. Pojęcie modelu programowego procesora
Bardziej szczegółowoarchitektura komputerów w. 4 Realizacja sterowania
architektura komputerów w. 4 Realizacja sterowania Model komputera CPU Jednostka sterująca Program umieszczony wraz z danymi w pamięci jest wykonywany przez CPU program wykonywany jest sekwencyjnie, zmiana
Bardziej szczegółowoAdresowanie obiektów. Adresowanie bitów. Adresowanie bajtów i słów. Adresowanie bajtów i słów. Adresowanie timerów i liczników. Adresowanie timerów
Adresowanie obiektów Bit - stan pojedynczego sygnału - wejście lub wyjście dyskretne, bit pamięci Bajt - 8 bitów - wartość od -128 do +127 Słowo - 16 bitów - wartość od -32768 do 32767 -wejście lub wyjście
Bardziej szczegółowoSpis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11
Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.
Bardziej szczegółowo. III atyka, sem, Inform Symulator puterów Escape rchitektura kom A
Symulator Escape Konfiguracja ogólna Enable MUL and DIV Complete Set of Comp.Oper Sign Extension of B/H/W Memory Oper on B/H/W Program Program Dane Dane Załaduj konfigurację symulatora (File -> OpenFile)
Bardziej szczegółowoArchitektura mikroprocesorów z rdzeniem ColdFire
Architektura mikroprocesorów z rdzeniem ColdFire 1 Rodzina procesorów z rdzeniem ColdFire Rdzeń ColdFire V1: uproszczona wersja rdzenia ColdFire V2. Tryby adresowania, rozkazy procesora oraz operacje MAC/EMAC/DIV
Bardziej szczegółowodr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1
dr inż. Konrad Sobolewski Politechnika Warszawska Informatyka 1 Cel wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działanie systemu operacyjnego
Bardziej szczegółowoProcesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]
Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową
Bardziej szczegółowoArchitektura komputerów. Asembler procesorów rodziny x86
Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych
Bardziej szczegółowoRejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika
Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.
Bardziej szczegółowoorganizacja procesora 8086
Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala
Bardziej szczegółowoTechnika Mikroprocesorowa II Wykład 1
Technika Mikroprocesorowa II Wykład Literatura: Mikroprocesor Motorola (Freescale) M68008 Mikroprocesor 68008 jest 8-mio bitowym (zewnętrzna magistrala danych) przedstawicielem mikroprocesorów o architekturze
Bardziej szczegółowoWyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780
Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą
Bardziej szczegółowoTechnika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury
Technika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury Cel ćwiczenia: Głównym celem ćwiczenia jest nauczenie się obsługi klawiatury. Klawiatura jest jednym z urządzeń wejściowych i prawie zawsze występuje
Bardziej szczegółowoUTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
Bardziej szczegółowoArchitektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania
Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia
Bardziej szczegółowodr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL
Architektura komputerów wprowadzenie materiał do wykładu 3/3 dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia na Politechnice Poznańskiej w zakresie technologii informatycznych
Bardziej szczegółowoSYSTEM MIKROPROCESOROWY
SYSTEM MIKROPROCESOROWY CPU ROM RAM I/O AB DB CB Rys 4.1. System mikroprocesorowy MIKROPROCESOR RDZEŃ MIKROPROCESORA PODSTAWOWE ZESPOŁY FUNKCJONALNE MIKROPROCESORA Mikroprocesor zawiera następujące, podstawowe
Bardziej szczegółowoArchitektura potokowa RISC
Architektura potokowa RISC Podział zadania na odrębne części i niezależny sprzęt szeregowe Brak nawrotów" podczas pracy potokowe Przetwarzanie szeregowe i potokowe Podział instrukcji na fazy wykonania
Bardziej szczegółowoHardware mikrokontrolera X51
Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz
Bardziej szczegółowoPodstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...
Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8
Bardziej szczegółowoPodstawy Informatyki Układ sterujący
- wersja szyta - wersja mikroprogramowana Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi - wersja szyta - wersja mikroprogramowana Plan wykładu 1 Maszyna W Lista rozkazów maszyny
Bardziej szczegółowoKod znak-moduł. Wartość liczby wynosi. Reprezentacja liczb w kodzie ZM w 8-bitowym formacie:
Wykład 3 3-1 Reprezentacja liczb całkowitych ze znakiem Do przedstawienia liczb całkowitych ze znakiem stosowane są następujące kody: - ZM (znak-moduł) - U1 (uzupełnienie do 1) - U2 (uzupełnienie do 2)
Bardziej szczegółowoMetody obsługi zdarzeń
SWB - Przerwania, polling, timery - wykład 10 asz 1 Metody obsługi zdarzeń Przerwanie (ang. Interrupt) - zmiana sterowania, niezależnie od aktualnie wykonywanego programu, spowodowana pojawieniem się sygnału
Bardziej szczegółowoLABORATORIUM PROCESORY SYGNAŁOWE W AUTOMATYCE PRZEMYSŁOWEJ. Zasady arytmetyki stałoprzecinkowej oraz operacji arytmetycznych w formatach Q
LABORAORIUM PROCESORY SYGAŁOWE W AUOMAYCE PRZEMYSŁOWEJ Zasady arytmetyki stałoprzecinkowej oraz operacji arytmetycznych w formatach Q 1. Zasady arytmetyki stałoprzecinkowej. Kody stałopozycyjne mają ustalone
Bardziej szczegółowoKurs Zaawansowany S7. Spis treści. Dzień 1
Spis treści Dzień 1 I Konfiguracja sprzętowa i parametryzacja stacji SIMATIC S7 (wersja 1211) I-3 Dlaczego powinna zostać stworzona konfiguracja sprzętowa? I-4 Zadanie Konfiguracja sprzętowa I-5 Konfiguracja
Bardziej szczegółowoRozszerzalne kody operacji (przykład)
Tryby adresowania natychmiastowy (ang. immediate) bezpośredni (ang. direct) pośredni (ang. indirect) rejestrowy (ang. register) rejestrowy pośredni (ang. register indirect) z przesunieciem (indeksowanie)
Bardziej szczegółowoProcesor i jego architektura (CISC, RISC, 32/64 bity). Systemy wieloprocesorowe. wer Wojciech Myszka 16 pa«zdziernika 2008
Procesor i jego architektura (CISC, RISC, 32/64 bity). Systemy wieloprocesorowe. wer. 1.4 Wojciech Myszka 16 pa«zdziernika 2008 CISC I Complex Instruction Set Computers nazwa architektury mikroprocesorów
Bardziej szczegółowoUKŁADY MIKROPROGRAMOWALNE
UKŁAD MIKROPROGRAMOWALNE Układy sterujące mogą pracować samodzielnie, jednakże w przypadku bardziej złożonych układów (zwanych zespołami funkcjonalnymi) układ sterujący jest tylko jednym z układów drugim
Bardziej szczegółowoKsięgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86
Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86 Spis treści Wprowadzenie... 11 1. Architektura procesorów rodziny x86... 17 1.1. Model procesorów
Bardziej szczegółowoarchitektura komputerów w 1 1
8051 Port P2 Port P3 Transm. szeregowa Timery T0, T1 Układ przerwań Rejestr DPTR Licznik rozkazów Pamięć programu Port P0 Port P1 PSW ALU Rejestr B SFR akumulator 8051 STRUKTURA architektura komputerów
Bardziej szczegółowoKodowanie informacji. Kody liczbowe
Wykład 2 2-1 Kodowanie informacji PoniewaŜ komputer jest urządzeniem zbudowanym z układów cyfrowych, informacja przetwarzana przez niego musi być reprezentowana przy pomocy dwóch stanów - wysokiego i niskiego,
Bardziej szczegółowoPodstawy Informatyki Układ przerwań
maszyny W Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu maszyny W 1 Wprowadzenie Przerwania we współczesnych procesorach Rodzaje systemów przerwań Cykl rozkazowy
Bardziej szczegółowoArchitektura Systemów Komputerowych
Architektura Systemów Komputerowych Wykład 6: Budowa jednostki centralnej - CPU Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Procesor jednocyklowy Procesor
Bardziej szczegółowoProgramowanie Mikrokontrolerów
Programowanie Mikrokontrolerów Wyświetlacz alfanumeryczny oparty na sterowniku Hitachi HD44780. mgr inż. Paweł Poryzała Zakład Elektroniki Medycznej Alfanumeryczny wyświetlacz LCD Wyświetlacz LCD zagadnienia:
Bardziej szczegółowoWstęp. Stanowisko z mikroprocesorem Intel 8088
1 Wstęp Stanowisko z mikroprocesorem Intel 8088 Układ 8088 jest wersją mikroprocesora 8086. Zasadniczymi róŝnicami są: - 8- bitowa szyna danych (8086 ma 16- bitową szynę danych) - 4- bajtowa kolejka instrukcji
Bardziej szczegółowoLaboratorium przedmiotu Technika Cyfrowa
Laboratorium przedmiotu Technika Cyfrowa ćw.3 i 4: Asynchroniczne i synchroniczne automaty sekwencyjne 1. Implementacja asynchronicznych i synchronicznych maszyn stanu w języku VERILOG: Maszyny stanu w
Bardziej szczegółowoUTK Można stwierdzić, że wszystkie działania i operacje zachodzące w systemie są sterowane bądź inicjowane przez mikroprocesor.
Zadaniem centralnej jednostki przetwarzającej CPU (ang. Central Processing Unit), oprócz przetwarzania informacji jest sterowanie pracą pozostałych układów systemu. W skład CPU wchodzą mikroprocesor oraz
Bardziej szczegółowoTechnologie Informacyjne Wykład 3
Technologie Informacyjne Wykład 3 Procesor i jego architektura (CISC, RISC, 32/64 bity) Systemy wieloprocesorowe Wojciech Myszka Jakub Słowiński Katedra Mechaniki i Inżynierii Materiałowej Wydział Mechaniczny
Bardziej szczegółowoMikrokontroler 80C51
DSM-51 * STRONA 1 * Temat : Wiadomości podstawowe Układy cyfrowe to rodzaj układów elektronicznych, w których sygnały napięciowe przyjmują tylko określoną liczbę poziomów, którym przypisywane są wartości
Bardziej szczegółowoAdresowanie. W trybie natychmiastowym pole adresowe zawiera bezpośrednio operand czyli daną dla rozkazu.
W trybie natychmiastowym pole adresowe zawiera bezpośrednio operand czyli daną dla rozkazu. Wada: rozmiar argumentu ograniczony do rozmiaru pola adresowego Adresowanie bezpośrednie jest najbardziej podstawowym
Bardziej szczegółowo4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24
Wymagania proceduralnych języków wysokiego poziomu ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe procesorów ASK MP.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad.
Bardziej szczegółowoPodstawy techniki cyfrowej Mikroprocesory. Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin
Podstawy techniki cyfrowej Mikroprocesory Mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Mikroprocesor to układ cyfrowy wykonany jako pojedynczy układ scalony o wielkim stopniu integracji zdolny do wykonywania
Bardziej szczegółowoĆwiczenie nr 3. Wyświetlanie i wczytywanie danych
Ćwiczenie nr 3 Wyświetlanie i wczytywanie danych 3.1 Wstęp Współczesne komputery przetwarzają dane zakodowane za pomocą ciągów zerojedynkowych. W szczególności przetwarzane liczby kodowane są w systemie
Bardziej szczegółowoStronicowanie w systemie pamięci wirtualnej
Pamięć wirtualna Stronicowanie w systemie pamięci wirtualnej Stronicowanie z wymianą stron pomiędzy pamięcią pierwszego i drugiego rzędu. Zalety w porównaniu z prostym stronicowaniem: rozszerzenie przestrzeni
Bardziej szczegółowoPrzerwania, polling, timery - wykład 9
SWB - Przerwania, polling, timery - wykład 9 asz 1 Przerwania, polling, timery - wykład 9 Adam Szmigielski aszmigie@pjwstk.edu.pl SWB - Przerwania, polling, timery - wykład 9 asz 2 Metody obsługi zdarzeń
Bardziej szczegółowoSystemy wbudowane. Przykłady kodu Assembler
Systemy wbudowane Przykłady kodu Assembler Wstęp Slowo assembly w języku angielskim oznacza składać, montować W odniesieniu do języka programowania słowo to odnosi się do niskopoziomowego języka programowania
Bardziej szczegółowoArchitektura systemu komputerowego. Działanie systemu komputerowego. Przerwania. Obsługa przerwań (Interrupt Handling)
Struktury systemów komputerowych Architektura systemu komputerowego Działanie systemu komputerowego Struktura we/wy Struktura pamięci Hierarchia pamięci Ochrona sprzętowa Architektura 2.1 2.2 Działanie
Bardziej szczegółowoArchitektura komputerów Wykład 2
Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana
Bardziej szczegółowoWydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 ZEGAR CZASU RZECZYWISTEGO Ćwiczenie 4 Opracował: dr inŝ.
Bardziej szczegółowoTechnika mikroprocesorowa. Linia rozwojowa procesorów firmy Intel w latach
mikrokontrolery mikroprocesory Technika mikroprocesorowa Linia rozwojowa procesorów firmy Intel w latach 1970-2000 W krótkim pionierskim okresie firma Intel produkowała tylko mikroprocesory. W okresie
Bardziej szczegółowoWprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy
1 Wprowadzenie do informatyki i użytkowania komputerów Kodowanie informacji System komputerowy Kodowanie informacji 2 Co to jest? bit, bajt, kod ASCII. Jak działa system komputerowy? Co to jest? pamięć
Bardziej szczegółowoZarządzanie zasobami pamięci
Zarządzanie zasobami pamięci System operacyjny wykonuje programy umieszczone w pamięci operacyjnej. W pamięci operacyjnej przechowywany jest obecnie wykonywany program (proces) oraz niezbędne dane. Jeżeli
Bardziej szczegółowoMikroinformatyka. Wielozadaniowość
Mikroinformatyka Wielozadaniowość Zadanie Tryb chroniony przynajmniej jedno zadanie (task). Segment stanu zadania TSS (Task State Segment). Przestrzeń zadania (Execution Space). - segment kodu, - segment
Bardziej szczegółowoSystemy liczenia. 333= 3*100+3*10+3*1
Systemy liczenia. System dziesiętny jest systemem pozycyjnym, co oznacza, Ŝe wartość liczby zaleŝy od pozycji na której się ona znajduje np. w liczbie 333 kaŝda cyfra oznacza inną wartość bowiem: 333=
Bardziej szczegółowoLiteratura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.
Literatura 1. D. Gajski, Principles of Digital Design, Prentice- Hall, 1997 2. C. Zieliński, Podstawy projektowania układów cyfrowych, PWN, Warszawa 2003 3. G. de Micheli, Synteza i optymalizacja układów
Bardziej szczegółowoProgramowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 3: Architektura procesorów x86 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Pojęcia ogólne Budowa mikrokomputera Cykl
Bardziej szczegółowo