OPIS PATENTOWY. Patent dodatkowy do patentu. Zgłoszono: (P ) Pierwszeństwo: Zgłoszenie ogłoszono:

Wielkość: px
Rozpocząć pokaz od strony:

Download "OPIS PATENTOWY. Patent dodatkowy do patentu. Zgłoszono: (P ) Pierwszeństwo: Zgłoszenie ogłoszono:"

Transkrypt

1 POLSKA RZECZPOSPOLITA LUDOWA OPIS PATENTOWY Patent dodatkowy do patentu Zgłoszono: (P ) MKP G06f 9/06 URZĄD PATEflTOWY PRL Pierwszeństwo: Zgłoszenie ogłoszono: Opis patentowy opublikowano: Int. Cl2. G06F 9/06 G05B 15/02 CZYTELNIA Urzędu Portowego Twórcy wynalazku: Wiktor Kniaziew, Piotr Bojarek, Marek Pociask, Magdalena Kuczawska, Stanisław Wahl, Adam Gacek Uprawniony z patentu: Ośrodek Badawczo-Rozwojowy Sytemów Mechanizacji Elektrotechniki i Automatyki Górniczej, Katowice (Polska) Maszyna cyfrowa do obliczeń numerycznych, przetwarzania danych i sterowania procesami przemysłowymi Przedmiotem wynalazku jest maszyna cyfrowa do obliczeń numerycznych, przetwarzania danych i sterowa nia procesami przemysłowymi. Znane małe maszyny cyfrowe konstruowane są z punktu widzenia jednego typu zastosowań. Są to więc specjalistyczne maszyny cyfrowe do sterowania procesami technologicznymi, bądź też do obliczeń lub do prze twarzania danych. Ich konstrukcja uzależniona jest od przewidywanego sposobu wykorzystania, przy czym nie istnieje możliwość zmiany ich zastosowań. Ilość i typ operacji arytmetyczno-logicznych realizowanych przez takie specjalistyczne maszyny cyfrowe, związane są ściśle z przeznaczeniem maszyny cyfrowej. Znane są również duże maszyny cyfrowe, które są uniwersalne pod względem sposobu wykorzystania, ale odznaczają się złożoną strukturą wewnętrzną, wysoką ceną i dużymi kosztami eksploatacji. Ich zdolności obli czeniowe na ogół nie są w pełni wykorzystane. Przystosowanie małych maszyn cyfrowych do innego typu zastosowań niż przewidywane wymaga na ogół wyposażenia ich w dodatkowe bloki adaptacyjne, co znacznie podwyższa cenę tych maszyn. Znane małe specjalistyczne maszyny cyfrowe zawierają blok przetwarzania infor macji, układ sterowania, pamięć operacyjną oraz w zależności od przeznaczenia specjalistyczne układy sterowa nia takie jak kanał wejścia-wyjścia do współpracy ze standardowymi urządzeniami zewnętrznymi, bądź też kanał bezpośredniego dostępu do pamięci gdy maszyna przeznaczona jest do przetwarzania informacji, lub kanał współpracy z obiektem gdy maszynę wykorzystuje się do sterowania procesami przemysłowymi. W tych maszy nach specjalistyczne układy sterujące stanowią główne bloki funkcjonalne maszyny. Maszyny cyfrowe tego typu zawierają z reguły tylko jeden ze specjalistycznych układów sterowania w za leżności od przeznaczenia maszyny, a role pozostałych specjalistycznych układów sterowania pełni zasadniczy układ sterowania maszyny, ale w zmniejszonym zakresie. Wadą znanych małych maszyn cyfrowych jest brak możliwości wykorzystania ich zarówno do obliczeń, przetwarzania danych i sterowania procesami przemysłowy mi, ponadto w maszynach cyfrowych tego typu nie istnieje możliwość dowolnej konfiguracji urządzeń zewnę trznych przy równoczesnym zróżnicowaniu asortymentu urządzeń zewnętrznych. Specjalistyczne układy stero wania w tych maszynach mają na ogół ograniczone konstrukcyjnie reżimy pracy i nie zezwalają na współpracę z dowolną ilością urządzeń zewnętrznych lub punktów kontrolowanych sterowanego procesu przemysłowego.

2 Celem wynalazku jest opracowanie maszyny cyfrowej do obliczeń numerycznych, przetwarzania danych i sterowania procesami chnologicznymi, która ma strukturę umożliwiającą wykorzystanie jej w sposób uniwer salny lub w sposób specjalistyczny, przy czym w przypadku zastosowań specjalistycznych konstrukcja maszyny zezwala na dowolną rozbudowę specjalistycznych kanałów bez zmiany struktury wewnętrznej maszyny, a jedy nie przez dodanie dodatkowych kart sterujących bezpośrednio urządzeniami zewnętrznymi lub punktami kontro lowanymi sterowanego procesu. Maszyna cyfrowa do obliczeń numerycznych, przetwarzania danych i sterowania procesami przemysłowy mi według wynalazku zawiera blok przetwarzania informacji, stanowiący jedrostkę arytmentyczno-logiczną, operacyjną pamięć ferrytową, układ sterowania oraz system wejścia-wyjścia. W skład systemu wejścia-wyjścia maszyny cyfrowej według wynalazku wchodzą kanał urządzeń zewnętrznych, kanał bezpośredniego dostępu do pamięci oraz kanał przemysłowy do sterowania procesami przemysłowymi. W skład każdego z kanałów wchodzi karta sterująca kanału połączona poprzez magistralę sterowania z układem sterowania maszyny i poprzez magistralę pamięci operacyjnej z operacyjną pamięcią ferrytową lub też poprzez magistralę arytmometru z jednostką arytmetyczno-logiczną. Z kart sterujących kanałami wyprowadzone. są magistrale kanałów specjalistycznych, poprzez które przyłączone są do kart sterujących kanałami karty interface'u sterujące zewnętrznymi urządzeniami lub punktami kontrolowanymi, sterowanego przez maszynę procesu przemysłowego. Karta sterująca kanału urządzeń zewnętrznych połączona jest z układem sterowania maszyny poprzez magistralę sterowania oraz z jednostką arytmetyczno-logiczną poprzez magistralę arytmometru. Do karty sterują cej kanału urządzeń zewnętrznych dołączone są karty interface'u urządzeń pracujących w kanale urządzeń zewnętrznych oraz w kanale bezpośredniego dostępu do pamięci. Karty interface'u urządzeń zewnętrznych połączone są,bezpośrednio z urządzeniami zewnętrznymi. Linie łączące kartę sterującą kanału urządzeń zewnętrznych z kartami interface'u tych urządzeń stanowią magistralę kanału urządzeń zewnętrznych. W skład tej magistrali wchodzą linie informacyjne, sterujące, oraz adresowe. Liniami adresowymi przesyłane są kody selekcyjne urządzeń zewnętrznych. Karta interface'u urządzeń zewnętrznych składa się z jednego lub kilku rejestrów buforowych ośmiobitowych, przerzutnika startu, przerzutnika zajętości, układu hierarchizacji zgłoszeń, układu sterowania i układu translacji poziomów sygnałów odpo wiednio do konwencji sygnałów przyjętej w urządzeniu zewnętrznym. Maszyna cyfrowa według wynalazku zawiera kanał bezpośredniego dostępu do pamięci operacyjnej. W skład kanału bezpośredniego dostępu do pamięci operacyjnej wchodzą karta sterująca transmisją blokową w kanale, karty interface'u zewnętrznych pamięci masowych oraz linie magistrali kanału. Karta sterująca trans misją blokową zawiera rejestr adresowy oraz licznik długości bloku połączone z magistralą arytmometru, rejestr informacyjny, którego wejścia połączone są z wyjściami zespołu bramek, w którym przeprowadza się komple tację informacji w słowa 16 bitowe. Wejścia tego zespołu bramek połączone są z liniami informacyjnymi magistrali kanału bezpośredniego dostępu do pamięci, wyjścia rejestru informacyjnego połączone są bezpośrednio z rejestrem wejściowym pamięci operacyjnej. Karta sterująca transmisją blokową zawiera ponadto zespół bramek logicznych przeznaczonych do dekompletacji słów 16 bitowych na byte, co uzależnione jest od tego czy transmisja informacji w kanale bezpo średniego dostępu do pamięci odbywa się w słowach czy w byte'ach. Wejścia zespołu bramek dekompletacji połączone są z rejestrem wyjściowym pamięci operacyjnej, wyjścia bramek dekompletacji połączone są z liniami informacyjnymi magistrali kanału bezpośredniego dostępu do pamięci. Linie informacyjne kanału bezpośredniego dostępu do pamięci tworzą dupleksową magistralę transmisji informacji między ferrytową pamięcią operacyjną a zewnętrznymi pamięciami masowymi. Karty interface'u zewnętrznych pamięci masowych pracujących w kanale bezpośredniego dostępu do pamięci operacyjnej posiada ją ogólną strukturę analogiczną jak karty interface'u urządzeń zewnętrznych pracujących w kanale urządzeń zewnętrznych. Maszyna cyfrowa według wynalazku zawiera kanał przemysłowy. W skład kanału przemysłowego wcho dzą: karta sterująca kanału, oraz zespół specjalistycznych kart przeznaczonych do wymiany informacji między kontrolowanymi punktami procesu przemysłowego a jednostką arytmetyczno-logiczną maszyny. Karta sterująca kanału przemysłowego zawiera układ sterowania połączony z układem sterowania jednostki centralnej poprzez magistralę sterowania oraz zespół bramek wymiany informacji, które połączone są poprzez magistralę arytmo metru z jednostką arytmetyczno-logiczną. Zespół bramek wymiany informacji połączony jest ze specjalistyczny mi kartami wymiany informacji. Karta sterująca kanału przemysłowego zawiera ponadto zespół bramek adresowych, których wejścia dołą czone są do magistrali arytmometru a wyjścia połączone są z kartami specjalistycznymi wymiany informacji.

3 Karta sterująca kanału przemysłowego połączona jest ze specjalistycznymi kartami wymiany informacji, dwoma zespołami jednokierunkowych linii informacyjnych liniami sterującymi i liniami adresowymi. Wszystkie te linie wychodzące z karty sterowania kanału przemysłowego stanowią magistralę kanału przemysłowego. Przedmiot wynalazku uwidoczniono w przykładowym rozwiązaniu na rysunku, gdzie fig. I przedstawia schemat blokowy maszyny cyfrowej i schematy blokowe zasadniczych układów kanałów w systemie wejścia-wyj ścia, fig. 2 schemat blokowy karty sterowania kanału wejścia-wyjścia, fig. 3 - schemat blokowy kanału bezpo średniego dostępu do pamięci, fig. 4 - schemat blokowy kanału rź*fnysk>wego, fig. 5 - schemat karty interface'u urządzeń zewnętrznych. Maszyna cyfrowa 1 według wynalazku, zawiera operacyjną pamięć ferrytową la, układ sterowania 4, jednostkę arytmetyczno-logiczną 3 oraz system wejścia-wyjścia 15a. System wejścia-wyjścia 15a zawiera kanał bezpośredniego dostępu do pamięci 7a, kanał urządzeń zewnętrznych 8a i kanał przemysłowy 9a. W skład kanału bezpośredniego dostępu do pamięci 7a wchodzą: karta sterująca transmisją blokową 7, magistrala kanału 13 oraz karty interface'u zewnętrznych pamięci masowych 10. Karty interface'u zewnętrznych pamięci maso wych 10 połączone są poprzez magistralę kanału bezpośredniego dostępu do pamięci 13 z kartą sterowania transmisją blokową 7, a poprzez magistralę kanału urządzeń peryferyjnych 14 z kartą sterowania kanału urzą dzeń zewnętrznych 8 oraz z zewnętrznymi pamięciami masowymi 17. Kanał urządzeń zewnętrznych 8a zawiera kartę sterowania kanału 8, która połączona jest z jednostką arytmetyczno-logiczną 3 poprzez magistralę arytmomertu 5 oraz z układem sterowania maszyny 4 poprzez magistralę sterowania 6. Ponadto w skład kanału urządzeń zewnętrznych 8a wchodzi magistrala kanału 14, która łączy kartę sterowania kanału 8 z kartami interface'u 11 urządzeń zewnętrznych 18. Kanał przemysłowy 9a zawiera kartę sterowania kanału 9 połączoną poprzez magistralę arytmometru 5 z jednostką arytmetyczno-lo giczną 3 i z układem sterowania maszyny 4 poprzez magistralę sterowania 6 oraz ze sterowanym procesem przemysłowym 16 poprzez specjalistyczne karty wymiany informacji 15. Karta sterująca kanału urządzeń zewnętrznych 8 zawiera (fig. 2) układ sterujący 32 połączony z układem sterowania maszyny 4 oraz z rejestrem kodu selekcyjnego 33, układ szyfrowania i deszyfrowania kodu selekcyj nego 31, który łączy się z układem sterowania maszyny 4 z bramkami wejściowymi 30 z rejestrem kodu selek cyjnego 33 i z kartami interface'u urządzeń zewnętrznych 11 poprzez magistralę adresową 36. Ponadto karta sterująca kanału urządzeń zewnętrznych 8 zawiera zespół bramek rozdziału informacji 30a. Wejścia bramek 29 połączone są z ośmioma bardziej znaczącymi pozycjami 28a rejestru akumulatora 28 wchodzącego w skład jednostki arytmetycznó-logicznej 3, wyjścia bramek wyjściowych 29 tworzą informację wyprowadzaną do urządzeń zewnętrznych 18 poprzez informacyjną magistralę wyjściową 34. Wejścia bramek wejściowych 30 połączone są z informacyjną magistralą wejściową 35, a wyjścia tych bramek 30 połączone są z ośmioma mniej znaczącymi pozycjami 28b rejestru akumulatora 28. Karty interface'u urządzeń zewnętrznych 11 połączone są ponadto z rejestrem kodu selekcyjnego 33 karty sterującej kanału 8 poprzez linie zgłoszeń 37. Karta interface'u urządzeń zewnętrznych 11 (fig. 5) zawiera jeden lub kilka rejestrów buforowych ośmiobitowych 22 połączonych z liniami informacyjnymi 19 magistrali kanału urządzeń zewnętrznych 14, przerzutnik startu 24, który połączony jest z układem sterowania 23 karty interface'u 11 i z urządzeniem zewnętrznym oraz z układem hierarchizacji zgłoszeń 26. Ponadto na karcie interface'u 11 znajduje się przerzutnik zajętości 25 połączony z układem sterowania 23, z układem hierarchizacji 26 i z urządzeniem zewnętrznym 18 oraz układ translacji poziomów sygnałów 27, który połączony jest z rejestrami buforowymi 22 oraz z urządzeniem zewnę trznym 18. Układ sterowania 23 karty interface'u urządzeń zewnętrznych 11 połączony jest z liniami sterującymi 20 i z liniami adresowymi 21 magistrali kanału 14 oraz z rejestrami buforowymi 22. Karta sterująca transmisją blokową 7 (fig. 3) zawiera rejestr adresowy 45 połączony z częścią 28d rejestru akumulatora 28, licznik długości bloku 48 połączony z częścią 43b rejestru 43 stanowiącym wydłużenie rejestru akumulatora 28 w jednostce arytmetycznó-logicznej 3. Rejestr adresowy 45 i licznik długości bloku 48 połączone są z układem sterowania przesyłem informacji 49, który to układ połączony jest ze wszystkimi pozostałymi układami znajdującymi się na karcie sterowania transmisją blokową 7 z przerzutnikami 28c rejestru 28 i 43a rejestru 43 oraz z kartami interface'u 10 zewnętrznych pamięci masowych 17. Na karcie sterowania transmisją blokową 7 znajduje się ponadto rejestr informacyjny 46, którego wejścia połączone są z wyjściami zespołu bramek kompletacji informacji 47, wejścia tego zespołu bramek połączone są z kartami interface'u 10 zewnętrznych pamięci masowych 17. Wyjścia rejestru informacyjnego 46 połączone są z rejestrem wejściowym 38 ferrytowej pamięci operacyjnej la. Na karcie sterującej transmisją blokową 7 znajduje się ponadto zespół bramek dekompletacji słów 50. Wejścia zespołu bramek dekompletacji 50 połączone są

4 z rejestrem wyjściowym 39 pamięci operacyjnej la a wyjścia tych bramek połączone są z kartami interfacełu 10. Układ sterowania przesyłem informacji 49 połączony jest również z układem sterowania 40 operacyjnej pamięci ferrytowej la. Karta sterowania 9 kanału przemysłowego 9a (fig. 4), zawiera układ sterowania 12 połączony z układem sterowania maszyny 4 i z zespołem bramek wymiany informacji 42 oraz ze specjalistycznymi kartami wymiany informacji 15. Zespół bramek wymiany informacji 42 zawiera bramki wejściowe 51, bramki wyjściowe 52 i bramki adresowe 53. Bramki wejściowe 51 i wyjściowe 52 połączone są ze specjalistycznymi kartami wymiany informacji 15, oraz z rejestrem akumulatora 28 jednostki arytmetyczno-logicznej 3. Bramki adresowe 53 połączo ne są z rejestrem wydłużenia 43 akumulatora 28, oraz ze specjalistycznymi kartami wymiany informacji 15. Specjalistyczne karty wymiany informacji 15 połączone są z określoną grupą punktów kontrolowanych sterowa nego procesu przemysłowego 16. Maszyna cyfrowa według wynalazku zawiera uniwersalny system wejścia-wyjścia 15a działający na zasadzie przerwań, co umożliwia równoczesną pracę kilku urządzeń zewnętrznych. Zastosowany w systemie wejścia-wyj ścia 15a sposób identyfikacji zgłaszających się urządzeń zewnętrznych polega na programowym pobieraniu numeru zgłoszonego urządzenia, co umożliwia oprogramowanie systemu wejścia-wyjścia. System wejścia-wyjścia 15a zawiera trzy specjalistyczne kanały. Transmisja informacji w kanale wejścia-wyjścia 8a odbywa się w byte'ach. linie informacyjne są jednokierunkowe. Informacja przesyłana z karty sterowania kanału 8 do jednostki arytmetyczno-logicznej 3 wpisywana jest na osiem mniej znaczących pozycji rejestru akumulatora 28. Informacja przesyłana z jednostki arytmetyczno-logicznej 3 do kanału wejścia-wyjścia 8a pobierana jest z ośmiu najbardziej znaczących pozycji rejestru-akumulatora 28. Współpraca urządzeń zewnętrznych 18 z jednostką centralną 1 odbywa się na zasadzie przerwań prioryte towych. Urządzenie zewnętrzne 18 pobudzane są do pracy sygnałem startu przekazywanym z układu sterowania maszyny 4 na kartę sterowania kanału 8, a stąd poprzez kartę interface'u 11 do urządzenia zewnętrznego 18. Sygnał startu ustawia na karcie interface'u 11 wybranego urządzenia przerzutnik startu 24 wstań logicznej jedynki powodując przez to uruchomienie urządzenia zewnętrznego 18, przy czym równocześnie zostaje zapalo ny przerzutnik zajętości 25. Po zakończeniu pracy urządzenia zewnętrznego 18 sygnał gotowości podawany z urządzenia zewnętrznego 18 gasi przerzutnik zajętości 25, co powoduje wysłanie do układu sterowania maszyny 4 sygnału przerwania priorytetowego. W tym samym momencie do rejestru kodu selekcyjnego 33 wpisywany jest numer urządzenia najstarszego w hierarchii zgłoszeń, żądającego w danej chwili dostępu do maszyny cyfrowej. Po przyjęciu przez układ sterowania maszyny 4 sygnału zgłoszenia urządzenia zewnętrznego 18, następuje programowa obsługa urządzenia. Po zakończeniu obsługi zerowany jest przerzutnik startu 24 sygnałem wysyłanym z karty sterowania kanału 8. Wybór urządzenia zewnętrznego 18 do współpracy z jednostką centralną 1 następuje przez wysyłanie z karty sterowania kanału urządzeń zewnętrznych 8 do kart interface'u urządzeń zewnętrznych 11 łącznie z sygnałami sterującymi sygnałów kodu selekcyjnego stanowiących adres urządzenia. Do każdej karty interface'u 11 sygnały kodu selekcyjnego.wysyłane są trzema liniami adresowymi 21, przy. czym do każdej z kart interface'u urządzeń zewnętrznych 11 doprowadzona jest irma kombinacja linii adreso wych 21. Szyfrowanie adresu karty zachodzi w układzie szyfrowania i deszyfrowania kodu selekcyjnego 31. Karty interface'u. urządzeń zewnętrznych 11 połączone są między sobą sygnałem blokady hierarchii zgłoszeń w ten sposób, że w przypadku zgłoszenia do obsługi karty o wyższym priorytecie w hierarchii zgłoszeń blokowa ne są zgłoszenia wszystkich kart o niższym priorytecie. Maszyna cyfrowa według wynalazku zawiera kanał bezpośredniego dostępu do pamięci 7a, który umożli wia wymianę informacji między ferrytową pamięcią operacyjną la a zewnętrznymi pamięciami masowymi 17 typu dysków, pamięci taśmowych, pamięci bębnowych. Transmisja informacji w kanale bezpośredniego dostępu do pamięci 7a zachodzi po uprzednim zadeklarowaniu adresu początku bloku w ferrytowej pamięci operacyjnej la, oraz długości transmitowanego bloku; kierunku transmisji ispodobu transmisji w słowach 16 bitowych, lub byte'ach. Adres początku bloku określa stan piętnastu najmniej znaczących pozycji 28d rejestru akumulatora 28, kierunek transmisji określa stan najbardziej znaczącego bitu 28c rejestru akumulatora 28. Sposób transmisji określony jest przez najbardziej znaczący bit 43a rejestru wydłużenia akumulatora 43, a długość transmitowane go bloku przez dwanaście najmniej znaczących pozycji 43b rejestru wydłużenia akumulatora 43. Podczas trarfsmisji skompletowane słowa w rejestrze informacji 46 przesyłane są do ferrytowej pamięci operacyjnej la do komórek, których adres określa aktualna zawartość rejestru adresowego 45. Po przesłaniu słowa, zawartość rejestru adresowego 45 zwiększona zostaje o jeden, a stan licznika długości 48 bloku zmniejszo ny zostaje o 1. Zakończenie transmisji całego bloku informacji sygnalizowane jest przez wyzerowanie licznika długości bloku 48. Wówczas do układu sterowania 4 wysyłany jest sygnał zakończenia transmisji, który jako zgłoszenie przerwania podawany jest poprzez magistralę 14 kanału urządzeń zewnętrznych 8a.

5 Maszyna cyfrowa według wynalazku zawiera kanał przemysłowy 9a przeznaczony do przesyłu informacji między jednostką centralną 1 a sterowanym procesem przemysłowym 16. W kanale przemysłowym 9a, transmi towana jest informacja w słowach szesnistobitowych do jednego z punktów kontrolowanych znajdujących się na obiekcie, których adres określany jest przez stan rejestru wydłużenia akumulatora 43. Słowo informacyjne w kanale przesyłowym 9a transmitowane jest w dwóch kierunkach między rejestrem akumulatora 28 a wybraną specjalistyczną kartą wymiany informacji 15. Adres specjalistycznej karty wymiany informacji 15, która może obsługiwać kilka kontrolowanych punktów sterowanego procesu 16 określany jest przez stan rejestru wydłużenia akumulatora 43. Zespół specja listycznych kart wymiany informacji 15 połączony jest z kartą sterowania kanału przemysłowego liniami infor macyjnymi, liniami sterowania, adresowymi i czterema liniami zgłoszeń priorytetowych. Zastrzeżenia patentowe 1. Maszyna cyfrowa do obliczeń numerycznych, przetwarzania danych i sterowania procesami technologicz nymi zawierająca operacyjną pamięć ferrytową, układ sterowania, jednostkę arytmetyczno-logiczną, system wejścia-wyjścia, znamienna tym, że w systemie wejścia-wyjścia (15a) zawiera specjalistyczny kanał urzą dzeń zewnętrznych (8a), specjalistyczny kanał bezpośredniego dostępu do pamięci (7a) oraz specjalistyczny kanał przemysłowy (9a), przy czym kanał urządzeń zewnętrznych (8a) zawiera kartę sterowania kanału (8) połączoną poprzez magistralę arytmometru (5) z jednostką arytmetyczno-logiczną (3), a poprzez magistralę sterowania (6) z układem steorwania maszyny (4), oraz poprzez magistralę kanału urządzeń zewnętrznych (14) z kartami interface'u (11), które to karty (11) połączone są bezpośrednio z urządzeniami zewnętrznymi (18), przy czym jedna karta interface'u (11) steruje tylko jednym urządzeniem zewnętrznym (18), natomiast kanał bezpośredniego dostępu do pamięci (7a) zawiera kartę sterowania transmisją blokową (7) połączoną z pamięcią operacyjną (la) poprzez magistralę pamięci (2) z jednostką arytmetyczno-logiczną (3) poprzez magistralę aryt mometru (5) z układem sterowania (4) poprzez magistralę sterowania (6) oraz z kartami interface'u (10) zewnę trznych pamięci masowych (17) poprzez magistralę kanału (14), które to karty interface'u (10) połączone są również z magistralą (14) kanału urządzeń zewnętrznych (8a), ponadto kanał przemysłowy (9a) zawiera kartę sterowania (9), która połączona jest poprzez magistralę arytmometru (5) z jednostką arytmetyczno-logiczną (3), a poprzez magistralę sterowania (6) z układem sterowania maszyny (4), oraz ze specjalistycznymi kartami wy miany informacji (15), które to karty (15) transmitują informację pomiędzy jednostką aryimetyczno-logiczną (3) a kontrolowanymi punktami sterowanego procesu przemysłowego (16). 2. Maszyna cyfrowa według zastrz. 1, znamienna tym, że karta sterowania (8) kanału urządzeń zewnętrznych (8a) zawiera zespół bramek rozdziału informacji (30a), który to zespół (30a) obejmuje bramki wejściowe (29), których wejścia połączone są z częścią (28a) rejestru akumulatora (28), natomiast wyjścia bramek (29) połączone są z rejestrami buforowymi (22) kart interface'u (11) oraz bramki wejściowe (30), których wyjścia połączone są z częścią 28b) rejestru (28), a wejścia połączone są z rejestrami buforowymi (22) kart interface'u (11), ponadto karta sterowania kanału urządzeń zewnętrznych (8) zawiera układ sterujący (32) połączony z układem sterowania maszyny (4) i z rejestrem kodu selekcyjnego (33), do którego to rejestru (33) wpisywany jest numer urządzenia (18) zgłaszającego się do obsługi, który to numer stanowi kombinację sygna łów podawanych z kart interface'u (11) liniami (37), oraz z kartami interface'u (11), ponadto karta sterowania kanału (8) zawiera układ szyfrowania i deszyfrowania kodu selekcyjnego (31), który połączony jest z układem sterowania maszyny (4), z bramkami wejściowymi (30), z rejestrem kodu selekcyjnego oraz z kartami interface'u (11) poprzez linie adresowe (36). 3. Maszyna cyfrowa według zastrz. 2, znamienna ty m, że karta interface'u (11) urządzeń zewnę trznych zawiera rejestry buforowe (22) połączone poprzez magistralę informacyjną (19) i poprzez kartę sterowa nia kanału z rejestrem akumulatora (28), które to rejestry buforowe (22) sterowane są z układu sterowania (23), który to układ (23) połączony jest poprzez linie sterowania (21) magistrali (14) kanału (8a) z układem sterowa nia (32) karty sterowania kanału (8), z przerzutnikiem startu (24) i przerzutnikiem zajętości (25), oraz z ukła dem hierarchizacji (26), który to układ hierarchizacji połączony jest z przerzutnikiem startu (24) i przerzutni kiem zajętości (25), przy czym przerzutnik startu (24) połączony jest z urządzeniem zewnętrznym (18), z którym to urządzeniem (18) połączone są również rejestry buforowe (22) poprzez układ translacji poziomów sygnałów (27). 4. Maszyna cyfrowa według zastrz. 3, znamienna ty m, że karta sterująca transmisją blokową (7) zawiera rejestr adresowy (45) połączony z częścią (28d) rejestru akumulatora (28), ponadto zawiera licznik długości bloku (48) połączony z częścią (43b) rejestru (43), przy czym rejestr adresowy (45) i licznik długości

6 bloku (48) połączone są z układem sterowania przesyłem informacji (49), który to układ (49) połączony jest z przerzutnikiem (28c) rejestru akumulatora (28), przy czym stan przerzutnika (28c) określa kierunek transmisji informacji w kanale bezpośredniego dostępu do pamięci (7a), oraz z przerzutnikiem (43a) rejestru (43), przy czym stan przerzutnika (43a) określa sposób transmisji w słowach lub w byte'ach, ponadto układ sterowania przesyłem informacji (49) połączony jest z rejestrem informacyjnym (46), zespołem bramek kompletacji infor macji (47), oraz z zespołem bramek dekompletacji (50), przy czym wejścia bramek kompletacji (47) i wyjścia bramek dekompletacji (50) połączone są z kartami interfacełu (10) zewnętrznych pamięci masowych (17), rejestr informacyjny (46) połączony jest z rejestrem wejściowym (38) pamięci operacyjnej (la), a wejścia bramek dekompletacji (50) z rejestrem wyjściowym (39) pamięci operacyjnej (la), ponadto'rejestr adresowy pamięci (41) połączony jest z rejestrem adresowym (45), a układ sterowania (40) pamięci operacyjnej (la) połączony jest z układem sterowania przesyłem informacji (49), który to układ (49) połączony jest także z kartami interface'u (10) poprzez magistralę (13). 5. Maszyna cyfrowa według zastrz. 4, z n a m i e n n a t y m, że karta sterowania (9) kanału przemysłowego (9a) zawiera układ sterowania (12), połączony z układem sterowania maszyny (4) i z zespołem bramek wymia ny informacji (42), oraz ze specjalistycznymi kartami wymiany informacji (15), przy czym zespół bramek wymiany informacji (42) zawiera bramki wejściowe (51), bramki wyjściowe (52) i bramki adresowe, które to bramki (51) i (52) połączone są z rejestrem akumulatora (28), oraz ze specjalistycznymi kartami wymiany informacji (15), natomiast bramki adresowe (53) połączone są z rejestrem wydłużenia akumulatora (43) i ze specjalistycznymi kartami wymiany informacji (15), które to karty (15) połączone są z punktami kontrolowanyrrti sterowanego procesu (16). Fig. f

7 a 28 J^.. ' 1 **>> 1,1 a Ja 4 4 I \~30a L 1L 29 uf 30. _i 31 k^-n (5 m <L J9 35, u ŁĄt TTTTTTTT 36 y^o 37 Fig I L ri9i i f- A 1 *' /a' 4$ i! "7 1^0 1! i r\28c\ 2SĄ i 1 T 1 U! L H * 1 «!,[ J \44A Jth\ i y-pjfl! 7-50 ff 7' _J"i i I! 1 47 H i i 1 1 ( A *5 1 II 1 f A 48 MIII ł i t f i 50 "Tl *» "U r \a 1 /0 Fig. 3 [ TT! 0 i " 1 1 j i

8 ~28~\ \ J2L-, v, ^ f I i IZ /* Z\ i2 /* F/g. 4 ^p ^2 4 ^ /OT ^ V4 L 22.-Ci. i i ' i 24 T" <?5 P2 21 W <?* 4< /* Fig.5 Prac. Poligraf. UP PRL nakład Cena 45 zł

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 24/01. Wiesław Wajs,Kraków,PL

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 24/01. Wiesław Wajs,Kraków,PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)195329 (13) B1 (21) Numer zgłoszenia: 340134 (51) Int.Cl. G05B 15/00 (2006.01) G06F 15/163 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO

RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO RZECZPOSPOLITA OPIS PATENTOWY 151 506 POLSKA PATENTU TYMCZASOWEGO Patent tymczasowy dodatkowy T t Cl 5 C0fiF1V14 do patentunr Zgłoszono: 88 1103 (P. 275601) URZĄD PATENTOWY RP Pierwszeństwo Zgłoszenie

Bardziej szczegółowo

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 G06F 12/16 G06F 1/30 H04M 1/64. (57)1. Układ podtrzymywania danych przy

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 G06F 12/16 G06F 1/30 H04M 1/64. (57)1. Układ podtrzymywania danych przy RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175315 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 307287 (22) Data zgłoszenia: 15.02.1995 (51) IntCl6: H04M 1/64 G06F

Bardziej szczegółowo

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 3 1 6 4 8 2 (22) Data zgłoszenia- 1 1.1 0.1 9 9 6 (19) PL (11) 181236 (13) B1 (51) Int.Cl.7:

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

Organizacja typowego mikroprocesora

Organizacja typowego mikroprocesora Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają

Bardziej szczegółowo

(54) PL B1 (19) PL (11) (13) B1 (12) OPIS PATENTOWY

(54) PL B1 (19) PL (11) (13) B1 (12) OPIS PATENTOWY RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 317797 (22) Data zgłoszenia: 30.12.1996 (19) PL (11) 181841 (13) B1 (51) IntCl7 G01D 3/00 G01R

Bardziej szczegółowo

PL B1 PRZEDSIĘBIORSTWO BADAWCZO- -PRODUKCYJNE I USŁUGOWO-HANDLOWE MICON SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, KATOWICE, PL

PL B1 PRZEDSIĘBIORSTWO BADAWCZO- -PRODUKCYJNE I USŁUGOWO-HANDLOWE MICON SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, KATOWICE, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 205621 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 368490 (22) Data zgłoszenia: 14.06.2004 (51) Int.Cl. H04L 29/00 (2006.01)

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 PL 186542 B1

(12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 PL 186542 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 10.07.1998 (51 ) IntCl7 G01N 33/24 G01N

Bardziej szczegółowo

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 166151 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 2 9 0 5 8 3 (22) Data zgłoszenia: 06.06.1991 (51) IntCl5: G01R 31/28

Bardziej szczegółowo

Architektura komputera

Architektura komputera Architektura komputera Architektura systemu komputerowego O tym w jaki sposób komputer wykonuje program i uzyskuje dostęp do pamięci i danych, decyduje architektura systemu komputerowego. Określa ona sposób

Bardziej szczegółowo

(43)Zgłoszenie ogłoszono: BUP 24/98

(43)Zgłoszenie ogłoszono: BUP 24/98 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 182117 (13) B1 (2 1) Numer zgłoszenia: 319966 (51 ) IntCl7 G 11C 7/16 H02H 3/08 Urząd Patentowy (22) Data zgłoszenia: 14.05.1997 H03M 1/80 Rzeczypospolitej

Bardziej szczegółowo

(12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1

(12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1 (21) Numer zgłoszenia: 300168 (51) IntCl6: G07G 1/12 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 19.08.1993 (54)

Bardziej szczegółowo

PL 217306 B1. AZO DIGITAL SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, Gdańsk, PL 27.09.2010 BUP 20/10. PIOTR ADAMOWICZ, Sopot, PL 31.07.

PL 217306 B1. AZO DIGITAL SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, Gdańsk, PL 27.09.2010 BUP 20/10. PIOTR ADAMOWICZ, Sopot, PL 31.07. PL 217306 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 217306 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 387605 (22) Data zgłoszenia: 25.03.2009 (51) Int.Cl.

Bardziej szczegółowo

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: (51) IntCl7 H02M 7/42

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: (51) IntCl7 H02M 7/42 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 184340 (13) B1 (21) Numer zgłoszenia: 323484 (22) Data zgłoszenia: 03.12.1997 (51) IntCl7 H02M 7/42 (54)

Bardziej szczegółowo

H03K 3/86 (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPO SPO LITA POLSKA. (21) Numer zgłoszenia:

H03K 3/86 (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPO SPO LITA POLSKA. (21) Numer zgłoszenia: RZECZPO SPO LITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 173599 (13) B1 (21) Numer zgłoszenia: 304553 (22) Data zgłoszenia: 04.08.1994 (51) IntCl6: H03K 3/86 (

Bardziej szczegółowo

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 19/03

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 19/03 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 198698 (13) B1 (21) Numer zgłoszenia: 352734 (51) Int.Cl. H05B 6/06 (2006.01) H02M 1/08 (2007.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data

Bardziej szczegółowo

PL B BUP 14/16

PL B BUP 14/16 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 229798 (13) B1 (21) Numer zgłoszenia: 410735 (51) Int.Cl. G01R 19/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 22.12.2014

Bardziej szczegółowo

PL B1. Sposób chłodzenia obwodów form odlewniczych i układ technologiczny urządzenia do chłodzenia obwodów form odlewniczych

PL B1. Sposób chłodzenia obwodów form odlewniczych i układ technologiczny urządzenia do chłodzenia obwodów form odlewniczych PL 221794 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 221794 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 404233 (22) Data zgłoszenia: 06.06.2013 (51) Int.Cl.

Bardziej szczegółowo

Podział układów cyfrowych. rkijanka

Podział układów cyfrowych. rkijanka Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych

Bardziej szczegółowo

(12)OPIS PATENTOWY (19)PL (11)186470

(12)OPIS PATENTOWY (19)PL (11)186470 RZECZPOSPOLITA POLSKA (12)OPIS PATENTOWY (19)PL (11)186470 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia. 327773 (22) Data zgłoszenia- 29.07.1998 (13)B1 (51 ) IntCl7 G06F 13/14 H04M 11/06

Bardziej szczegółowo

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura

Bardziej szczegółowo

PL B1. INSTYTUT TECHNIKI I APARATURY MEDYCZNEJ ITAM, Zabrze, PL BUP 09/13

PL B1. INSTYTUT TECHNIKI I APARATURY MEDYCZNEJ ITAM, Zabrze, PL BUP 09/13 PL 216829 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 216829 (13) B1 (21) Numer zgłoszenia: 396673 (51) Int.Cl. A61N 1/372 (2006.01) H04B 10/00 (2006.01) Urząd Patentowy Rzeczypospolitej

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL

(12) OPIS PATENTOWY (19) PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 183623 (21) Numer zgłoszenia: 323116 (22) Data zgłoszenia: 12.11.1997 (13) B1 (51 ) IntCl7 G01R 27/18 (54)Sposób

Bardziej szczegółowo

PL B1 H04L 17/00. Fig2. Instytut Łączności, Warszawa, PL. Józef Odrobiński, Warszawa, PL Zbigniew Główka, Warszawa, PL

PL B1 H04L 17/00. Fig2. Instytut Łączności, Warszawa, PL. Józef Odrobiński, Warszawa, PL Zbigniew Główka, Warszawa, PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej ( 1 2 ) OPIS PATENTOWY ( 1 9 ) PL (11) 187506 ( 1 3 ) B1 (21) Numer zgłoszenia 324539 ( 5 1 ) IntCl7 H04L 17/00 (22) Data zgłoszenia 28.01.1998

Bardziej szczegółowo

Instrukcja do ćwiczenia : Matryca komutacyjna

Instrukcja do ćwiczenia : Matryca komutacyjna Instrukcja do ćwiczenia : Matryca komutacyjna 1. Wstęp Każdy kanał w systemach ze zwielokrotnieniem czasowym jest jednocześnie określany przez swoją współrzędną czasową T i współrzędną przestrzenną S.

Bardziej szczegółowo

Architektura komputerów. Układy wejścia-wyjścia komputera

Architektura komputerów. Układy wejścia-wyjścia komputera Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs

Bardziej szczegółowo

(19) PL (11) (13) B1 (12) OPIS PATENTOWY PL B1 E 21F 5/00 E21C 35/04

(19) PL (11) (13) B1 (12) OPIS PATENTOWY PL B1 E 21F 5/00 E21C 35/04 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 317824 (22) Data zgłoszenia: 03.01.1997 (19) PL (11) 180994 (13) B1 (51) IntCl7 E 21F 5/00 E21C

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego:

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 161679 (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 24.06.0 064.7 (1) Int. Cl. B60R21/01 (06.01) (97) O udzieleniu

Bardziej szczegółowo

PL B1. SULECKI PIOTR, Kuźnica, PL BUP 20/05. PIOTR SULECKI, Kuźnica, PL WUP 10/10. rzecz. pat.

PL B1. SULECKI PIOTR, Kuźnica, PL BUP 20/05. PIOTR SULECKI, Kuźnica, PL WUP 10/10. rzecz. pat. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 207068 (13) B1 (21) Numer zgłoszenia: 366713 (51) Int.Cl. B62H 5/14 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 30.03.2004

Bardziej szczegółowo

Kanał automatyki układy wyjściowe

Kanał automatyki układy wyjściowe Kanał automatyki układy wyjściowe Andrzej URBANIAK Kanał automatyki układy wyjściowe (1) Głównym elementem struktury komputerowego systemu sterowania jest kanał automatyki. Na omówienie kanału automatyki

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14 PL 217071 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 217071 (13) B1 (21) Numer zgłoszenia: 388756 (51) Int.Cl. H03K 3/023 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy

Bardziej szczegółowo

II PIS PATENTOWY. Zgłoszono: (P , Pierwszeństwo: Szwecja. Zgłoszenie ogłoszono:

II PIS PATENTOWY. Zgłoszono: (P , Pierwszeństwo: Szwecja. Zgłoszenie ogłoszono: POLSKA RZECZPOSPOLITA LUDOWA II PIS PATENTOWY 71159 Patent dodatkowy do patentu Zgłoszono: 06.06.72 (P. 1558391., MKP B29j 5/04 URZĄD PATENTOWY PRL Pierwszeństwo: 08.06.71 Szwecja Zgłoszenie ogłoszono:

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

PL 198457 B1. ABB Sp. z o.o.,warszawa,pl 17.12.2001 BUP 26/01. Michał Orkisz,Kraków,PL Mirosław Bistroń,Jarosław,PL 30.06.

PL 198457 B1. ABB Sp. z o.o.,warszawa,pl 17.12.2001 BUP 26/01. Michał Orkisz,Kraków,PL Mirosław Bistroń,Jarosław,PL 30.06. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 198457 (13) B1 (21) Numer zgłoszenia: 340813 (51) Int.Cl. G06F 17/21 (2006.01) G06Q 10/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175293 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 306266 (22) Data zgłoszenia: 12.12.1994 (51) IntCl6: G01R 31/08 (54)

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1505553. (96) Data i numer zgłoszenia patentu europejskiego: 05.08.2004 04018511.

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1505553. (96) Data i numer zgłoszenia patentu europejskiego: 05.08.2004 04018511. RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 3 (96) Data i numer zgłoszenia patentu europejskiego: 0.08.04 0401811.8 (13) (1) T3 Int.Cl. G08C 17/00 (06.01) Urząd Patentowy

Bardziej szczegółowo

(P ) Pierwszeństwo CZYTELNIA. Zgłoszenie ogłoszono: Opis patentowy opublikowano:

(P ) Pierwszeństwo CZYTELNIA. Zgłoszenie ogłoszono: Opis patentowy opublikowano: POLSKA RZECZPOSPOLITA LUDOWA OPIS PATENTOWY 148 707 Patent dodatkowy do patentunr Zgłoszono: 85 07 17 (P. 254611) Int. Cl.4 H02P 5/34 B66B 1/28 Pierwszeństwo CZYTELNIA URZĄD PATENTOWY PRL Zgłoszenie ogłoszono:

Bardziej szczegółowo

(54) (12) OPIS PATENTOWY (19) PL (11) PL B1 (13) B1 H02J 3/12

(54) (12) OPIS PATENTOWY (19) PL (11) PL B1 (13) B1 H02J 3/12 (54) RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 181465 (21) Numer zgłoszenia: 324043 (22) Data zgłoszenia: 17.05.1996 (86) Data i numer zgłoszenia

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

Ćw. 7: Układy sekwencyjne

Ćw. 7: Układy sekwencyjne Ćw. 7: Układy sekwencyjne Wstęp Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy

Bardziej szczegółowo

RZECZPOSPOLITA OPIS PATENTOWY

RZECZPOSPOLITA OPIS PATENTOWY RZECZPOSPOLITA OPIS PATENTOWY 151649 POLSKA Patent dodatkowy do patentunr Zgłoszono: 85 08 23 (P. 255134) Int. Cl.5 GUC 19/28 URZĄD PATENTOWY Pierwszeństwo «ZK^f/»66t Zgłoszenie ogłoszono: 87 03 23 RP

Bardziej szczegółowo

PL B1 (12) OPIS PATENTOWY (19) PL (11) (13) B1. (51) Int.Cl.5: G01R 27/02. (21) Numer zgłoszenia:

PL B1 (12) OPIS PATENTOWY (19) PL (11) (13) B1. (51) Int.Cl.5: G01R 27/02. (21) Numer zgłoszenia: RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 158969 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 275661 (22) Data zgłoszenia: 04.11.1988 (51) Int.Cl.5: G01R 27/02

Bardziej szczegółowo

PL B1. System kontroli wychyleń od pionu lub poziomu inżynierskich obiektów budowlanych lub konstrukcyjnych

PL B1. System kontroli wychyleń od pionu lub poziomu inżynierskich obiektów budowlanych lub konstrukcyjnych RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 200981 (13) B1 (21) Numer zgłoszenia: 360320 (51) Int.Cl. G01C 9/00 (2006.01) G01C 15/10 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego:

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1701111 (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 11.03.2005 05090064.6 (51) Int. Cl. F24H9/20 (2006.01)

Bardziej szczegółowo

PL B1. Sposób i układ sterowania przemiennika częstotliwości z falownikiem prądu zasilającego silnik indukcyjny

PL B1. Sposób i układ sterowania przemiennika częstotliwości z falownikiem prądu zasilającego silnik indukcyjny RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 199628 (13) B1 (21) Numer zgłoszenia: 367654 (51) Int.Cl. H02P 27/04 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 04.05.2004

Bardziej szczegółowo

ARCHITEKTURA PROCESORA,

ARCHITEKTURA PROCESORA, ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy

Bardziej szczegółowo

Tranzystor JFET i MOSFET zas. działania

Tranzystor JFET i MOSFET zas. działania Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej

Bardziej szczegółowo

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy: Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11)

(12) OPIS PATENTOWY (19) PL (11) RZECZPO SPO LITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 172018 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21)Numer zgłoszenia 298251 (22) Data zgłoszenia: 23.03.1993 (51) Int.Cl.6 G01R 31/36 H02J

Bardziej szczegółowo

Logiczny model komputera i działanie procesora. Część 1.

Logiczny model komputera i działanie procesora. Część 1. Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 171947 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21)Numer zgłoszenia: 301401 (2)Data zgłoszenia: 08.12.1993 (5 1) IntCl6 H03F 3/72 H03K 5/04

Bardziej szczegółowo

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin Podstawy techniki cyfrowej Układy wejścia-wyjścia mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Układem wejścia-wyjścia nazywamy układ elektroniczny pośredniczący w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

(54) (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 C23F 13/04 C23F 13/22 H02M 7/155

(54) (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 C23F 13/04 C23F 13/22 H02M 7/155 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 169318 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 296640 (22) Data zgłoszenia: 16.11.1992 (51) IntCl6: H02M 7/155 C23F

Bardziej szczegółowo

OPIS PATENTOWY

OPIS PATENTOWY POLSKA RZECZPOSPOLITA LUDOWA OPIS PATENTOWY 139185 Patent dodatkowy do patentu nr Int. Cl.4 A01B 51/00 Zgłoszono: 84 01 03 (P. 245562) URZĄD PATENTOWY PRL Pierwszeństwo Zgłoszenie ogłoszono: 85 07 30 Opis

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1.

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja. do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: SYSTEMY CYFROWE 1 PAMIĘCI SZEREGOWE EEPROM Ćwiczenie 3 Opracował: dr inŝ.

Bardziej szczegółowo

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo

Bardziej szczegółowo

PL B1. POLITECHNIKA LUBELSKA, Lublin, PL BUP 05/13. PIOTR WOLSZCZAK, Lublin, PL WUP 05/16. rzecz. pat.

PL B1. POLITECHNIKA LUBELSKA, Lublin, PL BUP 05/13. PIOTR WOLSZCZAK, Lublin, PL WUP 05/16. rzecz. pat. PL 221679 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 221679 (13) B1 (21) Numer zgłoszenia: 396076 (51) Int.Cl. G08B 29/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

Programowanie w językach asemblera i C

Programowanie w językach asemblera i C Programowanie w językach asemblera i C Mariusz NOWAK Programowanie w językach asemblera i C (1) 1 Dodawanie dwóch liczb - program Napisać program, który zsumuje dwie liczby. Wynik dodawania należy wysłać

Bardziej szczegółowo

RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1

RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)175879 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 308877 (22) Data zgłoszenia: 02.06.1995 (51) IntCl6: H03D 7/00 G 01C

Bardziej szczegółowo

Budowa Mikrokomputera

Budowa Mikrokomputera Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Przykładowe pytania DSP 1

Przykładowe pytania DSP 1 Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..

Bardziej szczegółowo

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład I Podstawowe pojęcia 1, Cyfrowe dane 2 Wewnątrz komputera informacja ma postać fizycznych sygnałów dwuwartościowych (np. dwa poziomy napięcia,

Bardziej szczegółowo

PL 175488 B1 (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1. (22) Data zgłoszenia: 08.12.1994

PL 175488 B1 (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1. (22) Data zgłoszenia: 08.12.1994 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 306167 (22) Data zgłoszenia: 08.12.1994 (51) IntCl6: G01K 13/00 G01C

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 26/16

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 26/16 PL 227999 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 227999 (13) B1 (21) Numer zgłoszenia: 412711 (51) Int.Cl. H02M 3/07 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 03/06. JANUSZ BACZYŃSKI, Łódź, PL MICHAŁ BACZYŃSKI, Łódź, PL

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 03/06. JANUSZ BACZYŃSKI, Łódź, PL MICHAŁ BACZYŃSKI, Łódź, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 208357 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 369252 (22) Data zgłoszenia: 23.07.2004 (51) Int.Cl. H04B 3/46 (2006.01)

Bardziej szczegółowo

UKŁADY MIKROPROGRAMOWALNE

UKŁADY MIKROPROGRAMOWALNE UKŁAD MIKROPROGRAMOWALNE Układy sterujące mogą pracować samodzielnie, jednakże w przypadku bardziej złożonych układów (zwanych zespołami funkcjonalnymi) układ sterujący jest tylko jednym z układów drugim

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego:

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1689214 (13) T3 (96) Data i numer zgłoszenia patentu europejskiego: 19.01.06 06091.4 (1) Int. Cl. H0B37/02 (06.01) (97) O

Bardziej szczegółowo

Układy wejścia/wyjścia

Układy wejścia/wyjścia Układy wejścia/wyjścia Schemat blokowy systemu mikroprocesorowego Mikroprocesor połączony jest z pamięcią oraz układami wejścia/wyjścia za pomocą magistrali systemowej zespołu linii przenoszącymi sygnały

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

Zgłoszenie ogłoszono: Twórcy wynalazku: Waldemar Kempski, Florian Krasucki, Marek Gelner

Zgłoszenie ogłoszono: Twórcy wynalazku: Waldemar Kempski, Florian Krasucki, Marek Gelner RZECZPOSPOLITA OPIS PATENTOWY 155 345 POLSKA Patent dodatkowy mm do patentu n r --------- Int. Cl.5 H02P 7/62 Uf Zgłoszono: 87 10 26 /P. 268469/ Pierwszeństwo URZĄD PATENTOWY Zgłoszenie ogłoszono: 89 05

Bardziej szczegółowo

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje

Bardziej szczegółowo

RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11)

RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11) RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11) 161259 (13) B1 (21) Numer zgłoszenia: 282353 (51) IntCl5: G01R 13/00 Urząd Patentowy (22) Data zgłoszenia: 16.11.1989 Rzeczypospolitej Polskiej (54)Charakterograf

Bardziej szczegółowo

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...

Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne... Podstawy działania układów cyfrowych...2 Systemy liczbowe...2 Kodowanie informacji...3 Informacja cyfrowa...4 Bramki logiczne...4 Podział układów logicznych...6 Cyfrowe układy funkcjonalne...8 Rejestry...8

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 12/17

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 12/17 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 227914 (13) B1 (21) Numer zgłoszenia: 414972 (51) Int.Cl. G01R 15/04 (2006.01) G01R 1/18 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

(86) Data i numer zgłoszenia międzynarodowego: , PCT/DE03/00923 (87) Data i numer publikacji zgłoszenia międzynarodowego:

(86) Data i numer zgłoszenia międzynarodowego: , PCT/DE03/00923 (87) Data i numer publikacji zgłoszenia międzynarodowego: RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 204399 (21) Numer zgłoszenia: 370760 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 20.03.2003 (86) Data i numer zgłoszenia

Bardziej szczegółowo

PL B1. PRZEDSIĘBIORSTWO BRANŻOWE GAZOWNIA SERWIS SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, Warszawa, PL

PL B1. PRZEDSIĘBIORSTWO BRANŻOWE GAZOWNIA SERWIS SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, Warszawa, PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 207948 (21) Numer zgłoszenia: 375282 (22) Data zgłoszenia: 23.05.2005 (13) B1 (51) Int.Cl. F23D 14/30 (2006.01)

Bardziej szczegółowo

(13) B1 PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) fig. 1

(13) B1 PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) fig. 1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 176527 (13) B1 ( 2 1) Numer zgłoszenia: 308212 Urząd Patentowy (22) Data zgłoszenia: 18.04.1995 Rzeczypospolitej Polskiej (51) IntCl6: G05B 11/12

Bardziej szczegółowo

A61B 5/0492 ( ) A61B

A61B 5/0492 ( ) A61B PL 213307 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 213307 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 383187 (22) Data zgłoszenia: 23.08.2007 (51) Int.Cl.

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

PL B1. Sposób i układ kontroli napięć na szeregowo połączonych kondensatorach lub akumulatorach

PL B1. Sposób i układ kontroli napięć na szeregowo połączonych kondensatorach lub akumulatorach RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 232336 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 421777 (22) Data zgłoszenia: 02.06.2017 (51) Int.Cl. H02J 7/00 (2006.01)

Bardziej szczegółowo

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań adanie układów średniej skali integracji - ćwiczenie 6. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi układami SSI (Średniej Skali Integracji). Przed wykonaniem ćwiczenia należy zapoznać

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 PL 180331 B1 H04M 11/00 H04L 12/16 G06F 13/00 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: 315315

(12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 PL 180331 B1 H04M 11/00 H04L 12/16 G06F 13/00 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: 315315 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 315315 (22) Data zgłoszenia: 17.07.1996 (51) IntCl7: H04M 1/64 H04M

Bardziej szczegółowo

PL B1. Siłownik hydrauliczny z układem blokującym swobodne przemieszczenie elementu roboczego siłownika. POLITECHNIKA WROCŁAWSKA, Wrocław, PL

PL B1. Siłownik hydrauliczny z układem blokującym swobodne przemieszczenie elementu roboczego siłownika. POLITECHNIKA WROCŁAWSKA, Wrocław, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 229886 (13) B1 (21) Numer zgłoszenia: 417208 (51) Int.Cl. F15B 15/08 (2006.01) F15B 15/14 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C-"

PC 3 PC^ TIMER IN RESET PC5 TIMER OUT. c 3. L 5 c.* Cl* 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 LTJ CO H 17 AD7 U C- PC 3 PC^ TIMER IN RESET PC5 TIMER OUT 10/H CE RO WR ALE ADO AD1 AD2 AD3 AD4 A05 A06 AD7 U ss c 3 L 5 c.* Cl* S 9 10 11 12 13 U 15 H 17 Cu C-" ln LTJ CO 2.12. Wielofunkcyjne układy współpracujące z mikroprocesorem

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 21/10

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 21/10 PL 216638 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 216638 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 387661 (22) Data zgłoszenia: 31.03.2009 (51) Int.Cl.

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11)

(12) OPIS PATENTOWY (19) PL (11) RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 181834 (21) Numer zgłoszenia: 326385 (22) Data zgłoszenia: 30.10.1996 (86) Data i numer zgłoszenia międzynarodowego:

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo