(43)Zgłoszenie ogłoszono: BUP 24/98

Transkrypt

1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B1 (2 1) Numer zgłoszenia: (51 ) IntCl7 G 11C 7/16 H02H 3/08 Urząd Patentowy (22) Data zgłoszenia: H03M 1/80 Rzeczypospolitej Polskiej G06F 3/00 (54) Układ pamięciowy analogowy (43)Zgłoszenie ogłoszono: BUP 24/98 (73) Uprawniony z patentu: General Electric Company, Fairfield, US (72) Twórcy wynalazku: Juha M. Hakkarainen, Coconut Grove, US (45) O udzieleniu patentu ogłoszono: WUP 11/01 (74) Pełnomocnik: Palka Grażyna, POLSERVICE PL B1 (57) 1. Układ pamięciowy analogowy, znamienny tym, że zawiera równoległy obwód RC (14) zawierający rezystor (16) i kondensator (18) połączone elektrycznie równolegle, przetwornik analogowocyfrowy (20) dołączony do równoległego obwodu RC (14) dla przetwarzania wyjściowego sygnału analogowego z równoległego obwodu RC (14) w sygnał cyfrowy, przelicznik (22) dołączony do wyjścia przetwornika analogowo-cyfrowego (20) dla przeliczania sygnału cyfrowego wytwarzanego przez przetwornik analogowo-cyfrowy (20), pamięć (26) pamiętającą wartość cyfrow ą jednostkę arytmetyczno-logiczną (24) do odbioru sygnałów wejściowych z przelicznika (22) i z pamięci (26), wiele przerzutników prostych (28) dołączonych do wyjścia jednostki arytmetyczno- -logicznej (24) dla gromadzenia wyjściowego sygnału cyfrowego z jednostki arytm etyczno-logicznej (24) i przetwornik cyfrowo-analogowy (30), którego wyjście jest dołączone do w ejścia przetw ornika analogowo-cyfrowego (20) i do równoległego obwodu RC (14). FIG. 1

2 Układ pamięciowy analogowy Zastrzeżenia patentowe 1. Układ pamięciowy analogowy, znamienny tym, że zawiera równoległy obwód RC (14) zawierający rezystor (16) i kondensator (18) połączone elektrycznie równolegle, przetwornik analogowo-cyfrowy (20) dołączony do równoległego obwodu RC (14) dla przetwarzania wyjściowego sygnału analogowego z równoległego obwodu RC (14) w sygnał cyfrowy, przelicznik (22) dołączony do wyjścia przetwornika analogowo-cyfrowego (20) dla przeliczania sygnału cyfrowego wytwarzanego przez przetwornik analogowo-cyfrowy (20), pamięć (26) pamiętającą wartość cyfrową, jednostkę arytmetyczno-logiczną (24) do odbioru sygnałów wejściowych z przelicznika (22) i z pamięci (26), wiele przerzutników prostych (28) dołączonych do wyjścia jednostki arytmetyczno-logicznej (24) dla gromadzenia wyjściowego sygnału cyfrowego z jednostki arytmetyczno-logicznej (24) i przetwornik cyfrowo-analogowy (30), którego wyjście jest dołączone do wejścia przetwornika analogowo-cyfrowego (20) i do równoległego obwodu RC (14). 2. Układ według zastrz. 1, znamienny tym, że przelicznik (22), pamięć (26) i jednostka arytmetyczno-logiczna (24) m ają każde zdolność rozdzielczą czterobitową. 3. Układ według zastrz. 1, znamienny tym, że jednostka arytmetyczno-logiczna (24) jest przystosowana do porównywania przeliczanego sygnału wyjściowego przelicznika (22) z wartością cyfrową pamiętaną w pamięci (26) i wytwarzania cyfrowego sygnału różnicowego reprezentującego różnicę pomiędzy przeliczanym sygnałem i pamiętaną wartością cyfrową. 4. Układ według zastrz. 1, znamienny tym, że przetwornik analogowo-cyfrowy (20), przelicznik (22), pamięć (26), jednostka arytmetyczno-logiczna (24), przerzutniki (28) i przetwornik cyfrowo-analogowy (30) są umieszczone w specyficznym użytkowym układzie scalonym. 5. Układ według zastrz. 4, znamienny tym, że równoległy obwód RC (14) jest umieszczony w specyficznym użytkowym układzie scalonym. 6. Układ według zastrz. 1, znamienny tym, że przetwornik cyfrowo-analogowy (30) zawiera wiele sterujących tranzystorów polowych i zwierciadlany układ prądowy, przy czym każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnej gałęzi zwierciadlanego układu prądowego, a każda z gałęzi jest przystosowana do wytwarzania prądu równego wielokrotności prądu bazy. 7. Układ według zastrz. 6, znamienny tym, że każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnego z wielu przerzutników. 8. Układ według zastrz. 1, znamienny tym, że sygnał wyjściowy Iwyj przetwornika analogowo-cyfrowego jest równy: Iwyj = (B0 x I) + (B1 x 2I) + (B2 x 4I) + (B3 x 8I), gdzie bity B0, B 1, B2 i B3 reprezentują wartość cyfrową w jednym z poszczególnych wielu przerzutników związanych z każdym ze sterujących tranzystorów polowych. 9. Układ według zastrz. 6, znamienny tym, że przetwornik analogowo-cyfrowy stanowi przetwornik ośmiobitowy. 10. Układ według zastrz. 9, znamienny tym, że przy zasilaniu zwierciadlany układ prądowy przenosi prąd 1 μa w pierwszej gałęzi, prąd 2 μa w drugiej gałęzi, prąd 4 μa w trzeciej gałęzi, prąd 8 μa w czwartej gałęzi, prąd 16 μa w piątej gałęzi, prąd 32 μa w szóstej gałęzi, prąd 64 μa w siódmej gałęzi i prąd 128 μa w ósmej gałęzi. 11. Układ według zastrz. 10, znamienny tym, że maksymalny sygnał wyjściowy z przetwornika cyfrowo-analogowego wynosi 255 μa. 12. Układ pamięciowy analogowy, znamienny tym, że zawiera równoległy obwód RC zawierający rezystor i kondensator połączone elektrycznie równolegle, a specyficzny użytkowy układ scalony zawiera przetwornik analogowo-cyfrowy dołączony do równoległego obwodu RC dla przetwarzania wyjściowego sygnału analogowego z równoległego obwodu RC w sygnał cyfrowy, jednostkę arytmetyczno-logiczną do odbioru sygnału reprezentującego cyfrowy sygnał

3 wyjściowy z przetwornika analogowo-cyfrowego, wiele przerzutników prostych dołączonych do wyjścia jednostki arytmetyczno-logicznej dla gromadzenia wyjściowego sygnału cyfrowego z jednostki arytmetyczno-logicznej i przetwornik cyfrowo-analogowy, którego wyjście jest dołączone do wejścia przetwornika analogowo-cyfrowego i do równoległego obwodu RC. 13. Układ według zastrz. 12, znamienny tym, że specyficzny użytkowy układ scalony zawiera pamięć pamiętającą wartość cyfrową, której wyjście jest dołączone do jednostki arytmetyczno-logicznej. 14. Układ według zastrz. 13, znamienny tym, że jednostka arytmetyczno-logiczna zawiera przelicznik dołączony do wyjścia przetwornika analogowo-cyfrowego dla przeliczania sygnału cyfrowego wytwarzanego przez przetwornik analogowo-cyfrowy. 15. Układ według zastrz. 14, znamienny tym, że jednostka arytmetyczno-logiczna jest przystosowana do porównywania przeliczanego cyfrowego sygnału wyjściowego z przetwornika analogowo-cyfrowego z wartością cyfrową zapamiętaną w pamięci i wytwarzania cyfrowego sygnału różnicowego reprezentującego różnicę pomiędzy przeliczanym sygnałem i zapamiętaną wartością cyfrową. 16. Układ według zastrz. 13, znamienny tym, że przetwornik cyfrowo-analogowy zawiera wiele sterujących tranzystorów polowych, z których każdy jest dołączony elektrycznie do poszczególnej gałęzi zwierciadlanego układu prądowego, a każda gałąź jest przystosowana do wytwarzania prądu równego wielokrotności prądu bazy. 17. Układ według zastrz. 16, znamienny tym, że każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnego z wielu przerzutników. * * * Przedmiotem wynalazku jest układ pamięciowy analogowy, zwłaszcza zawierający interfejs cyfrowy. Znane są układy pamięciowe analogowe stosowane często w sterownikach, które mogą tracić moc. W przypadku, gdy moc jest odcięta od sterownika, jest często korzystne zachowanie informacji stosowanej przez sterownik i związanej z układem kontrolowanym/sterowanym przez sterownik. Dla przykładu znane sterowniki są stosowane w połączeniu z wyłącznikiem automatycznym, tworząc jego część. Wyłącznik automatyczny jest włączony elektrycznie w układzie zasilania mocy, a sterownik jest dołączony tak, że odbiera moc z linii zasilających układu zasilania mocy. Podczas pracy sterownik kontroluje wiele stanów linii zasilających układu zasilania mocy, między innymi stan cieplny linii zasilającej. W przypadku detekcji przez sterownik uszkodzenia, sterownik powoduje wyłączenie wyłącznika automatycznego. Po wyłączeniu wyłącznika automatycznego, moc jest zwykle odcinana od sterownika, a wówczas dane zapamiętane w pamięci sterownika m ogą zostać utracone. Na przykład dane zapamiętane w pamięci o dostępie swobodnym czyli pamięci RAM sterownika są zwykle tracone, gdy zasilanie mocy sterownika zostaje odcięte. Przy odcięciu dopływu mocy do linii zasilającej, może być korzystne określenie chłodzenia cieplnego linii zasilającej. Szczególnie, gdy moc jest rozłożona na linii zasilającej, linia zasilająca ogrzewa się do temperatury roboczej. Przy odcięciu dopływu mocy, linia zasilająca zaczyna chłodzić się. Znając chłodzenie cieplne, które wystąpiło w linii zasilającej, użytkownik jest w stanie szybciej określić pierwotnąprzyczynę uszkodzenia i ustalić, czy przywrócić dostarczanie mocy przez linię zasilającą. Znane jest zastosowanie obwodów równoległych rezystor-kondensator RC o dużej stałej czasowej do reprezentowania chłodzenia cieplnego linii zasilającej, gdy moc jest odcięta. Chociaż znane sterowniki wyłączników automatycznych są wykonywane jako specyficzne użytkowe układy scalone ASIC, takie obwody RC często nie sprzęgają się z układami ASIC, ani nie korzystają z funkcji, które mogą być realizowane przez układy ASIC. W środowisku układów

4 ASIC ma szczególne znaczenie wydajne wykorzystanie obszaru powierzchni układu scalonego, które może zwiększyć funkcjonalność i ekonomiczność układów ASIC. Układ pamięciowy analogowy według wynalazku zawiera równoległy obwód RC zawierający rezystor i kondensator połączone elektrycznie równolegle, przetwornik analogowo-cyfrowy dołączony do równoległego obwodu RC dla przetwarzania wyjściowego sygnału analogowego z równoległego obwodu RC w sygnał cyfrowy, przelicznik dołączony do wyjścia przetwornika analogowo-cyfrowego dla przeliczania sygnału cyfrowego wytwarzanego przez przetwornik analogowo-cyfrowy, pamięć pamiętającą wartość cyfrową, jednostkę arytmetyczno-logicznądo odbioru sygnałów wejściowych z przelicznika i z pamięci, wiele przerzutników prostych dołączonych do wyjścia jednostki arytmetyczno-logicznej dla gromadzenia wyjściowego sygnału cyfrowego z jednostki arytmetyczno-logicznej i przetwornik cyfro wo-analogowy, którego wyjście jest dołączone do wejścia przetwornika analogowo-cyfrowego i do równoległego obwodu RC. Przelicznik, pamięć i jednostka arytmetyczno-logiczna mają każde zdolność rozdzielczą czterobitową. Jednostka arytmetyczno-logiczna jest przystosowana do porównywania przeliczanego sygnału wyjściowego przelicznika z wartością cyfrową pamiętaną w pamięci i wytwarzania cyfrowego sygnału różnicowego reprezentującego różnicę pomiędzy przeliczanym sygnałem i pamiętaną wartością cyfrową. Korzystnie przetwornik analogowo-cyfrowy, przelicznik, pamięć, jednostka arytmetyczno-logiczna, przerzutniki i przetwornik cyfrowo-analogowy są umieszczone w specyficznym użytkowym układzie scalonym. Równoległy obwód RC jest umieszczony w specyficznym użytkowym układzie scalonym. Przetwornik cyfrowo-analogowy zawiera wiele sterujących tranzystorów polowych i zwierciadlany układ prądowy, przy czym każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnej gałęzi zwierciadlanego układu prądowego, a każda z gałęzi jest przystosowana do wytwarzania prądu równego wielokrotności prądu bazy. Każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnego z wielu przerzutników. Sygnał wyjściowy Iwyj przetwornika analogowo-cyfrowego jest równy: Iwyj = (B0 x I) + (B 1 x 2I) + (B2 x 4I) + (B3 x 8I), gdzie bity B0, B 1, B2 i B3 reprezentują wartość cyfrową w jednym z poszczególnych wielu przerzutników związanych z każdym ze sterujących tranzystorów polowych. Korzystnie przetwornik analogowo-cyfrowy stanowi przetwornik ośmiobitowy. Przy zasilaniu zwierciadlany układ prądowy przenosi prąd 1 μa w pierwszej gałęzi, prąd 2 μ A w drugiej gałęzi, prąd 4 μa w trzeciej gałęzi, prąd 8 μa w czwartej gałęzi, prąd 16 μa w piątej gałęzi, prąd 32 μa w szóstej gałęzi, prąd 64 μa w siódmej gałęzi i prąd 128 μa w ósmej gałęzi. Maksymalny sygnał wyjściowy z przetwornika cyfrowo-analogowego wynosi 255 μa. W innym przykładzie wykonania wynalazku układ pamięciowy analogowy zawiera równoległy obwód RC zawierający rezystor i kondensator połączone elektrycznie równolegle, a specyficzny użytkowy układ scalony zawiera przetwornik analogowo-cyfrowy dołączony do równoległego obwodu RC dla przetwarzania wyjściowego sygnału analogowego z równoległego obwodu RC w sygnał cyfrowy, jednostkę arytmetyczno-logicznądo odbioru sygnału reprezentującego cyfrowy sygnał wyjściowy z przetwornika analogowo-cyfrowego, wiele przerzutników prostych dołączonych do wyjścia jednostki arytmetyczno-logicznej dla gromadzenia wyjściowego sygnału cyfrowego z jednostki arytmetyczno-logicznej i przetwornik cyfrowo-analogowy, którego wyjście jest dołączone do wejścia przetwornika analogowo-cyfrowego i do równoległego obwodu RC. Specyficzny użytkowy układ scalony zawiera pamięć pamiętającą wartość cyfrową, której wyjście jest dołączone do jednostki arytmetyczno-logicznej.

5 Jednostka arytmetyczno-logiczna zawiera przelicznik dołączony do wyjścia przetwornika analogowo-cyfrowego dla przeliczania sygnału cyfrowego wytwarzanego przez przetwornik analogowo-cyfrowy. Jednostka arytmetyczno-logiczna jest przystosowana do porównywania przeliczanego cyfrowego sygnału wyjściowego z przetwornika analogowo-cyfrowego z wartością cyfrową zapamiętaną w pamięci i wytwarzania cyfrowego sygnału różnicowego reprezentującego różnicę pomiędzy przeliczanym sygnałem i zapamiętaną wartością cyfrową. Przetwornik cyfrowo-analogowy zawiera wiele sterujących tranzystorów polowych, z których każdy jest dołączony elektrycznie do poszczególnej gałęzi zwierciadlanego układu prądowego, a każda gałąź jest przystosowana do wytwarzania prądu równego wielokrotności prądu bazy. Każdy ze sterujących tranzystorów polowych jest dołączony elektrycznie do poszczególnego z wielu przerzutników. Przedmiot wynalazku jest uwidoczniony w przykładach wykonania na rysunku, na którym fig. 1 przedstawia w schemacie blokowym układ pamięciowy analogowy według wynalazku i fig. 2 - w schemacie ideowym przetwornik cyfrowo-analogowy dołączony do zewnętrznego obwodu RC. Figura 1 przedstawia w schemacie blokowym układ pamięciowy analogowy 10 według jednego przykładu wykonania wynalazku. Chociaż układ pamięciowy analogowy 10 może mieć wiele różnych zastosowań, jest on opisany poniżej szczególnie w odniesieniu do zastosowań wyłącznika automatycznego, co stanowi tylko przykład. Elementy zawarte w bloku 12 oznaczonym przerywaną linią na fig. 1 reprezentują elementy stosowane w specyficznym użytkowym układzie scalonym ASIC. Elementy, które nie znajdują się wewnątrz bloku 12 oznaczonym przerywaną linią, są wykonane zewnętrznie względem układu ASIC. Niektóre elementy pokazane jako wewnętrzne układu ASIC mogą być wykonane w innych przykładach zewnętrznie względem układu ASIC, a niektóre elementy pokazane jako zewnętrzne względem układu ASIC m ogą być wykonane w jeszcze innych przykładach jako wewnętrzne układu ASIC. Na figurze 1 układ pamięciowy analogowy 10 zawiera równoległy obwód RC 14, zawierający rezystor 16 i kondensator 18, które są pokazane jako zewnętrzne względem układu ASIC. Układ pamięciowy analogowy 10 zawiera ponadto przetwornik analogowo-cyfrowy 20 do przetwarzania wejściowego sygnału analogowego w sygnał cyfrowy i przelicznik 22 do przeliczania wejściowego sygnału cyfrowego do zakresu dopuszczalnego do dalszego przetwarzania. Wyjście przetwornika analogowo-cyfrowego 20 jest dołączone do wejścia przelicznika 22. Układ pamięciowy analogowy 10 zawiera także jednostkę arytmetyczno-logiczną 24, która odbiera sygnały wejściowe z przelicznika 22 i z pamięci cyfrowej 26 temperatury. Wyjście jednostki arytmetyczno-logicznej 24 jest dołączone do wejścia przerzutników prostych 28, które pamiętają sygnały wyjściowe z jednostki arytmetyczno-logicznej 24. Przerzutniki proste 28 są dołączone do przetwornika cyfrowo-analogowego 30, którego wyjście jest dołączone do wejścia przetwornika analogowo-cyfrowego 20 i do równoległego obwodu RC 14. W przypadku zastosowania wyłącznika automatycznego elementy takie, jak jednostka arytmetyczno-logiczna 24, mogą spełniać wiele funkcji w uzupełnieniu do wytwarzania miary stanu cieplnego linii zasilającej. Zatem elementy przedstawione na fig. 1, zawierające jednostkę arytmetyczno-logiczną 24, nie są koniecznie przeznaczone do realizacji opisanych poniżej operacji stanu cieplnego. Ponadto pewne funkcje przedstawione jako realizowane przez oddzielne elementy, m ogą być realizowane przez jeden element. Na przykład przelicznik 22 może być zawarty w jednostce arytmetyczno-logicznej 24. Szczególnie jednostka arytmetyczno-logiczna 24 może realizować funkcję przeliczania i zachowywać pośrednie wyniki w pamięci, na przykład pamięci o dostępie swobodnym. Poza tym układ pamięciowy analogowy 10, taki jak pokazany, ma zdolność rozdzielczą czterech bitów. Zdolność rozdzielcza układu pamięciowego analogowego 10 może być jednak wybrana w oparciu o zdolność rozdzielczą wymaganą dla szczególnego zastosowania.

6 Podczas pracy i przy kontroli stanu cieplnego linii zasilającej, wyczuwana temperatura linii zasilającej jest wprowadzana do pamięci cyfrowej 26 temperatury. Takie wyczuwanie temperatury linii zasilającej i wprowadzanie wyczuwanej temperatury do pamięci cyfrowej 26 jest realizowane przez elementy wyłącznika automatycznego, nie przedstawionego na fig. 1. Stan cieplny jest zwykle reprezentowany i pamiętany przez pamięć cyfrową26 jako wartość czterobitowa. W pierwszym cyklu zegarowym przetwornik analogowo-cyfrowy 20 próbkuje napięcie na obwodzie RC 14, które jest równe zeru w stanie początkowym, i wytwarza cyfrowy sygnał wyjściowy reprezentujący takie napięcie. Cyfrowy sygnał wyjściowy przetwornika analogowocyfrowego 20 jest przeliczany przez przelicznik 22 tak, że przeliczony, czterobitowy sygnał cyfrowy jest proporcjonalny do napięcia analogowego na obwodzie RC 14 i właściwy do przetwarzania przez jednostkę arytmetyczno-logiczną 24, na przykład pomiędzy zerem i pięcioma woltami. Jednostka arytmetyczno-logiczna 24 porównuje przeliczony, czterobitowy sygnał cyfrowy z czterobitowym sygnałem cyfrowym pamiętanym w pamięci cyfrowej 26 i reprezentującym najbardziej aktualny stan cieplny linii zasilającej. Jednostka arytmetyczno-logiczna 24 wytwarza czterobitowy, różnicowy sygnał cyfrowy reprezentujący różnicę pomiędzy przeliczonym sygnałem z przelicznika 22 i wartością pamiętaną w pamięci cyfrowej 26, a różnicowy sygnał cyfrowy jest dostarczany do przerzutników prostych 28. Przetwornik cyfrowo-analogowy 30 próbkuje sygnały cyfrowe zapamiętane w przerzutnikach prostych 28 i przetwarza te zapamiętane sygnały, to jest sygnały różnicowe, w sygnały analogowe. Sygnały analogowe z przetwornika cyfrowo-analogowego 30 są dostarczane do równoległego obwodu RC 14 i ładują kondensator 18. W ten sposób sygnały różnicowe z jednostki arytmetyczno-logicznej 24 sterują wielkością ładunku odbieranego w obwodzie RC 14. Jak wyjaśniono powyżej, sygnały różnicowe z jednostki arytmetyczno-logicznej 24 reprezentują różnicę pomiędzy ładunkiem zapamiętanym w obwodzie RC 14, reprezentującym stan cieplny linii zasilającej, i najbardziej aktualnym, ostatnio zmierzonym stanem cieplnym linii zasilającej. Dzięki ciągłej aktualizacji ładunku zapamiętanego w obwodzie RC 14, uzyskuje się z obwodu RC 14 dokładny pomiar stanu cieplnego linii zasilającej. Ponadto, jeżeli dostarczanie mocy do specyficznych użytkowych układów scalonych ASIC zostaje przerwane, ładunek zmagazynowany w obwodzie RC 14 będzie proporcjonalny do stanu cieplnego lub temperatury linii zasilającej zasadniczo w czasie straty mocy. Dlatego, jeżeli ładunek występujący w obwodzie RC 14 w czasie straty mocy jest dokładny, dokładność odczytu uzyskanego z obwodu RC 14 w późniejszym czasie, w następstwie pewnego rozładowania przez kondensator 18, będzie potem dokładnie odzwierciedlać chłodzenie cieplne tej linii zasilającej. Układ pamięciowy analogowy 10 ma ważną zaletę, że jest wykonany przynajmniej częściowo w specyficznym użytkowym układzie scalonym ASIC i wykorzystuje przynajmniej jednostkę arytmetyczno-logiczną 24 tego układu scalonego do zwiększenia wydajności oraz wytwarzania i pamiętania dokładnej miary stanu cieplnego linii zasilającej. Poza tym układ pamięciowy analogowy 10 nie wymaga zastosowania dużego obszaru powierzchni specyficznego użytkowego układu scalonego ASIC. Figura 2 przedstawia w schemacie ideowym jeden przykład wykonania przetwornika cyfrowo-analogowego 50 dołączonego do zewnętrznego obwodu RC 14. Przetwornik cyfrowo-analogowy 50 może być zastosowany jako przetwornik cyfrowo-analogowy 28 pokazany na fig. 1 w wykonaniu o czterobitowej zdolności rozdzielczej. Przetwornik cyfrowo-analogowy 50 jest opisany tylko przykładowo i w układzie pamięciowym analogowym 10 może być zastosowany dowolny z wielu innych typów przetworników cyfrowo-analogowych. Na figurze 2 napięcie zasilania AVDD jest dostarczane do przetwornika cyfrowo-analogowego 50 z dodatniej szyny zasilającej specyficznego użytkowego układu scalonego ASIC. Do napięcia zasilania AVDD są przyłączone tranzystory polowe 52,54,56 i 58. Elektrody sterujące tranzystorów polowych 52,54,56 i 58 są dołączone do poszczególnych przerzutników prostych 28 z fig. 1, które odbierają poszczególne sygnały różnicowe w postaci cyfrowej z jednostki arytmetyczno-logicznej 24 z fig. 1. Do poszczególnych sterujących tranzystorów polowych 52,

7 i 58 są dołączone pary tranzystorów polowych 60A-60B, 62A-62B, 64A-64B i 66A-66B, które tworzą znany układ zwierciadlany. Przy właściwej polaryzacji tranzystory polowe 60A-60B wytwarzają prąd równy I, tranzystoiy 62A-62B wytwarzają prąd równy 2I, tranzystory 64A-64B wytwarzają prąd równy 4I, tranzystory 66A-66B wytwarzają prąd równy 8I. Polaryzujący tranzystor połowy 68A jest dołączony w celu dostarczania prądów baz do tranzystorów polowych 60A, 62A, 64A i 66A, a polaryzujący tranzystor polowy 68B jest dołączony w celu dostarczania prądów baz do tranzystorów polowych 60B, 62B, 64B i 66B. Polaryzujące tranzystory polowe 68 A i 68B są zasilane przez napięcia dostarczane przez sterujące tranzystory polowe 70A i 70B. Sterujący tranzystor polowy 72 steruje dostarczaniem ładunku wyjściowego poprzez prąd wyjściowy Iwyj do obwodu RC 14. Podczas pracy i przykładowo, jeżeli przerzutnik prosty związany ze sterującym tranzystorem polowym 52 pamięta jedynkę cyfrową, to jest binarną, tranzystor polowy 52 jest spolaryzowany w kierunku przewodzenia tak, że tranzystory polowe 60A-60B wytwarzają prąd I. Jeżeli przerzutnik prosty związany ze sterującym tranzystorem polowym 54 pamięta jedynkę cyfrową, tranzystor polowy 54 jest spolaryzowany w kierunku przewodzenia tak, że tranzystory polowe 62A-62B wytwarzają prąd 2I. Jeżeli przerzutnik prosty związany ze sterującym tranzystorem polowym 56 pamięta jedynkę cyfrową, tranzystor polowy 56 jest spolaryzowany w kierunku przewodzenia tak, że tranzystory polowe 64A-64B wytwarzają prąd 4I. Jeżeli przerzutnik prosty związany ze sterującym tranzystorem polowym 58 pamięta jedynkę cyfrową, to jest binarną, tranzystor polowy 58 jest spolaryzowany w kierunku przewodzenia tak, że tranzystory polowe 66A-66B wytwarzają prąd 8I. Sterujące tranzystory polowe 52, 54, 56 i 58 mogą być zasilane w dowolnej kombinacji. Prąd wyjściowy Iwyj jest wówczas: Iwyj= (B0 x I) + (B 1 x 2I) + (B 1 x 2I) +(B2 x 4I) + (B3 x 8I), gdzie bity B0, B 1, B2 i B3 reprezentują wartość cyfrową w poszczególnym przerzutniku związanym z tranzystorami polowymi 52, 54, 56 i 58, co opisano powyżej. Takie bity B0, B 1, B2 i B3 są czasami omawiane jako bity pamięci temperatury TM. W szczególnym przykładzie, jeżeli przetwornik cyfrowo-analogowy 50 jest przetwornikiem ośmiobitowym, jedna gałąź, na przykład tranzystory polowe 52 i 60A-60B, w idealnym przypadku przewodzą prąd 1 μa, a inne gałęzie przewodzą 2 μa, /2x gałąź/, 4 μa, /4x gałąź/, 8 μa, /8x gałąź/, 16 μa, /16x gałąź/, 32 μa, /32x gałąź/, 64 μa, /64x gałąź/, 128 μa, /128x gałąź/. Tak więc maksymalny prąd przy wszystkich prądach gałęzi włączonych wynosi 255 μa. Jeżeli pojemność kondensatora 18 obwodu RC 14 wynosi 5 mikrofaradów, czas ładowania od 0 V do 2,5 V przy maksymalnym prądzie wynosi około 50 ms. Jeżeli wszystkie bity cyfrowe zasilające przetwornik cyfrowo-analogowy 50 są zerami, obwód RC 14 nie jest ładowany, a także nie rozładowuje się, to jest obwód RC 14 rozładowuje się sam poniżej cyfrowego poziomu termicznego i dalej już nie. Przetwornik cyfrowo-analogowy 50 może mieć konfigurację zarówno do ładowania, jak i rozładowania obwodu RC 14, lecz potrzebna jest tylko funkcja ładowania, ponieważ obwód RC 14 sam rozładowuje się. W wykonaniu ośmiobitowym bity TMB0, TMB1, TMB2, TMB3, TMB4, TMB5, TMB6 i TMB7 pamięci temperatury są zasilane sygnałami wyjściowymi z jednostki arytmetyczno-logicznej 24 z fig. 1. Sygnał wyjściowy tej jednostki, to jest osiem bitów najbardziej znaczących, reprezentujących sygnał różnicowy, steruje wielkością ładowania w każdym cyklu, na przykład 50 ms w tym przykładzie. W ten sposób napięcie na obwodzie RC 14 jest utrzymywane w pobliżu maksymalnej wartości akumulatora cieplnego, to jest przerzutników prostych 28 we wszystkich czasach, z opóźnieniem najwyżej 50 ms w szczególnym przykładzie podanym powyżej.

8 FIG. 1 FIG. 2 Departament Wydawnictw UP RP. Nakład 60 egz. Cena 2,00 zł.