Karty NetFPGA w procesie dydaktycznym

Wielkość: px
Rozpocząć pokaz od strony:

Download "Karty NetFPGA w procesie dydaktycznym"

Transkrypt

1 Karty NetFPGA w procesie dydaktycznym Marek Michalski Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, Katedra Sieci Telekomunikacyjnych i Komputerowych ul. Polanka, Poznań, imie.nazwisko@put.poznan.pl, Streszczenie W artykule przedstawiono karty NetFPGA. Sa to karty rozszerzeń do PC. Występuja w dwóch wersjach - z portami o przepustowości Gbps oraz Gbps. Ich funkcjonalność jest programowalna w bardzo szerokim zakresie, przykładowy kod jest dostępny na licencji BSD. Karty sa wykorzystywane zarówno do pracy w charakterze prototypowych urzadzeń sieciowych jak i otwartej platformy edukacyjnej. W artykule przedstawiono budowę kart, budowę i zasadę funkcjonowania zestawu oprogramowania typowych urzadzeń sieciowych zrealizowanych na kartach NetFPGA oraz sposób wykorzystania w dydaktyce. I. WPROWADZENIE Współczesny świat oczekuje szybkiej reakcji na swe potrzeby. Nie tylko wielkim korporacjom chodzi o szybkie wprowadzenie produktów na rynek, również naukowcy chcą jak nakrócej oczekiwać na odpowiedzi na swe pytania, jak najszybciej otrzymywać rezultaty swych badań, jak najszybciej realizować projekty. Nie chodzi tu wcale o realizację idei "czas to pieniądz", ale o możliwość jak najefektywniejszego wykorzystania czasu, który jest zasobem krytycznym. Współczesne technologie dają mozliwości, które kilka lat temu były w sferze science fiction. Przykładem techologii, na której skupię się w niniejszym artykule, są programowalne układy cyfrowe. Jednym z przedstawicieli szerokiej rodziny takich technologii są układy FPGA (ang. Field Programmable Gate Array). Współczesne układy FPGA oferują ogromne możliwości w wielu wymiarach - można w nich realizować rozbudowaną funkcjonalność logiczną, mogą posiadać w sobie dedykowane bloki różnego rodzaju układów specjalizowanych (przetwornik AC/CA, procesory, pamięci, rozmaite czujniki; np przyspieszenia, światła itp.). Są również bardzo szybkie. Bardzo ważną ich cechą jest możliwość wielokrotnego programowania bez utraty wydajności. Wszystkie te właściwości czynią z nich idealne układy do realizacj zadań protypowych, badawczych i naukowych. Odpowiednio przygotowany program może być wgrany do pojedynczego układu lub uruchomiony w wielu kopiach, dzięki temu ta technologia jest idealna zarówno do wykorzystania w przemyśle wielkiej skali oraz w pojedynczych urządzeniach. Karta NetFPGA jest bardzo dobrym przykładem, który wykorzystuje wszystkie wspomniane cechy charakterystyczne układów FPGA - jej główny układ to przedstawiciel właśnie tej technologii. II. OPIS KART NETFPGA G I G Karta NetFPGA jest produktem końcowym projektu Net- FPGA.org []. Został on założony przez grupę naukowców ze Stanford University [] pod kierownictwem prof. Nicka McKeowna []. Aktualnie projekt jest prowadzony wspólnie z analogiczną grupą z University of Cambridge [4] pod Rysunek. Karta NetFPGA z elektrycznymi interfejsami sieciowymi RJ45 o przepustowości Gbps kierownictwem Andrew W. Moore a [5]. Wszelkie informacje są dostępne na stronie projektu [], są organizowane liczne wydarzenia promujące efekty prac grupy [6], ostatnio, w maju, w Poznaniu odbyły się pięciodniowe warsztaty z programowania tych kart [7]. Na początku opracowana i udostępniona została karta Net- FPGA z portami o przepustowości Gbps (przedstawiona na rys. ) [8], od niedawna dostępna jest nowsza wersja z portami o przepustowości G (rys. ). Aktualnie dostępne i szeroko używane są obie wersje kart NetFPGA. Obie są bardzo podobne, w przypadku każdej z nich mamy do czynienia z kartą rozszerzeń PC. Każda ma 4 porty ethernetowe, jednak, jak sugerują nazwy, mają porty o różnej maksymalnej przepustowości. W przypadku karty G do dysposycji są cztery porty elektryczne (RJ45), natomiast w przypadku karty G dostępne są 4 gniazda na wkładki SFP+. Różne są też magistrale, którymi łączą się z PC- są to odpowiednio PCI oraz PCIe. Ich wewnętrzna budowa, na pewnym poziomie abstrakcji, jest bardzo podobna. Karta G jest produkowana przez firmę Digilient [9], natomiast karta z portami G jest dostępna w ofercie firmy Hightech Global []. Obie wersje są osiągalne jako darowizny w ramach Xilinx University Program [], którego nasza katedra jest beneficjentem - otrzymaliśmy pięć egzemplarzy karty z interfejsami G. Aktualnie nasza laboratoryjna sieć kart NetFPGA [] składa się z kart G i pięciu kart G oraz wielu dodatkowych urządzeń sieciowych, które umożliwiają 6 XVII Poznańskie Warsztaty Telekomunikacyjne

2 Rysunek. Karta NetFPGA z uniwersalnymi interfejsami sieciowymi SFP+ o przepustowości Gbps im funkcjonowanie oraz tworzenie elastycznych topologii i wykorzystanie różnorodnych mechanizmów sieciowych. Platforma sprzętowa to jedno, równie istotne jest oprogramowanie tych kart, szczególnie, że praktycznie pełną funkcjonalność kart należy samemu zaprogramować. Na szczęście można skorzystać z udostępnionych przykładowych projektów referencyjnych. Są one dostępne zarówno jako kody źródłowe, jak i gotowe do uruchomienia pliki. Do kompilacji kodu źródłowego konieczne jest posiadanie rozbudowanego środowiska uruchomieniowego firmy Xilinx [], pełne informacje o wymaganiach i sposobie konfiuguracji dostępne są na stronie projektu []. Zaprogramowanie karty NetFPGA to jeden z kroków koniecznych do jej wykorzystania. Karta może pracować samodzielnie, jednak aby mogła ona współdziałać z systemem operacyjnym komputera, należy zainstalować w nim odpowiedni sterownik. Jego kody źródłowe dostępne są w standardowym zestawie oprogramowania dla kart NetFPGA, należy go skompilować i uruchomić według dostarczonej procedury. Po poprawnym wykonaniu wszystkich wymaganych czynności interfejsy karty są widoczne w systemie jak standardowe interfejsy sieciowe, natomiast oprogramowanie do samej karty może być wgrane w zależności od wersji karty: w przypadku karty G - przez systemową magistralę PCI i dostarczony program (nf_download) lub w przypadku kart G - przez zewnętrzny programator USB i narzędzie z pakietu oprogramowania firmy Xilinx - program Impact. Poprawnie uruchomiona karta może być wykorzystywana jak zwykła karta sieciowa lub należy dla niej przygotować dodatkowe oprogramowanie, które jest specyficzne i zależne od realizowanych funkcjonalności. III. PRZEPŁYW DANYCH W ŚRODOWISKU NETFPGA Ramki ethernetowe odbierane są z fizycznych portów przez odpowiednie układy i umieszczane w postaci ciągu bitów w buforach wejściowych. Każdy port posiada swój bufor (na rysunku oznaczone są jasnozielonym kolorem, na rysunku 4 dodatkowo podpisane są jako - ). Dane z ramek dzielone są na słowa o stałej długości, 64 bitowe słowa występują w całym projekcie karty NetFPGA G, natomiast w przypadku karty G długość słowa to 56 bitów. Zawartość poszczególnych słów i położenie w nich elementów ramki ethernetowej w przypadku karty NetFPGA G przedstawiono na rysunku 5. Należy zwrócić uwagę, że ramki wysyłane przez procesor do sieci, zanim przejdą przez kartę, są traktowane jak ramki do niej przychodzące i są umieszczane w jej buforach wejściowych powiązanych z procesorem. Te bufory zaznaczono na rysunku kolorem jasnoniebieskim, natomiast na rysunku 4 dodatkowo podpisano jako. Tym oto sposobem do karty wchodzi 8 strumieni danych, po cztery od strony portów fizycznych i po cztery od strony procesora. Z punktu widzenia przetwarzania danych są one równorzędne i mogą być traktowane jednorodnie lub unikatowo w zależności od zamierzeń programisty. Analogiczna sytuacja ma miejsce z buforami wyjściowymi - jeśli ramka ma być wysłana na port fizyczny - jest umieszczana w buforze wyjściowym powiązanym z odpowiednim portem (ciemnozielony port ), jeśli natomiast ma trafić do systemu operacyjnego - jest umieszczana w kolejce oznaczonej kolorem ciemnoniebieskim (). Jak łatwo zauważyć, na rysunkach przyjęto konwencję, że bufory związane z portami fizycznymi są oznaczone kolorem zielonym, natomiast do procesora - niebieskim. Bufory na wejściu do karty oznaczono jasnym odcieniem odpowiedniego koloru, natomiast na wyjściu - ciemnym kolorem. Takie dodatkowe oznaczenie ułatwia studentom szybkie i intuicyjne odnalezienie się w środowisku karty NetFPGA. A. Obsługa ramki ethernetowej niosacej zapytanie ARP przez system z karta sieciowa NetFPGA Poniżej zostanie przeanalizowana procedura obsługi zapytania protokołu ARP w celu przedstawienia typowego sposobu obsługi ramki ethernetowej w karcie NetFPGA. Załóżmy, że do karty jest wgrane oprogramowanie, które czyni z niej typową kartę sieciową. Załóżmy również, że ramka niosąca zapytanie ARP została odebrana na porcie eth. Zostanie więc ona umieszczona w buforze na wejściu do karty (jasnozielony). Następnie moduł Input Arbiter w odpowiednim momencie wybierze z kolejki wejściowej tę ramkę do obsługi i przekaże ją domodułu Użytkownika i dalej do Output Port Lookup. Głównym zadaniem modułów w obrębie karty NetFP- GA jest przekazanie ramek na odpowiednie porty wyjściowe, przekazanie takie odbywa się przez ustawienie odpowiednich zmiennych sterujących oznaczających bufor wyjściowy. Na podstawie tych danych kolejny moduł (Output Queues) umieści ramkę w odpowiednim buforze wyjściowym. W tym przypadku funkcjonalność prorokołu ARP wymusza przekazanie tej ramki do systemu operacyjnego przez interfejs nf, dlatego też ramka ta zostanie umieszczona w ciemnoniebieskim buforze na wyjściu, czyli w kolejce do nf (). W tym momencie ramkę przejmuje system operacyjny i odpowiedni proces sieciowy (o ile taki jest uruchomiony na danym komputerze) przeanalizuje zapytanie ARP i odpowiednio na nie zareaguje. Załóżmy, że analizowana ramka niesie zapytanie o adres naszego komputera, więc, zgodnie z funkcjonalnością ARP, ten komputer odpowie na nią odpowiednim komunikatem ARP. Ten komunikat zostanie wygenerowany przez proces sieciowy w systemie operacyjnym i wysłany przez port nf do sieci. Wysłanie ramki przez interfejs nf polega na umiesz- PWT - Poznań - grudnia 7

3 eth eth eth eth Input Arbiter Moduł użytkownika Output Port Lookup Output Queues Input Arbiter - wybór obsługiwanej kolejki wejściowej Moduł użytkownika (dodany) Output Port Lookup ustalenie kolejki wyjściowej NetFPGA FPGA chip PCI/PCIe driver Output Queues - Rozdział na kolejki wyjściowe Operating System nf nf nf nf Rysunek. Najważniejsze elementy budowy karty NetFPGA Rysunek 4. Sposób organizacji przepływu danych w kartach NetFPGA G czeniu jej w buforze wejściowym do karty NetFPGA, w tym przypadku ramka do karty przychodzi od strony procesora (przez interfejs obecny w systemie operacyjnym), czyli będzie umieszczona w jasnoniebieskim (wejściowym) buforze oznaczonym jako. Moduł Input Arbiter odbierze tę ramkę, a kolejne moduły zadecydują o przesłaniu jej na port wyjściowy eth, czyli umieszczą ją w ciemnozielonej kolejce wyjściowej, stamtąd odpowiednie mechanizmy ją odczytająiwyślą do łącza przez port eth. Obsługa ramek (podstawowa wersja) w głównej kości FPGA karty NetFPGA polega na przyjęciu ramki do kolejki na wejściu, zadecydowaniu o przeznaczeniu danej ramki, odpowiednim jego oznaczeniu i umieszczeniu ramki w odpowiedniej kolejce wyjściowej. Powyższy przykład przedstawił obsługę ramki przy współudziale procesora komputera i systemu operacyjnego, taka ramka przeszła przez kartę dwa razy. O wiele ciekawsza jest sytuacja, gdy do obsługi ramki wystarczy funkcjonalność zakodowana w kości FPGA i nie jest konieczna interakcja z systemem operacyjnym. Gdy karta samodzielnie obsługuje ruch, wydajność przetwarzania danych jest o wiele wyższa, gdyż pomijane jest dwukrotne przejście danych przez magistralę i obsługa przez procesor. Typowa taka sytuacja przedstawiona zostanie w kolejnym podrozdziale. B. Obsługa ramki ethernetowej przez przełacznik zrealizowany na karcie NetFPGA Załóżmy, że do karty NetFPGA zostało wgrane oprogramowanie pozwalające jej pracować jako przełącznik sieci Ethernet. Charakterystyczną cechą takiego przełącznika jest to, że potrafi on rozpoznać położenie adresata ramki (port, do którego jest on podłączony) i ograniczyć rozgłaszanie ruchu tylko do segmentów, w których znajduje się adresat ramek. Decyzję o porcie docelowym przełącznik podejmuje na podstawie zawartości swej tablic wiążącej adresy i numery portów, natomiast jej zawartość to efekt analizy ruchu przychodzącego (a dokładnie adresów nadawcy ramek) na konkretnych portach (ten mechanizm bywa określany jako proces uczenia się przełącznika). Jeśli do karty NetFPGA przygodzi ramka ethernetowa (załóżmy, że na port eth), jest ona umieszczana w buforze wejściowym. Gdy najdejdzie jej kolej, jest ona pobierana do obsługi przez Input Arbiter i przekazywana do dalszej analizy. W tym przypadku analiza ramki przez przełącznik sieciowy (karta NetFPGA pracuje jako przełącznik) sprowadza się do dwóch głównych czynności: ) przełącznik uczy się, że nadawca tej ramki (host o adresie takim jak źródłowy) jest podłączony do portu eth (gdyż to właśnie z tego portu przyszła od niego ramka); ) przełącznik wysyła ramkę na port, na którym (wg jego aktualnej wiedzy) jest podłączony adresat tej ramki (host, o adresie obecnym w ramce w polu docelowy), przy czym, jeśli zna położenie adresata, to ramka jest wysyłana na jeden konkretny port, a jeśli nie ma wiedzy o położeniu adresata ramki, taka ramka jest rozgłaszana na wszystkie porty poza tym, z którego przyszła. W tym momencie porty wyjściowe dla ramki są wybrane (są to porty związane z fizycznymi interfejsami, czyli mogą tobyć, lub - odpada, bo portem eth ta ramka przyszła) i ramka może być umieszczona w docelowych kolejkach wyjściowych (ciemnozielonych) i przesłana na zewnątrz karty. Całe zadanie karty (pracującej jako przełącznik sieci Ethernet) zostało w pełni zrealizowane. Należy zwrócić uwagę, że ramka weszła do karty i wyszła z niej bez udziału proceosora i systemu operacyjnego. To właśnie takie podejście stanowi wartość kart NetFPGA - w pełni sprzętowe przetwarzanie danych. 8 XVII Poznańskie Warsztaty Telekomunikacyjne

4 Rysunek 5. Położenie poszczególnych elementów ramki ethernetowej w jednostkach danych w karcie NetFPGA IV. OPIS PRZYKŁADOWYCH PROJEKTÓW Jednym z elementów pakietu instalacyjnego są kody przykładowych projektów. Są one w pełni kompletne, można je wykorzystać zarówno przez samodzielne skompilowanie dostarczonego kodu źródłowego bądź też użycie dostarczonego pliku bit. Poniżej zostaną omówione trzy projekty typowych urządzeń sieciowych (karta sieciowa, przełącznik oraz router) oraz projekt będący praktycznym ćwiczeniem w przygotowywaniu własnej aplikacji na kartę NetFPGA. A. Reference NIC Nazwa NIC pochodzi z angielskiego akronimu Network Interface Card. Poprawnie zainstalowania w systemie operacyjnym karta sieciowa występuje w dwóch postaciach. Pierwsza z nich to jej reprezentacja w uruchomionym oprogramowaniu komputera. Dzięki odpowiedniemu sterownikowi każdy port jest widoczny w systemie jako aktywny interfejs w sieciowy. Druga postać karty to jej fizyczna realizacja, czyli fizyczne porty (np. gniazda RJ45), do których mogą być podłączone przewody sieci Ethernet. Zadaniem karty jest odbieranie przychodzących ramek ethernetowych z portów fizycznych i przekazywanie ich do reprezentacji tych portów w systemie operacyjnym oraz odbieranie ramek wychodzących przez inferfejsy reprezentowane w systemie operacyjnym i wysyłanie ich przez porty fizyczne. Ramka odebrana na porcie ethx będzie przesłana do portu nfx, natomiast ramka wygenerowana przez system operacyjny na porcie nfy będzie wysłana do sieci przez port ethy. Te operacje bardzo łatwo można zobrazować na przykładzie rysunku. B. Reference switch Jednym z dostarczonych przykładowych projektów na kartę NetFPGA jest Reference switch, czyli kod przełącznika sieci Ethernet. Podstawowe działanie takiego przełącznika polega na odbieraniu ramek i przesyłaniu ich na wybrane porty, jego szczegóły przedstawiono w poprzednim rozdziale. Wśród dostępnych kodów źródłowych jest kod programu, który pozwala analizować zawartość tablicy przełącznika oraz zbierać statystyki ruchu do poszczególnych adresatów (adresów ). Bardzo cennym z punktu widzenia dydaktyki elementem tego kodu jest dostarczenie i przykładowe wykorzystanie pamięci TCAM (Ternary Content Addressable Memory). C. Reference router Ruter IP ma dwa główne zadania: określić adres następnego skoku (interfejs wyjściowy) oraz dokonać przełączenia (przesłania) pakietu na wybrany interfejs. Realizacja przełączenia odbywa się na zasadzie analogicznej jak w przypadku przełącznika - na podstawie odpowiednich bitów w słowie sterującym ramka ethernetowa z pakietem IP jest umieszczana w kolejce powiązanej odpowiednim portem wyjściowym. Należy pamiętać o wykonaniu operacji typowych dla rutingu (zmiana TTL) oraz przejściu do innego segmentu drugiej warstwy (czyli zmiana adresu źródłowego na adres interfejsu wychodzącego i ustawienie adresu docelowego na adres interfejsu przychodzącego w sąsiednim węźle). D. Crypto NIC Crypto_NIC to rozszerzona wersja reference NIC. Rozszerzenie polega na dodaniu jednego modułu do pipeline. Jest to moduł Crypto_NIC. Jego zadaniem jest szyfrowania i deszyfrowanie danych wychodzących i przychodzących. Zarówno szyfrowanie jak i deszyfrowanie polega na wykonaniu operacji XOR na danych i kluczu. Z uwagi na odwracalność operacji XOR, operacja szyfrowania i deszyfrowania jest realizowana tak samo. V. ELEMENTY PROJEKTU Twórcy środowiska do programowania kart NetFPGA wykonali ogromną pracę uruchamiając je i przygotowując demonstracyjne projekty. Na ich podstawie można przygotować projekty własnych urządzeń sieciowych. Można samodzielnie zaprojektować całe rozwiązanie, ale bez wątpienia warto skorzystać z dostarczonych szkieletów projektów. Każdy projekt powinien posiadać bufory wejściowe i wyjściowe (rysunek 4), standardowe elementy sterowania przetwarzaniem danych (Input Arbiter,Output Port Lookup, Output Queues) oraz własną funkcjonalność. Dzięki modułowości kodu wystarczy w odpowiednim miejscu dodać własny moduł, który odpowiednio wpasuje się w strukturę kodu i zapewni pożądaną funkcjonalność. Kod źródłowy na projekt karty obejmuje bardzo dużo plików, ale podstawowe wykorzystanie nie wymaga ich znajomości, a tym bardziej modyfikacji. Projekt NetFPGA od samego początku miał charakter dydaktyczny i wiele mechanizmów zostało tak zaprojektowanych, aby użytkownik nie musiał ich modyfikować. VI. MECHANIZMY PRZYGOTOWANIA I WERYFIKOWANIA POPRAWNOŚCI PROJEKTU A. Przygotowanie projektu Jak wspomniano wcześniej, możliwe jest całkowicie samodzielne przygotwanie oprogramowania karty NetFPGA. Jednak wymaga to dużo czasu, a przede wszystkim, ogromnej wiedzy i doświadczenia. Dlatego też nawet doświadczeni deweloperzy chętnie korzystają z wzorców dostarczonych przez twórców kart NetFPGA. W takim przypadku przygotowanie PWT - Poznań - grudnia 9

5 własnego projektu sprowadza się do dodania pustego własnego modułu i zaprogramowania jego funkcjonalności. Takie podejście wydaje się dużo prostsze. I takie jest. Ale prostsze nie oznacza proste. Nadal należy pamiętać o wielu rzeczach: o odpowiedniej interakcji z innymi modułami, o zachowaniu odpowiedniej konwencji nazewnictwa zmiennych (aby nie doprowadzić do konfliktu nazw), o zaimplementowaniu poprawnego sterowania itp. Własny moduł należy zdefiniować w Verilogu, jego definicję umieścić w odpowiednim miejscu w drzewie plików projektu, powiązać go z innymi modułami oraz uzupełnić informację o powiązaniach z nim w pliku projektu. Czynności, które należy wykonać mogą się nieco różnić w zależności od wersji kodu, z którą pracujemy. Na stronie projektu są dostępne opisy poszczególnych etapów, najwięcej praktycznej wiedzy z tego zakresu można zdobyć podczas warsztatów z programownia tych kart [6], [7]. Bardzo często jest tak, że kod naszego projektu wymaga fragmentów, które objęte są zewnętrzną licencją (np. IP Core, T, itp). Co więcej, kod źródłowy, który wystarczy do kompilacji, nie stanowi całości poprawnego projektu. Aby być pewnym poprawności projektu należy przygotować również pliku testów, które pozwolą automatycznie zweyryfikować poprawność projektu. B. Testowanie Analiza funkcjonalności nawet podstawowych projektów na kartę NetFPGA jest bardzo złożona. Aby ją ułatwić, a wręcz umożliwość i urealnić, opracowano mechanizm testów. Polega on na wygenerowaniu testowego ruchu (przy pomocy bibloteki Scapy napisanej w Perlu) i przepuszczeniu go przez symulator (ModelSim [4] lub ISim [5]). Każda funkcjonalność powinna być testowana pojedynczo, tzn. należy przygotować bardzo dużo testów, przy czym każdy test skupia się na pojedynczym mechanizmie, a jego wynik jest dwuwartościowy - PASS lub FAIL. Nawet wykonanie wszystkich testów z wynikiem pozytywnym nie oznacza poprawności całego projektu, gdyż nie ma pewności, że przygotowane testy pokrywają wszystkie funkcjonalności. Niestety, nawet jeden wynik negatywny oznacza niepoprawność i konieczność poprawiania kodu źródłowego. Należy zwrócić uwagę, że błędy mogą być zarówno w kodzie projektu, jak i w kodzie testów. Niestety, możliwe są wyniki fałszywie pozytywne oraz fałszywie negatywne. Jak widać, testowanie projektów jest bardzo złożonym, żmudnym i pracochłonnym procesem, ale i bardzo potrzebnym. Testowanie sprowadza się do przygotowania pierwotnej reprezentacji ruchu ethernetowego (ramek) dla każdego portu, które będą wysyłane do symulatora działania kodu oraz reprezentacji ruchu, który spodziewamy się otrzymać na poszczególnych portach. Ruch pierwotny jest wysyłany do symulatora, a to co z niego wyjdzie jest porównywane z ruchem spodziewanym. Porównanie może dać wynik pełnej zgodności (wówczas test jest zaliczany) lub nie (wówczas test nie jest zaliczany). Przykładowe testowanie kodu karty sieciowej sprowadza się do przygotowania zawartości testowej ramki ethernetowej (jako tablicy bajtów) i wysłanie jej na port np. eth. W Rysunek 6. Kod w języky Python - fragment odpowiedzialny za testowanie karty sieciowej - przygowanie pakietu, wysłanie go na cztery interfejsy i oczekiwanie na jego niezmodyfikowaną kopię na czterech wyjściach przypadku karty sieciowej dokładnie te same dane (bez modyfikacji) są oczekiwane na wyjściu bufora. W przypadku testowania przełącznika należy zwrócić uwagę na stan jego pamięci (tablicy ) i numery portów, na których pojawia się ruch po przejściu przez symulator. Błędy mogą polegać na tym, że ramki po przejściu przez symulator będą inne niż spodziewane, że ramki nie dotrą do portów, na których ich się spodziewamy lub też ramki pojawią się na portach, na których ich nie oczekujemy. W przypadku testowania rutera należy zwrócić uwagę na poprawność adresów IP oraz oczekiwać zmienionego pakietu IP ze zmniejszoną wartością TTL oraz zmienionymi adresami warstwy (). Fragment przykładowego kodu do testowania funkcjonalnosci karty sieciowej przedstawiono na rysunku 6. Definicja testu zawiera dokładny opis sytuacji na wejściu i na wyjściu. Symulator generuje rezultaty po przejściu przez zaprogramowaną funckcjonalność, a następnie mechanizm testów porównuje opis sytuacji wygenerowanej przez sumulator z opisem spodziewanej sytuacji zadeklarowanym testach. Pełna zgodność oznacza zaliczenie testu, choć jedna rozbieżność powoduje niezaliczenie testu. Takie podejście pozwala zautomatyzować testy. Mechanizm można opisywać bardzo szeroko, ale nie jest to głównym celem tego artykułu. Możliwa jest również analiza sytuacji wewnątrz poszczególnych modułów. Do tego celu wykorzystywane jest odpowiednie oprogramowanie (ModelSim lub ISim). Fragmentu przykładowego widoku okna programu ModelSim podczas analizy w trybie graficznym przedstawiono na rysunku 7. Warto zwrócić uwagę, że w przedstawionym przykładzie pojawiają się parametry (dwa adresy, EthType) ustawione w kodzie z rysunku 6. C. Przygotowanie kodu uruchomieniowego Gdy wszyskie przeprowadzone testy pozwolą założyć, że przygotowany kod jest poprawny, można przystąpić do syntezy. Jest to proces wieloetapowy i bardzo złożony. Bardzo często zajmuje ponad godzinę nawet na współcześnie wydajnych komputerach. Dlatego też istotne jest, aby syntezie poddawać wyłącznie przetestowane projekty. Efektem poprawnie zakończonej syntezy jest plik z rozszerzeniem bit, który można wgrać do karty NetFPGA i uruchomić własny projekt. Do sterowania takim projektem można użyć dodatkowego oprogramowania, które otczytuje i ustawia wartość odpowiednich rejestrów w karcie NetFPGA. XVII Poznańskie Warsztaty Telekomunikacyjne

6 Rysunek 7. Graficzne przedstawienie efektów pracy symulatora (fragment okna Wave programu ModelSim) VII. WYKORZYSTANIA KART W PROCESIE DYDAKTYCZNYM Pierwsza styczność studentów z kartami sprowadza się do teoretycznego wykładu na ich temat. Następnie demonstrowany jest przebieg przygotowania przykładowego oraz własnego projektu. Podkreślone są czynności, których nie można pominąć. Podczas laboratorium studenci pracują na odpowiednio przygotowanych maszynach virtualnych, które zostały przygotowane tak, aby skupić się na najważniejszych elementach. Pliki maszyn wirutalnych są udostępnianie zainteresowanym studentom, dzięki temu samodzielnie mogą poszerzać doświadczenie i ugruntowywać wiedzę zdobytą na zajęciach. Do pełnego wykorzystania narzędzi konieczne są licencje, które udostępniane są w ramach programu Europractice [6]. Dzięki odpowiednim połączeniom VPN studenci mogą na nich pracować również w domu. Podczas zajęć studenci dogłębnie poznają budowę sprzętu sieciowego, a także towarzyszącego jemu oprogramowania (sterowniki), w praktyczny sposób spotykają się również z profesjonalnym oprogramowaniem szeroko wykorzystywanym na skalę przemysłową. VIII. PODSUMOWANIE Karta NetFPGA, zarówno w wersji z portami G i G, jest wszechstronnym narzędniem badawczym, naukowym oraz edukacyjnym. Dzięki niej można realizować między innymi prototypowe urządzenia sieciowe realizujące niestandardowe protokoły sieciowe. Dzięki otwaremu kodowi źródłowemu, zarówno dla części sprzętowej jaki i sterownika programowego, stanowi ona nieocenioną pomoc dydaktyczną, szczególnie tak bliską rzeczywistym urządzeniom sieciowym. IX. PODZIEKOWANIA Projekt został sfinansowany ze środków Narodowego Centrum Nauki przyznanych na podstawie decyzji numer DEC- //B/ST7/959 LITERATURA [] Główna strona projektu NetFPGA [] Strona informacyjna grupy NetFPGA [] Strona informacyjna - Nick McKeown [4] Główna strona www Computer Laboratory, Faculty of Computer Science and Technology, University of Cambridge [5] Strona informacyjna - Andrew W. Moore [6] Wydarzenia w ramach projektu NetFPGA [7] Strona informacyja warsztatów NetFPGA [8] Glen Gibb, John W. Lockwood, Jad Naous, Paul Hartke, and Nick McKeown NetFPGA Open Platform for Teaching How to Build Gigabitrate Network Switches and Routers IEEE Trans. on Education, 8. [9] Strona produktu NetFPGA G Detail.cfm?Prod=NETFPGA. [] Strona produktu NetFPGA G PCIExpress_SFP+.htm. [] Xilinx University Program [] Strona projektu Środowisko testowe protokołów sieciowych na bazie systemu OpenFlow [] Główna strona www firmy Xilinx [4] ModelSim - strona produktu [5] ISim - strona produktu [6] EUROPRACTICE Software Service PWT - Poznań - grudnia

Badania możliwości wprowadzenia nowej struktury wewnętrznej dla kart NetFPGA

Badania możliwości wprowadzenia nowej struktury wewnętrznej dla kart NetFPGA Badania możliwości wprowadzenia nowej struktury wewnętrznej dla kart NetFPGA Marek Michalski, Tytus Sielach Politechnika Poznańska, Wydział Elektroniki i Telekomunikacji, Katedra Sieci Telekomunikacyjnych

Bardziej szczegółowo

XVII Poznańskie Warsztaty Telekomunikacyjne 13 grudnia 2013 Poznań

XVII Poznańskie Warsztaty Telekomunikacyjne 13 grudnia 2013 Poznań XVII Poznańskie Warsztaty Telekomunikacyjne 13 grudnia 2013 Poznań Wydział Elektroniki i Telekomunikacji Politechnika Poznańska XVII Poznańskie Warsztaty Telekomunikacyjne - PWT 2013 13 grudnia 2013 Poznań

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Uproszczony opis obsługi ruchu w węźle IP. Trasa routingu. Warunek:

Uproszczony opis obsługi ruchu w węźle IP. Trasa routingu. Warunek: Uproszczony opis obsługi ruchu w węźle IP Poniższa procedura jest dokonywana dla każdego pakietu IP pojawiającego się w węźle z osobna. W routingu IP nie wyróżniamy połączeń. Te pojawiają się warstwę wyżej

Bardziej szczegółowo

Wykład 2: Budowanie sieci lokalnych. A. Kisiel, Budowanie sieci lokalnych

Wykład 2: Budowanie sieci lokalnych. A. Kisiel, Budowanie sieci lokalnych Wykład 2: Budowanie sieci lokalnych 1 Budowanie sieci lokalnych Technologie istotne z punktu widzenia konfiguracji i testowania poprawnego działania sieci lokalnej: Protokół ICMP i narzędzia go wykorzystujące

Bardziej szczegółowo

Laboratorium 2.6.1 Badanie topologii i budowa małej sieci

Laboratorium 2.6.1 Badanie topologii i budowa małej sieci Laboratorium 2.6.1 Badanie topologii i budowa małej sieci Topologia sieci Sieć punkt-punkt Cele nauczania Po zakończeniu tego ćwiczenia będziesz potrafił: Sieć przełączana poprawnie identyfikować kable

Bardziej szczegółowo

ARP Address Resolution Protocol (RFC 826)

ARP Address Resolution Protocol (RFC 826) 1 ARP Address Resolution Protocol (RFC 826) aby wysyłać dane tak po sieci lokalnej, jak i pomiędzy różnymi sieciami lokalnymi konieczny jest komplet czterech adresów: adres IP nadawcy i odbiorcy oraz adres

Bardziej szczegółowo

Podstawy Informatyki. Inżynieria Ciepła, I rok. Wykład 13 Topologie sieci i urządzenia

Podstawy Informatyki. Inżynieria Ciepła, I rok. Wykład 13 Topologie sieci i urządzenia Podstawy Informatyki Inżynieria Ciepła, I rok Wykład 13 Topologie sieci i urządzenia Topologie sieci magistrali pierścienia gwiazdy siatki Zalety: małe użycie kabla Magistrala brak dodatkowych urządzeń

Bardziej szczegółowo

Urządzenia sieciowe. Tutorial 1 Topologie sieci. Definicja sieci i rodzaje topologii

Urządzenia sieciowe. Tutorial 1 Topologie sieci. Definicja sieci i rodzaje topologii Tutorial 1 Topologie sieci Definicja sieci i rodzaje topologii Definicja 1 Sieć komputerowa jest zbiorem mechanizmów umożliwiających komunikowanie się komputerów bądź urządzeń komputerowych znajdujących

Bardziej szczegółowo

Na podstawie: Kirch O., Dawson T. 2000: LINUX podręcznik administratora sieci. Wydawnictwo RM, Warszawa. FILTROWANIE IP

Na podstawie: Kirch O., Dawson T. 2000: LINUX podręcznik administratora sieci. Wydawnictwo RM, Warszawa. FILTROWANIE IP FILTROWANIE IP mechanizm decydujący, które typy datagramów IP mają być odebrane, które odrzucone. Odrzucenie oznacza usunięcie, zignorowanie datagramów, tak jakby nie zostały w ogóle odebrane. funkcja

Bardziej szczegółowo

Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami

Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami Warsztaty Koła Naukowego SMART dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 1 Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania

Bardziej szczegółowo

Aplikacja serwerowa Platformy Prezentacyjnej Opis produktu

Aplikacja serwerowa Platformy Prezentacyjnej Opis produktu Aplikacja serwerowa Platformy Prezentacyjnej Opis produktu Polska Organizacja Turystyczna ul. Chałubińskiego 8 00-613 Warszawa Spis treści 1 Założenia wstępne... 1 1.1 Informacje wstępne... 1 1.2 Cel projektu...

Bardziej szczegółowo

Jak ustawić cele kampanii?

Jak ustawić cele kampanii? Jak ustawić cele kampanii? Czym są cele? Jest to funkcjonalność pozwalająca w łatwy sposób śledzić konwersje wygenerowane na Twojej stronie www poprzez wiadomości email wysłane z systemu GetResponse. Mierzenie

Bardziej szczegółowo

Bezpieczeństwo informacji oparte o kryptografię kwantową

Bezpieczeństwo informacji oparte o kryptografię kwantową WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja

Bardziej szczegółowo

Podstawowe pojęcia dotyczące sieci komputerowych

Podstawowe pojęcia dotyczące sieci komputerowych Podstawowe pojęcia dotyczące sieci komputerowych Podział ze względu na obszar Sieci osobiste PAN (Personal Area Network) sieci o zasięgu kilku metrów wykorzystywane np. do bezprzewodowego połączenia telefonu

Bardziej szczegółowo

Akademickie Centrum Informatyki PS. Wydział Informatyki PS

Akademickie Centrum Informatyki PS. Wydział Informatyki PS kademickie Centrum Informatyki PS Wydział Informatyki PS Wydział Informatyki Sieci komputerowe i Telekomunikacyjne Transmisja w protokole IP Krzysztof ogusławski tel. 4 333 950 kbogu@man.szczecin.pl 1.

Bardziej szczegółowo

MODEL WARSTWOWY PROTOKOŁY TCP/IP

MODEL WARSTWOWY PROTOKOŁY TCP/IP MODEL WARSTWOWY PROTOKOŁY TCP/IP TCP/IP (ang. Transmission Control Protocol/Internet Protocol) protokół kontroli transmisji. Pakiet najbardziej rozpowszechnionych protokołów komunikacyjnych współczesnych

Bardziej szczegółowo

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Podstawowe kroki programowania zestawu uruchomieniowego ZL9AVR z systemem operacyjnym NutOS w środowisku

Bardziej szczegółowo

Rozdział ten zawiera informacje na temat zarządzania Modułem Modbus TCP oraz jego konfiguracji.

Rozdział ten zawiera informacje na temat zarządzania Modułem Modbus TCP oraz jego konfiguracji. 1 Moduł Modbus TCP Moduł Modbus TCP daje użytkownikowi Systemu Vision możliwość zapisu oraz odczytu rejestrów urządzeń, które obsługują protokół Modbus TCP. Zapewnia on odwzorowanie rejestrów urządzeń

Bardziej szczegółowo

Referencyjny model OSI. 3 listopada 2014 Mirosław Juszczak 37

Referencyjny model OSI. 3 listopada 2014 Mirosław Juszczak 37 Referencyjny model OSI 3 listopada 2014 Mirosław Juszczak 37 Referencyjny model OSI Międzynarodowa Organizacja Normalizacyjna ISO (International Organization for Standarization) opracowała model referencyjny

Bardziej szczegółowo

Kod produktu: MP-W7100A-RS232

Kod produktu: MP-W7100A-RS232 KONWERTER RS232 - TCP/IP ETHERNET NA BAZIE W7100A FIRMY WIZNET MP-W7100A-RS232 jest gotowym do zastosowania konwerterem standardu RS232 na TCP/IP Ethernet (serwer portu szeregowego). Umożliwia bezpośrednie

Bardziej szczegółowo

Materiały dodatkowe. Simulink Real-Time

Materiały dodatkowe. Simulink Real-Time Katedra Inżynierii Systemów Sterowania Materiały dodatkowe Simulink Real-Time Opracowali: mgr inż. Tomasz Karla Data: Listopad, 2016 r. Wstęp Simulink Real-Time jest środowiskiem pozwalającym na tworzenie

Bardziej szczegółowo

Opracowanie ćwiczenia laboratoryjnego dotyczącego wykorzystania sieci przemysłowej Profibus. DODATEK NR 4 Instrukcja laboratoryjna

Opracowanie ćwiczenia laboratoryjnego dotyczącego wykorzystania sieci przemysłowej Profibus. DODATEK NR 4 Instrukcja laboratoryjna Wydział Informatyki i Zarządzania Opracowanie ćwiczenia laboratoryjnego dotyczącego wykorzystania sieci przemysłowej Profibus DODATEK NR 4 Instrukcja laboratoryjna. Opracował: Paweł Obraniak Wrocław 2014

Bardziej szczegółowo

Przesyłania danych przez protokół TCP/IP

Przesyłania danych przez protokół TCP/IP Przesyłania danych przez protokół TCP/IP PAKIETY Protokół TCP/IP transmituje dane przez sieć, dzieląc je na mniejsze porcje, zwane pakietami. Pakiety są często określane różnymi terminami, w zależności

Bardziej szczegółowo

LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl)

LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl) Wydział Elektroniki i Telekomunikacji POLITECHNIKA POZNAŃSKA fax: (+48 61) 665 25 72 ul. Piotrowo 3a, 60-965 Poznań tel: (+48 61) 665 22 93 LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl) Sieci

Bardziej szczegółowo

Systemy na Chipie. Robert Czerwiński

Systemy na Chipie. Robert Czerwiński Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki

Bardziej szczegółowo

SYSTEMY CZASU RZECZYWISTEGO (SCR)

SYSTEMY CZASU RZECZYWISTEGO (SCR) Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania SYSTEMY CZASU RZECZYWISTEGO (SCR) Podstawy programowanie systemów wbudowanych na bazie platformy sprzętowo-programowej

Bardziej szczegółowo

Moduł Ethernetowy. instrukcja obsługi. Spis treści

Moduł Ethernetowy. instrukcja obsługi. Spis treści Moduł Ethernetowy instrukcja obsługi Spis treści 1. Podstawowe informacje...2 2. Konfiguracja modułu...4 3. Podłączenie do sieci RS-485 i LAN/WAN...9 4. Przywracanie ustawień fabrycznych...11 www.el-piast.com

Bardziej szczegółowo

Projektowanie układów na schemacie

Projektowanie układów na schemacie Projektowanie układów na schemacie Przedstawione poniżej wskazówki mogą być pomocne przy projektowaniu układach na poziomie schematu. Stałe wartości logiczne Aby podłączyć wejście do stałej wartości logicznych

Bardziej szczegółowo

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska Instytut Informatyki Politechnika Poznańska 1 Sieć Modbus w dydaktyce Protokół Modbus Rozwiązania sprzętowe Rozwiązania programowe Podsumowanie 2 Protokół Modbus Opracowany w firmie Modicon do tworzenia

Bardziej szczegółowo

SIECI KOMPUTEROWE I TECHNOLOGIE INTERNETOWE

SIECI KOMPUTEROWE I TECHNOLOGIE INTERNETOWE Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania SIECI KOMPUTEROWE I TECHNOLOGIE INTERNETOWE Temat: Kable przyłączeniowe oraz podstawowe metody testowania

Bardziej szczegółowo

Aby lepiej zrozumieć działanie adresów przedstawmy uproszczony schemat pakietów IP podróżujących w sieci.

Aby lepiej zrozumieć działanie adresów przedstawmy uproszczony schemat pakietów IP podróżujących w sieci. Struktura komunikatów sieciowych Każdy pakiet posiada nagłówki kolejnych protokołów oraz dane w których mogą być zagnieżdżone nagłówki oraz dane protokołów wyższego poziomu. Każdy protokół ma inne zadanie

Bardziej szczegółowo

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu

Bardziej szczegółowo

Spis treści. 1 Moduł Modbus TCP 4

Spis treści. 1 Moduł Modbus TCP 4 Spis treści 1 Moduł Modbus TCP 4 1.1 Konfigurowanie Modułu Modbus TCP................. 4 1.1.1 Lista elementów Modułu Modbus TCP............ 4 1.1.2 Konfiguracja Modułu Modbus TCP.............. 5 1.1.3

Bardziej szczegółowo

Sieci Komputerowe Modele warstwowe sieci

Sieci Komputerowe Modele warstwowe sieci Sieci Komputerowe Modele warstwowe sieci mgr inż. Rafał Watza Katedra Telekomunikacji AGH Al. Mickiewicza 30, 30-059 Kraków, Polska tel. +48 12 6174034, fax +48 12 6342372 e-mail: watza@kt.agh.edu.pl Wprowadzenie

Bardziej szczegółowo

router wielu sieci pakietów

router wielu sieci pakietów Dzisiejsze sieci komputerowe wywierają ogromny wpływ na naszą codzienność, zmieniając to, jak żyjemy, pracujemy i spędzamy wolny czas. Sieci mają wiele rozmaitych zastosowań, wśród których można wymienić

Bardziej szczegółowo

Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet.

Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet. Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet. Przygotowanie urządzeń W prezentowanym przykładzie adresy IP sterowników

Bardziej szczegółowo

Sieci komputerowe. Dr inż. Robert Banasiak. Sieci Komputerowe 2010/2011 Studia niestacjonarne

Sieci komputerowe. Dr inż. Robert Banasiak. Sieci Komputerowe 2010/2011 Studia niestacjonarne Sieci komputerowe Dr inż. Robert Banasiak Sieci Komputerowe 2010/2011 Studia niestacjonarne 1 Sieci LAN (Local Area Network) Podstawowe urządzenia sieci LAN. Ewolucja urządzeń sieciowych. Podstawy przepływu

Bardziej szczegółowo

Podstawy PLC. Programowalny sterownik logiczny PLC to mikroprocesorowy układ sterowania stosowany do automatyzacji procesów i urządzeń.

Podstawy PLC. Programowalny sterownik logiczny PLC to mikroprocesorowy układ sterowania stosowany do automatyzacji procesów i urządzeń. Podstawy PLC Programowalny sterownik logiczny PLC to mikroprocesorowy układ sterowania stosowany do automatyzacji procesów i urządzeń. WEJŚCIA styki mechaniczne, przełączniki zbliżeniowe STEROWNIK Program

Bardziej szczegółowo

Laboratorium Komputerowe Systemy Pomiarowe

Laboratorium Komputerowe Systemy Pomiarowe Jarosław Gliwiński, Łukasz Rogacz Laboratorium Komputerowe Systemy Pomiarowe ćw. Programowanie wielofunkcyjnej karty pomiarowej w VEE Data wykonania: 15.05.08 Data oddania: 29.05.08 Celem ćwiczenia była

Bardziej szczegółowo

ZiMSK. VLAN, trunk, intervlan-routing 1

ZiMSK. VLAN, trunk, intervlan-routing 1 ZiMSK dr inż. Łukasz Sturgulewski, luk@kis.p.lodz.pl, http://luk.kis.p.lodz.pl/ dr inż. Artur Sierszeń, asiersz@kis.p.lodz.pl dr inż. Andrzej Frączyk, a.fraczyk@kis.p.lodz.pl VLAN, trunk, intervlan-routing

Bardziej szczegółowo

Electronic Infosystems

Electronic Infosystems Department of Optoelectronics and Electronic Systems Faculty of Electronics, Telecommunications and Informatics Gdansk University of Technology Electronic Infosystems Microserver TCP/IP with CS8900A Ethernet

Bardziej szczegółowo

dokument DOK 02-05-12 wersja 1.0 www.arskam.com

dokument DOK 02-05-12 wersja 1.0 www.arskam.com ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania

Bardziej szczegółowo

Model OSI. mgr inż. Krzysztof Szałajko

Model OSI. mgr inż. Krzysztof Szałajko Model OSI mgr inż. Krzysztof Szałajko Protokół 2 / 26 Protokół Def.: Zestaw reguł umożliwiający porozumienie 3 / 26 Komunikacja w sieci 101010010101101010101 4 / 26 Model OSI Open Systems Interconnection

Bardziej szczegółowo

Zdalny podgląd wizualizacji z panelu XV100 przez przeglądarkę internetową (WebServer)

Zdalny podgląd wizualizacji z panelu XV100 przez przeglądarkę internetową (WebServer) www.eaton.com www.moeller.pl Zdalny podgląd wizualizacji z panelu XV100 przez przeglądarkę internetową (WebServer) Notatka aplikacyjna NA152PL Spis treści 1. Wprowadzenie... 3 2. Wymagane oprogramowanie...

Bardziej szczegółowo

Laboratorium. Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie

Laboratorium. Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie Laboratorium Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie programowalnym FPGA. 1. Zasada działania algorytmów Algorytm Vernam a wykorzystuje funkcję

Bardziej szczegółowo

Wykład Nr 4. 1. Sieci bezprzewodowe 2. Monitorowanie sieci - polecenia

Wykład Nr 4. 1. Sieci bezprzewodowe 2. Monitorowanie sieci - polecenia Sieci komputerowe Wykład Nr 4 1. Sieci bezprzewodowe 2. Monitorowanie sieci - polecenia Sieci bezprzewodowe Sieci z bezprzewodowymi punktami dostępu bazują na falach radiowych. Punkt dostępu musi mieć

Bardziej szczegółowo

Systemy Czasu Rzeczywistego FPGA

Systemy Czasu Rzeczywistego FPGA 01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2

Bardziej szczegółowo

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys. Sterowanie procesami dyskretnymi laboratorium dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 5 Zagadnienia stosowanie skończonych automatów stanów (ang. Finite

Bardziej szczegółowo

Urządzenia sieciowe. Część 1: Repeater, Hub, Switch. mgr inż. Krzysztof Szałajko

Urządzenia sieciowe. Część 1: Repeater, Hub, Switch. mgr inż. Krzysztof Szałajko Urządzenia sieciowe Część 1: Repeater, Hub, Switch mgr inż. Krzysztof Szałajko Repeater Regenerator, wzmacniak, wtórnik Definicja Repeater jest to urządzenie sieciowe regenerujące sygnał do jego pierwotnej

Bardziej szczegółowo

Zadania do ćwiczeń laboratoryjnych Systemy rozproszone automatyki - laboratorium

Zadania do ćwiczeń laboratoryjnych Systemy rozproszone automatyki - laboratorium 1. Komunikacja PLC falownik, poprzez sieć Profibus DP Stanowiska A-PLC-5 oraz B-FS-4 1.1. Urządzenia i narzędzia 1.1.1. Sterownik SIMATIC S7-315 2DP (z wbudowanym portem Profibus DP). 1.1.2. Falownik MicroMaster440

Bardziej szczegółowo

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl

Systemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów

Bardziej szczegółowo

Język opisu sprzętu VHDL

Język opisu sprzętu VHDL Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów

Bardziej szczegółowo

Instrukcja Obsługi 10/100 Mbps PCI Fast Ethernet Adapter Spis treści 1 ZAWARTOŚĆ OPAKOWANIA...3 2 WŁASNOŚCI URZĄDZENIA...3 2.1 Właściwości sprzętowe...3 2.2 Port RJ-45...3 2.3 Diody LED...3 2.4 Gniazdo

Bardziej szczegółowo

MASKI SIECIOWE W IPv4

MASKI SIECIOWE W IPv4 MASKI SIECIOWE W IPv4 Maska podsieci wykorzystuje ten sam format i sposób reprezentacji jak adresy IP. Różnica polega na tym, że maska podsieci posiada bity ustawione na 1 dla części określającej adres

Bardziej szczegółowo

LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl)

LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl) Wydział Elektroniki i Telekomunikacji POLITECHNIKA POZNAŃSKA fax: (+48 61) 665 25 72 ul. Piotrowo 3a, 60-965 Poznań tel: (+48 61) 665 22 93 LABORATORIUM SIECI KOMPUTEROWYCH (compnet.et.put.poznan.pl) Wireshark

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH

Bardziej szczegółowo

Definiowanie drukarek w programie ZAFIR

Definiowanie drukarek w programie ZAFIR Definiowanie drukarek w programie ZAFIR Zbiór drukarek jest widoczny w przeglądarce, która jest dostępna z pierwszego menu programu w zakładce 1D-Drukarki 1D-Drukarki w systemie. Najczęściej baza

Bardziej szczegółowo

Struktura i działanie jednostki centralnej

Struktura i działanie jednostki centralnej Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala

Bardziej szczegółowo

Marek Parfieniuk, Tomasz Łukaszuk, Tomasz Grześ. Symulator zawodnej sieci IP do badania aplikacji multimedialnych i peer-to-peer

Marek Parfieniuk, Tomasz Łukaszuk, Tomasz Grześ. Symulator zawodnej sieci IP do badania aplikacji multimedialnych i peer-to-peer Marek Parfieniuk, Tomasz Łukaszuk, Tomasz Grześ Symulator zawodnej sieci IP do badania aplikacji multimedialnych i peer-to-peer Plan prezentacji 1. Cel projektu 2. Cechy systemu 3. Budowa systemu: Agent

Bardziej szczegółowo

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Dziś bardziej niż kiedykolwiek narzędzia używane przez

Bardziej szczegółowo

Tytuł Aplikacji: Aplikacja przetwornic częstotliwości Danfoss w sieci przemysłowej Profinet

Tytuł Aplikacji: Aplikacja przetwornic częstotliwości Danfoss w sieci przemysłowej Profinet Poniższy artykuł został w pełni przygotowany przez Autoryzowanego Dystrybutora firmy Danfoss i przedstawia rozwiązanie aplikacyjne wykonane w oparciu o produkty z rodziny VLT Firma Danfoss należy do niekwestionowanych

Bardziej szczegółowo

Elektronika samochodowa (Kod: ES1C )

Elektronika samochodowa (Kod: ES1C ) Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu Elektronika samochodowa (Kod: ES1C 621 356) Temat: Magistrala CAN Opracował:

Bardziej szczegółowo

Bezpieczeństwo informacji oparte o kryptografię kwantową

Bezpieczeństwo informacji oparte o kryptografię kwantową WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja

Bardziej szczegółowo

Rozproszony system zbierania danych.

Rozproszony system zbierania danych. Rozproszony system zbierania danych. Zawartość 1. Charakterystyka rozproszonego systemu.... 2 1.1. Idea działania systemu.... 2 1.2. Master systemu radiowego (koordynator PAN).... 3 1.3. Slave systemu

Bardziej szczegółowo

System multimedialny Muzeum Górnośląski Park Etnograficzny.

System multimedialny Muzeum Górnośląski Park Etnograficzny. System multimedialny Muzeum Górnośląski Park Etnograficzny. Rozwój infrastruktury Muzeum celem uatrakcyjnienia oferty turystycznej o kulturalnej (Etap I).

Bardziej szczegółowo

Sterowanie ruchem w sieciach szkieletowych

Sterowanie ruchem w sieciach szkieletowych Sterowanie ruchem w sieciach szkieletowych Transmisja wielościeżkowa Dr inż. Robert Wójcik Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Telekomunikacji Kraków, dn. 6 kwietnia 2016 r. Plan

Bardziej szczegółowo

SCENARIUSZ LEKCJI. Streszczenie. Czas realizacji. Podstawa programowa

SCENARIUSZ LEKCJI. Streszczenie. Czas realizacji. Podstawa programowa Autorzy scenariusza: SCENARIUSZ LEKCJI OPRACOWANY W RAMACH PROJEKTU: INFORMATYKA MÓJ SPOSÓB NA POZNANIE I OPISANIE ŚWIATA. PROGRAM NAUCZANIA INFORMATYKI Z ELEMENTAMI PRZEDMIOTÓW MATEMATYCZNO-PRZYRODNICZYCH

Bardziej szczegółowo

Tom 6 Opis oprogramowania Część 8 Narzędzie do kontroli danych elementarnych, danych wynikowych oraz kontroli obmiaru do celów fakturowania

Tom 6 Opis oprogramowania Część 8 Narzędzie do kontroli danych elementarnych, danych wynikowych oraz kontroli obmiaru do celów fakturowania Część 8 Narzędzie do kontroli danych elementarnych, danych wynikowych oraz kontroli Diagnostyka stanu nawierzchni - DSN Generalna Dyrekcja Dróg Krajowych i Autostrad Warszawa, 21 maja 2012 Historia dokumentu

Bardziej szczegółowo

Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface (ODI); Packet driver

Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface (ODI); Packet driver BUDOWA KART SIECIOWYCH I ZASADA DZIAŁANIA Karty sieciowe i sterowniki kart sieciowych Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface

Bardziej szczegółowo

w sieciach szerokopasmowych CATV i ISP - Model OSI

w sieciach szerokopasmowych CATV i ISP - Model OSI Technologie VoIP wykorzystywane w sieciach szerokopasmowych CATV i ISP - Model OSI mgr inż. Zbigniew Papuga Stowarzyszenie Elektryków Polskich W celu ujednolicenia struktury oprogramowania sieci komputerowych

Bardziej szczegółowo

Programowanie Strukturalne i Obiektowe Słownik podstawowych pojęć 1 z 5 Opracował Jan T. Biernat

Programowanie Strukturalne i Obiektowe Słownik podstawowych pojęć 1 z 5 Opracował Jan T. Biernat Programowanie Strukturalne i Obiektowe Słownik podstawowych pojęć 1 z 5 Program, to lista poleceń zapisana w jednym języku programowania zgodnie z obowiązującymi w nim zasadami. Celem programu jest przetwarzanie

Bardziej szczegółowo

Działanie komputera i sieci komputerowej.

Działanie komputera i sieci komputerowej. Działanie komputera i sieci komputerowej. Gdy włączymy komputer wykonuje on kilka czynności, niezbędnych do rozpoczęcia właściwej pracy. Gdy włączamy komputer 1. Włączenie zasilania 2. Uruchamia

Bardziej szczegółowo

System komputerowy. Sprzęt. System komputerowy. Oprogramowanie

System komputerowy. Sprzęt. System komputerowy. Oprogramowanie System komputerowy System komputerowy (ang. computer system) to układ współdziałaniadwóch składowych: sprzętu komputerowegooraz oprogramowania, działających coraz częściej również w ramach sieci komputerowej.

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

TCP/IP formaty ramek, datagramów, pakietów...

TCP/IP formaty ramek, datagramów, pakietów... SIECI KOMPUTEROWE DATAGRAM IP Protokół IP jest przeznaczony do sieci z komutacją pakietów. Pakiet jest nazywany przez IP datagramem. Każdy datagram jest podstawową, samodzielną jednostką przesyłaną w sieci

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

MultiTool instrukcja użytkownika 2010 SFAR

MultiTool instrukcja użytkownika 2010 SFAR MultiTool instrukcja użytkownika 2010 SFAR Tytuł dokumentu: MultiTool instrukcja użytkownika Wersja dokumentu: V1.0 Data: 21.06.2010 Wersja urządzenia którego dotyczy dokumentacja: MultiTool ver. 1.00

Bardziej szczegółowo

1. INSTALACJA SERWERA

1. INSTALACJA SERWERA 1. INSTALACJA SERWERA Dostarczony serwer wizualizacji składa się z: 1.1. RASPBERRY PI w plastikowej obudowie; 1.2. Karty pamięci; 1.3. Zasilacza 5 V DC; 1,5 A; 1.4. Konwertera USB RS485; 1.5. Kabla

Bardziej szczegółowo

PRZEWODNIK PO PRZEDMIOCIE

PRZEWODNIK PO PRZEDMIOCIE Nazwa przedmiotu: Jednostki obliczeniowe w zastosowaniach mechatronicznych Kierunek: Mechatronika Rodzaj przedmiotu: dla specjalności Systemy Sterowania Rodzaj zajęć: Wykład, laboratorium Computational

Bardziej szczegółowo

1. Opis aplikacji. 2. Przeprowadzanie pomiarów. 3. Tworzenie sprawozdania

1. Opis aplikacji. 2. Przeprowadzanie pomiarów. 3. Tworzenie sprawozdania 1. Opis aplikacji Interfejs programu podzielony jest na dwie zakładki. Wszystkie ustawienia znajdują się w drugiej zakładce, są przygotowane do ćwiczenia i nie można ich zmieniac bez pozwolenia prowadzącego

Bardziej szczegółowo

Instrukcja aktywacji tokena w usłudze BPTP

Instrukcja aktywacji tokena w usłudze BPTP Instrukcja aktywacji tokena w usłudze BPTP Użytkownicy usługi BPTP, którzy otrzymali przesyłki pocztowe zawierające token USB wraz z listem informującym o potrzebie aktywacji urządzenia powinni wykonać

Bardziej szczegółowo

Laboratorium modelowania oprogramowania w języku UML. Ćwiczenie 5 Ćwiczenia w narzędziu CASE diagram przypadków uŝycia. Materiały dla nauczyciela

Laboratorium modelowania oprogramowania w języku UML. Ćwiczenie 5 Ćwiczenia w narzędziu CASE diagram przypadków uŝycia. Materiały dla nauczyciela Zakład Elektrotechniki Teoretycznej i Informatyki Stosowanej Wydział Elektryczny, Politechnika Warszawska Ćwiczenie 5 Ćwiczenia w narzędziu CASE diagram przypadków uŝycia Materiały dla nauczyciela Projekt

Bardziej szczegółowo

PBS. Wykład Zabezpieczenie przełączników i dostępu do sieci LAN

PBS. Wykład Zabezpieczenie przełączników i dostępu do sieci LAN PBS Wykład 7 1. Zabezpieczenie przełączników i dostępu do sieci LAN mgr inż. Roman Krzeszewski roman@kis.p.lodz.pl mgr inż. Artur Sierszeń asiersz@kis.p.lodz.pl mgr inż. Łukasz Sturgulewski luk@kis.p.lodz.pl

Bardziej szczegółowo

Sprawozdanie z zajęć laboratoryjnych: Technologie sieciowe 1

Sprawozdanie z zajęć laboratoryjnych: Technologie sieciowe 1 Łukasz Przywarty 171018 Data utworzenia: 10.04.2010r. Prowadzący: dr inż. Marcin Markowski Sprawozdanie z zajęć laboratoryjnych: Technologie sieciowe 1 Temat: Zadanie domowe, rozdział 6 - Adresowanie sieci

Bardziej szczegółowo

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny)

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny) Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

Komputerowe systemy pomiarowe. Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium

Komputerowe systemy pomiarowe. Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium Komputerowe systemy pomiarowe Dr Zbigniew Kozioł - wykład Mgr Mariusz Woźny - laboratorium 1 - Cel zajęć - Orientacyjny plan wykładu - Zasady zaliczania przedmiotu - Literatura Klasyfikacja systemów pomiarowych

Bardziej szczegółowo

Instrukcja aktualizacji oprogramowania. Wersja dokumentu: 01i00 Aktualizacja:

Instrukcja aktualizacji oprogramowania. Wersja dokumentu: 01i00 Aktualizacja: Instrukcja aktualizacji oprogramowania Wersja dokumentu: 01i00 Aktualizacja: 2016-03-11 Uwagi Inne dokumenty dotyczące obsługi urządzeń można pobrać ze strony energetyka.itr.org.pl Przed aktualizacją oprogramowania

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu. DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie

Bardziej szczegółowo

SYSTEMY CZASU RZECZYWISTEGO (SCR)

SYSTEMY CZASU RZECZYWISTEGO (SCR) Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania SYSTEMY CZASU RZECZYWISTEGO (SCR) Temat: Implementacja i weryfikacja algorytmu sterowania z regulatorem

Bardziej szczegółowo

Komunikacja w mikrokontrolerach Laboratorium

Komunikacja w mikrokontrolerach Laboratorium Laboratorium Ćwiczenie 4 Magistrala SPI Program ćwiczenia: konfiguracja transmisji danych między mikrokontrolerem a cyfrowym czujnikiem oraz sterownikiem wyświetlaczy 7-segmentowych przy użyciu magistrali

Bardziej szczegółowo

Ćwiczenia z S7-1200. S7-1200 jako Profinet-IO Controller. FAQ Marzec 2012

Ćwiczenia z S7-1200. S7-1200 jako Profinet-IO Controller. FAQ Marzec 2012 Ćwiczenia z S7-1200 S7-1200 jako Profinet-IO Controller FAQ Marzec 2012 Spis treści 1 Opis zagadnienie poruszanego w ćwiczeniu. 3 1.1 Wykaz urządzeń..... 3 2 KONFIGURACJA S7-1200 PLC.. 4 2.1 Nowy projekt.

Bardziej szczegółowo

Kod produktu: MP-W7100A-RS485

Kod produktu: MP-W7100A-RS485 KONWERTER RS485/422 - TCP/IP ETHERNET NA BAZIE W7100A FIRMY WIZNET MP-W7100A-RS485 jest gotowym do zastosowania konwerterem standardu RS485 lub RS422 na TCP/IP Ethernet. Umożliwia bezpośrednie podłączenie

Bardziej szczegółowo

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład I Podstawowe pojęcia 1, Cyfrowe dane 2 Wewnątrz komputera informacja ma postać fizycznych sygnałów dwuwartościowych (np. dwa poziomy napięcia,

Bardziej szczegółowo

Warstwy i funkcje modelu ISO/OSI

Warstwy i funkcje modelu ISO/OSI Warstwy i funkcje modelu ISO/OSI Organizacja ISO opracowała Model Referencyjny Połączonych Systemów Otwartych (model OSI RM - Open System Interconection Reference Model) w celu ułatwienia realizacji otwartych

Bardziej szczegółowo

Dariusz Kozak ZESTAW URUCHOMIENIOWY MIKROKOMPUTERÓW JEDNOUKŁADOWYCH MCS-51 ZUX51. Loader LX51 INSTRUKCJA OBSŁUGI. 2012 DK Wszystkie prawa zastrzeżone

Dariusz Kozak ZESTAW URUCHOMIENIOWY MIKROKOMPUTERÓW JEDNOUKŁADOWYCH MCS-51 ZUX51. Loader LX51 INSTRUKCJA OBSŁUGI. 2012 DK Wszystkie prawa zastrzeżone Dariusz Kozak ZESTAW URUCHOMIENIOWY MIKROKOMPUTERÓW JEDNOUKŁADOWYCH MCS-51 ZUX51 Loader LX51 INSTRUKCJA OBSŁUGI 2012 DK Wszystkie prawa zastrzeżone Kopiowanie, powielanie i rozpowszechnianie jest dozwolone

Bardziej szczegółowo

SEGMENT TCP CZ. II. Suma kontrolna (ang. Checksum) liczona dla danych jak i nagłówka, weryfikowana po stronie odbiorczej

SEGMENT TCP CZ. II. Suma kontrolna (ang. Checksum) liczona dla danych jak i nagłówka, weryfikowana po stronie odbiorczej SEGMENT TCP CZ. I Numer portu źródłowego (ang. Source port), przeznaczenia (ang. Destination port) identyfikują aplikacje wysyłającą odbierającą dane, te dwie wielkości wraz adresami IP źródła i przeznaczenia

Bardziej szczegółowo

7. zainstalowane oprogramowanie. 8. 9. 10. zarządzane stacje robocze

7. zainstalowane oprogramowanie. 8. 9. 10. zarządzane stacje robocze Specyfikacja oprogramowania do Opis zarządzania przedmiotu i monitorowania zamówienia środowiska Załącznik nr informatycznego 1 do specyfikacji Lp. 1. a) 1. Oprogramowanie oprogramowania i do systemów

Bardziej szczegółowo

TP-LINK rozszerza ofertę urządzeń w standardzie 802.11ac

TP-LINK rozszerza ofertę urządzeń w standardzie 802.11ac TP-LINK rozszerza ofertę urządzeń w standardzie 802.11ac Dzięki najnowszym propozycjom TP-LINK routerom Archer C2 i Archer D7 oraz karcie sieciowej Archer T4U, możesz cieszyć się z zalet transmisji danych

Bardziej szczegółowo