Architektury równoległe
|
|
- Szczepan Pawlik
- 8 lat temu
- Przeglądów:
Transkrypt
1 Architektury równoległe Interdyscyplinarne Centrum Modelowania Matematycznego i Komputerowego Uniwersytet Warszawski Maciej Szpindler m.szpindler@icm.edu.pl Bartosz Borucki b.borucki@icm.edu.pl Maciej Cytowski m.cytowski@icm.edu.pl Wersja 1.PL, Październik 2009
2 Plan prezentacji Jednostki obliczeniowe współczesnych komputerów równoległych Organizacja dostępu do pamięci i hierarchia pamięci Organizacja połączeń sieciowych Metody przeplatania obliczeń i komunikacji Komputery równoległe Historia komputerów i superkomputerów Wybrane superkomputery Historia superkomputerów w ICM Lista TOP500 Najnowsza lista Miejsce Polski Statystyki historyczne Najnowsze trendy Przyszłość
3 Klasyfikacja architektur komputerowych Typ procesora (skalarne, wektorowe, wielordzeniowe, wielowątkowe) Dostęp do pamięci Sposób łączenia węzłów obliczeniowych (GE,IB) Dodatkowe akceleratory (Cell BE, GPU, FPGA, ClearSpeed) 3
4 Architektura - typ procesora Procesory skalarne klasyczne biurkowe Procesory wektorowe (Cray, NEC)
5 Architektura - typ procesora SIMD Single Instruction Multiple Data MIMD Multiple Instruction Multiple Data Wiele biurkowych procesorów wspiera operacje SIMD na krótkich wektorach (SSE, 3D Now!, AltiVec) Mechanizmy strumieniowania Często w ramach MIMD wspierane są operacje wektorowe multiplyadd lub multiply-subtract Sprzętowe wsparcie dla kilku wątków (np. HyperThreading)
6 Architektura procesory PVP parallel vector processors Cray, NEC, Hitachi MPP massively parallel processors Connection Machines, Cray T3E SMP symmetric multiple processors Sun SunFire, DEC AlphaServer NOW network of workstations Klastry PC-tów
7 x86_64 Intel Xeon / AMD Opteron Architektura zgodna z procesorami biurkowymi typu PC (64-bit EMT64/AMD64) Architektura CISC Wiele rdzeni 2-, 4- (AMD Barcelona, Intel Nehalem), 6- (AMD Shanghai), Rejestry wektorowe SSEx Procesory uniwersalnego przeznaczenia 7
8 x86_64 QuadCore QuickPath / HyperTransport L2 cache L2 cache L2 cache L2 cache L1 cache superscalar unit thread thread Cross bar L3 cache L1 cache L1 cache superscalar unit superscalar unit thread thread thread thread Memory L1 cache superscalar unit thread thread 8
9 UltraSPARC T1/T2 procesor wielo-wątkowy typu ChipMultiThreading Architektura RISC do 64 wątków obsługiwanych przed jeden procesor Wątki nieblokowane dostępem do zasobów mogą pracować nie czekając na pozostałe Relatywnie niska wydajność jedno-wątkowa Procesor stworzony do zastosowań np. bazodanowych 9
10 UltraSPARC T2 L1 cache FPU unit CPU unit thread 8x thread Memory L2 cache Cross bar 8x I/O L1 cache FPU unit CPU unit thread 8x thread 10
11 POWER Rodzina procesorów POWER Procesory POWER (kolejne generacje 5,6,7) Procesory PowerPC (serie 4xx i 9xx) Architektura RISC Rejestry wektorowe AltiVec Względnie wysokie taktowanie (dziś do 4 GHz) Do 4- rdzeni 11
12 Cell Silnik konsoli PlayStation 3 Procesor z rodziny POWER Rdzeń sterujący PowerPC Zredukowana funkcjonalność 8 rdzeni wektorowych Zamiast pamięci cache, mała statyczna pamięć Procesor stworzony do przetwarzania strumieniowego grafiki wysokiej jakości kompresji danych 12
13 PowerXCell8i SPE SPU SXU SPU SXU SPU SXU SPU SXU SPU SXU SPU SXU SPU SXU SPU SXU LS LS LS LS LS LS LS LS MFC MFC MFC MFC MFC MFC MFC MFC EIB (up to 96B/cycle) PPE 16B/cycle 16B/cycle PPU MIC BIC L2 L1 PXU 32B/cycle 16B/cycle Dual XDR TM FlexIO TM 64-bit Power Architecture with VMX 13
14 Architektura pamięć Pamięć współdzielona Jedna, zunifikowana przestrzeń pamięciowa dla wszystkich procesorów Pamięć rozproszona Każdy z procesorów ma własną przestrzeń pamięciową Systemy hybrydowe Kilka procesorów w ramach węzła obliczeniowego współdzieli tą samą przestrzeń pamięciową, cały system składa się z wielu węzłów
15 Architektura pamięć NUMA Non-Uniform-Memory-Access Pamięć jest współdzielona przez kilka procesorów niejednorodnie Podział na bloki fizycznie bliższe odpowiednim CPU Wymaga wsparcia ze strony systemu operacyjnego
16 UMA i (cc)numa MEM CPU CPU MEM MEM CPU CPU MEM Organizacja pamięci typu SMP Jednorodny dostęp - UMA Organizacja pamięci typu NUMA Niejednorodny dostęp do pamięci MEM cache CPU cache CPU MEM MEM CPU cache CPU cache MEM Organizacja pamięci typu ccnuma 16
17 Organizacja połączeń miedzy węzłami Obecne technologie połączeń: Gigabit Ethernet Infiniband Myrinet Połączenia dedykowane Własności połączeń: Przepustowość (bandwidth) Opóźnienia (latency) Cena ($$) Rodzaj okablowania (copper, optical) Kable sieciowe, NEC SX8
18 Historia prędkości interkonektu 96 Gbit/s Historia interkonektu Myri-10G Infiniband (12xQDR) 10 Gbit/s Myrinet ,5 Gbit/s 2 Gbit/s 1 Gbit/s Infiniband (1xSDR) Gigabit Ethernet 100 Mbit/s Fast Ethernet
19 Przepustowość sieci Gigabit Ethernet (1000base-X) 1,000 Mbit/s 116 MB/s Myrinet ,000 Mbit/s 250 MB/s Infiniband SDR 1X 2,000 Mbit/s 250 MB/s Quadrics QsNet I 3,600 Mbit/s 450 MB/s Infiniband DDR 1X 4,000 Mbit/s 500 MB/s Infiniband QDR 1X 8,000 Mbit/s 1,000 MB/s Infiniband SDR 4X 8,000 Mbit/s 1,000 MB/s Quadrics QsNet II 8,000 Mbit/s 1,000 MB/s 10 Gigabit Ethernet (10Gbase-X) 10,000 Mbit/s 1,250 MB/s Myri 10G 10,000 Mbit/s 1,250 MB/s Infiniband DDR 4X 16,000 Mbit/s 2,000 MB/s Scalable Coherent Interface (SCI) Dual Channel SCI, x8 PCIe 20,000 Mbit/s 2,500 MB/s Infiniband SDR 12X 24,000 Mbit/s 3,000 MB/s Infiniband QDR 4X 32,000 Mbit/s 4,000 MB/s Infiniband DDR 12X 48,000 Mbit/s 6,000 MB/s Infiniband QDR 12X 96,000 Mbit/s 12,000 MB/s
20 Metody przeplatania obliczeń i komunikacji niektóre architektury udostępniają możliwość ukrywania komunikacji pomiędzy węzłami obliczeniowymi za obliczeniami DMA Direct Memeory Access - dostęp do pamięci operacyjnej RAM z pominięciem procesora głównego Obsługa mechanizmów na różnych poziomach: dma_get, dma_put (procesor Cell) obsługa komunikacji nieblokującej MPI (system BlueGene)
21 Wydajność: PC a superkomputer Obecnie wydajność wyrażana w GFlops ( 10 9 ), TFlops ( ) oraz PFlops ( )! Intel Pentium GHz (NW) 3.65 GFlops IBM BlueGene/L Tflops (ponad 150 tys. razy szybszy)
22 Prawo Moore a Gordon E. Moore współzałożyciel firmy INTEL obserwacja/prognoza sformułowana w 1965 roku: co miesiące podwaja się prędkość procesorów, pojemność pamięci operacyjnej i twardych dysków* * To nie jest dokładny cytat, G.Moore mówił o liczbie tranzystorów
23 / 5 kops Około 1939 roku powstają pierwsze komputery US Departament of Energy (Manhattan Project) Astanoff Berry (Iowa State Univ.) Konrad Zuse Mark I 1945 pierwszy komputerowy Bug
24 / 100 kops Algorytmy i metody obliczeniowe rozijane w DOE są używane do dziś (np. Monte Carlo) Stan Ulam i John von Neumann ENIAC (Univ. Of Pennsylvania) - Los Alamos problem 1947 pierwszy tranzystor
25 / 57 kops AVIDAC (25k sum/s, 2k mult/s) IBM 650 pierwszy komputer produkowany seryjnie John Backus FORTRAN ORACLE dwukrotnie szybszy niż AVIDAC Tranzystor krzemowy
26 / 56 kops 250kFLOPS Lampy przechodzą do lamusa Nowe urządzenia we/wy Modem Układ scalony IBM 7090 pierwszy komputer w całości oparty o tranzystory
27 / 1.2 MFLOPS 3 MFLOPS IBM Stretch CDC 6600 Seymour Cray pierwszy sukces komercyjny superkomputera (3 MFLOPS)
28 / 36 MFLOPS Standard wymiany danych RS232 CDC 7600 (Cray) 36 MFLOPS
29 / 150 MFLOPS Pascal tranzystorów / 1 cm 2 Mikroprocesor
30 / 250 MFLOPS 941 MFLOPS 1976 Cray Research CRAY 1 wektorowy superkomputer (250 MFLOPS) Światłowód CFS współdzielony system plików 1982 Cray X-MP (941 MFLOPS) 1983 CRAY 2
31 1976 Cray 1
32 / 1 GFLOPS 10.3 GFLOPS Intel IPSC/1 pamięć rozproszona Animacja w czasie rzeczywistym Przekroczono granicę 1 GFLOPS NEC, Fujitsu, Hitachi Cray Computer Corp. FEMAIR
33 / 23.2 GFLOPS GFLOPS LAPACK PVM MPI Cray T3D 1993 powstaje ICM
34 / TFLOPS 3 TFLOPS Intel ASCI Red pierwszy komputer teraflopowy Cray T3E Intel ASCI Blue 3 TFLOPS
35 1997 Cray T3E Cray T3E ICM
36 / TFLOPS 70.7 TFLOPS IBM ASCI White (> 7 TFLOPS) NEC EarthSimulator globalne modelowanie klimatu ( > 35 TFLOPS) IBM BlueGene/L (> 70 TFLOPS)
37 Cray X1e (tornado) Komputer wektorowy o dosyć ciekawej budowie SSP SSP SSP MSP MSP Single-Streaming Processor SSP SSP MSP MSP MSP Multiple-Streaming Processor Węzeł obliczeniowy
38 Cray X1e (tornado) Możliwość kompilacji i uruchamiania w trybie MSP i SSP Automatyczna wektoryzacja i automatyczne zrównoleglanie (MultiStreaming) Tornado posiada 8 węzłów (128 SSP) Uruchamianie kodów na komputerach Cray wymaga zwykle portowania oraz optymalizacji
39 Earth Simulator Na pierwszym miejscu przez 5 kolejnych edycji Top500 (2½ roku) W czerwcu 2002 (pierwsza edycja) tak mocny jak 12 następnych komputerów razem wziętych i 5 razy mocniejszy niż drugi na liście
40 Earth Simulator Zbiór zmodyfikowanych maszyn wektorowych NEC SX węzłów 40 Tflops Peak 36 Tflops Max. Linpack Pamięć 512 MB Procesor (SX-6)
41 Earth Simulator Specjalnie na potrzeby komputera powstał dwupiętrowy budynek i elektrownia Zabezpieczony przed trzęsieniami ziemi i uderzeniami piorunów
42 Earth Simulator Kilka poziomów równoległości: MPI pomiędzy węzłami Wątki, np. OpenMP wewnątrz węzłów Wektoryzacja
43 2004 MareNostrum Instalacja w Barcelona Supercomputing Center W 2006 roku podwojona moc Aktualnie 26 miejsce na świecie MareNostrum () 94,21 TFLOPS IBM PowerPC 2,3GHz (2560 JS21 blades) 20 TB pamięci głównej 370 TB pamięci dyskowej Interkonekt: Myrinet + GigabitEthernet Linux SuSe Zajmowana powierzchnia: 120 m 2 Ciekawostką jest
44 2004 MareNostrum - Lokalizacja Kaplica Torre Girona w Barcelonie
45 / TFLOPS PFLOPS Rosnąca dominacja IBM BlueGene 2008 RoadRunner pierwszy komputer petaflopowy! (1,026 PFLOPS)
46 BlueGene/P - JUGENE Lokalizacja: Juelich - Niemcy Zainstalowany w 2007 roku Posiada procesorów PowerPC MHz (3.4 GFlops) Jedna szafa to 4096 CPU! (w sumie jest ich 16) Użycie: tylko badania naukowe 4 miejsce na liście Green500: ranking komputerów z listy TOP500 dla których stosunek Mflops/Wat jest najlepszy
47 BlueGene Kolejne generacje /L i /P, /Q w laboratoriach Napędzany procesorami PowerPC 4X0 BlueGene/P 2 rdzenie PowerPC 450 w węźle obliczeniowym Bardzo duże upakowanie procesorów Dedykowana sieć o topologii 3D Torus i obsłudze DMA Komputer masywnie równoległy dla aplikacji bazujących na bibliotece MPI 47
48 RoadRunner Lokalizacja: Los Alamos, USA Jako pierwszy komputer osiągnął moc 1 PetaFlops (10 15 ) według listy ogłoszonej w czerwcu na SC 08 System hybrydowy: x86 + akceleratory Cell/B.E. Nowe modele programowania hybrydowego Prototyp węzła w ICM (blader)
49 RoadRunner
50 Maksymalna moc obliczeniowa Historia moc obliczeniowa 1 PFLOPS IBM BlueGene/L RoadRunner 1 TFLOPS NEC Earth Simulator Intel ASCII Red 1 GFLOPS Cray T3E 1 MFLOPS CRAY 1 CDC kops ENIAC 1 OPS Rok
51 Superkomputery ICM
52 Koral Cray EL PVP 1 GB RAM 8 cpus ~1.06 GFLOPS ( miejsce instalacji: MIMUW )
53 Tajfun Cray YMP/4E PVP 512 MB RAM 4 cpus ~1.2 GFLOPS ( prawdziwy Cray, chłodzenie cieczą )
54 Krewetka SGI Onyx SMP 2 GB RAM 8 cpus ~3 GFLOPS ( był to rok fuzji Cray Research i Silicon Graphics )
55 Tsunami Cray T3E MPP 7.5 GB RAM 32 cpus ~20.4 GFLOPS
56 Koral Cray J PVP 4 GB RAM 16 cpus ~3.2 GFLOPS
57 Monsun SUN E10K SMP 4 GB RAM 16 cpus ~9.1 GFLOPS
58 Koral Cray SV1-1A PVP 16 GB RAM 16 cpus ~19.2 GFLOPS ( obudowa Cray J916, wymiana płyt )
59 Mistral NEC SX4B/2A PVP 2 GB RAM 2 cpus ~3.6 GFLOPS
60 Tajfun v Cray SV PVP 32 GB RAM 32 cpus ~38.4 GFLOPS ( stare płyty z Korala oraz nowo dostarczone płyty w nowej obudowie Cray SV1 )
61 Fen NEC SX4B/2A PVP 1GB RAM 2 cpus ~3.6 GFLOPS
62 Tornado v Cray SV1e-1A PVP 16 GB RAM 16 cpus ~32 GFLOPS ( nowe szybsze CPU w szafie Cray J916 )
63 Tajfun v Cray SV1ex PVP 32 GB RAM + 32 GB SSD 32 cpus ~64 GFLOPS ( nowe procesory, większa wydajność, aktualna konfiguracja, maszyna Meteo )
64 Zefir Compaq GS SMP 12 GB RAM 6 cpus ~6 GFLOPS
65 Latimeria SGI O SMP 8 GB RAM 16 cpus ~16 GFLOPS
66 Tornado v Cray X PVP 64 GB RAM 16 cpus (MSP) ~198.4 GFLOPS ( pierwsza instalacja w Europie )
67 Halo v IBM eserver klaster 196 GB RAM 196 cpus ~784 GFLOPS
68 Tornado v Cray X1e PVP, NUMA 128 GB RAM 32 cpus (MSP) ~576 GFLOPS ( dwa razy więcej szybszych procesorów, aktualna konfiguracja)
69 Halo v IBM eserver 325 SUN V40z klaster 196 GB GB RAM cpus ~1.2 TFLOPS ( dodatkowe serwery SUN V40z, aktualna konfiguracja)
70 Halo2 Sun Constelation Klaster serwerów kasetowych (blade serwer) Procesory Opteron/Xeon do 24 rdzeni w jednym serwerze Architektura ccnuma Szybka sieć między węzłami Rozproszony system plików Lustre
71 Nautilus Cluster IBM BladeCenter QS22 Architektura hybrydowa: QS22 2x procesory PowerXCell8i LS21 2x DualCore Opteron Połączenie: DDR Infiniband Voltaire Grid Director ISR 2012 Multi-Service Switch Komunikacja w pełni nieblokująca 1 miejsce na liście Green500
72 Najmocniejsze maszyny ICM
73 TOP najmocniejszych superkomputerów na świecie Od 1993 roku Nowa edycja 2 razy do roku Wyniki bazują na benchmarku LINPACK (Jack Dongarra) Rozwiązywanie gęstego układu równań liniowych R peak teoretyczna maksymalna wydajność R max zmierzona maksymalna wydajność
74 TOP500
75 TOP500
76 Najnowsza lista Czerwiec 2009
77 Polska na TOP500 Pierwszy polski komputer 1995 PCSS (Poznań) SGI PowerChallenge 75 ~2 GFLOPS (#486) Najnowsza lista: czerwiec 2009 #107 Galera #281 #300 TASK, Gdańsk 38,17 TFLOPS klaster, 1344 x 4core Intel Xeon (5376 procesorów) Firma telekomunikacyjna. 21,8 TFLOPS HP Cluster Platform 3000BL, Intel Xeon Firma telekomunikacyjna. 21,4 TFLOPS HP Cluster Platform 3000BL, Intel Xeon #422 Nautilus ICM, Warszawa 18,5 TFLOPS IBM BladeCenter QS22 Cluster
78 Gdzie jest ICM? Halo2 Nautilus Halo Tornado
79 TOP500 statystyki historyczne Moc obliczeniowa vs. Dostawcy sprzętu EarthSimulator IBM BlueGene Cray T3E
80 TOP500 statystyki historyczne Moc obliczeniowa i Liczba maszyn vs. Architektura maszyny
81 TOP500 statystyki historyczne Moc obliczeniowa vs. Architektura procesorów
82 TOP500 statystyki historyczne Moc obliczeniowa i Liczba maszyn vs. Rodzina procesorów
83 TOP500 statystyki historyczne Moc obliczeniowa i Liczba maszyn vs. Liczba procesorów
84 TOP500 statystyki historyczne Moc obliczeniowa i Liczba maszyn vs. Interconnect
85 TOP500 statystyki historyczne Liczba maszyn vs. Systemy operacyjne
86 TOP500 statystyki historyczne Moc obliczeniowa vs. Zastosowania
87 Najnowsze trendy Procesory docierają do granicy stosowalności praw Moore a Koszt produkcji procesorów maleje Procesy technologiczne obniżają emisję ciepła na procesorach Przekłada się to też na architekturę superkomputerów: Wzrasta liczba procesorów Stosuje się co raz szybszy interkonekt Co raz większe upakowanie przestrzenne procesorów Tendencja do poszukiwania mocy obliczeniowej gdzie indziej Accelerated Computing RoadRunner Strategia firmy Cray Coraz większe zainteresowanie akceleratorami
88 Akceleracja Dwie idee rządzące akceleracją obliczeń: Wykorzystywanie innych, sprawdzonych, wydajnych architektur i próby ich uogólniania Przenoszenie części obliczeń na wydajniejsze (specjalizowane) architektury Obie w/w idee powoli spotykają się
89 Akceleracja GPGPU General Purpose Graphics Processing Unit nvidia AMD ATI Architektura strumieniowa Wykorzystanie bardzo wydajnych (500 GFLOPS) procesorów graficznych do obliczeń zmiennoprzecinkowych ClearSpeed FPGA Koprocesor parallel data ~33 GFLOPS Field Programmable Gate Array Układy programowalne Składają się z wielu pojedynczych bramek logicznych Cell Broadband Engine IBM Procesor stworzony na potrzeby konsoli Playstation 3 1 PPE (Power processor) + 8 SPE
90 90
91 91
92 Przyszłość Prawo Moore a dla Superkomputerów Zachowalność dzięki coraz szybszym interkonektom EFLOPS (eksa = )
93 Galeria superkomputerów
94 Galeria - BlueGene/L (LLNL)
95 Galeria Cray XT5h
96 Galeria NEC SX-8 (HLRS)
97 Galeria - MareNostrum IBM BC JS21
98 Muzeum Cray T3E
99 Muzeum 1szy MainFrame IBM
100 Dziękujemy za uwagę!
PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Część teoretyczna Informacje i wstępne wymagania Cel przedmiotu i zakres materiału Zasady wydajnego
Bardziej szczegółowo16. Taksonomia Flynn'a.
16. Taksonomia Flynn'a. Taksonomia systemów komputerowych według Flynna jest klasyfikacją architektur komputerowych, zaproponowaną w latach sześćdziesiątych XX wieku przez Michaela Flynna, opierająca się
Bardziej szczegółowoArchitektury komputerów Architektury i wydajność. Tomasz Dziubich
Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych
Bardziej szczegółowoHigh Performance Computers in Cyfronet. Andrzej Oziębło Zakopane, marzec 2009
High Performance Computers in Cyfronet Andrzej Oziębło Zakopane, marzec 2009 Plan Podział komputerów dużej mocy Podstawowe informacje użytkowe Opis poszczególnych komputerów Systemy składowania danych
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD
Bardziej szczegółowoObliczenia Wysokiej Wydajności
Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności i łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk
Bardziej szczegółowoWprowadzenie. Klastry komputerowe. Superkomputery. informatyka +
Wprowadzenie Klastry komputerowe Superkomputery Wprowadzenie Klastry komputerowe Superkomputery Wprowadzenie Filozofia przetwarzania równoległego polega na podziale programu na fragmenty, z których każdy
Bardziej szczegółowoSkładowanie, archiwizacja i obliczenia modelowe dla monitorowania środowiska Morza Bałtyckiego
Składowanie, archiwizacja i obliczenia modelowe dla monitorowania środowiska Morza Bałtyckiego Rafał Tylman 1, Bogusław Śmiech 1, Marcin Wichorowski 2, Jacek Wyrwiński 2 1 CI TASK Politechnika Gdańska,
Bardziej szczegółowoBudowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Bardziej szczegółowoO superkomputerach. Marek Grabowski
O superkomputerach Marek Grabowski Superkomputery dziś Klastry obliczeniowe Szafy (od zawsze) Bo komputery są duże Półki i blade'y (od pewnego czasu) Większe upakowanie mocy obliczeniowej na m^2 Łatwiejsze
Bardziej szczegółowodr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2011/2012 Wykład nr 6 (27.04.2012) dr inż. Jarosław Forenc Rok akademicki
Bardziej szczegółowoSprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Bardziej szczegółowo3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 24 stycznia 2009 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Bardziej szczegółowoBudowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
Bardziej szczegółowoPodstawy Techniki Mikroprocesorowej wykład 13: MIMD. Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej
Podstawy Techniki Mikroprocesorowej wykład 13: MIMD Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Kompjuter eta jest i klasyfikacja jednostka centralna
Bardziej szczegółowoArchitektura Komputerów
1/3 Architektura Komputerów dr inż. Robert Jacek Tomczak Uniwersytet Przyrodniczy w Poznaniu Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne dla programisty, atrybuty
Bardziej szczegółowoKlasyfikacja systemów komputerowych. Architektura von Neumanna Architektura harwardzka Zmodyfikowana architektura harwardzka. dr inż.
Rok akademicki 2011/2012, Wykład nr 6 2/46 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2011/2012
Bardziej szczegółowoObliczenia Wysokiej Wydajności
Obliczenia wysokiej wydajności 1 Wydajność obliczeń Wydajność jest (obok poprawności, niezawodności, bezpieczeństwa, ergonomiczności oraz łatwości stosowania i pielęgnacji) jedną z najważniejszych charakterystyk
Bardziej szczegółowoArchitektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC
Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową
Bardziej szczegółowoRDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem
Bardziej szczegółowoPodstawy pracy w ICM
Podstawy pracy w ICM Zespół KDM Interdyscyplinarne Centrum Modelowania Matematycznego i Komputerowego Uniwerystet Warszawski Szkolenie KDM (Kontakt: pomoc@icm.edu.pl) Podstawy pracy w ICM Szkolenie KDM
Bardziej szczegółowo3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 17 marca 2014 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Bardziej szczegółowoBudowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Bardziej szczegółowoPrawo Moore a 4/10/2013. Wstęp do Informatyki
Prawo Moore a Wstęp do Informatyki Gordon E. Moore, 1965. "Cramming more components onto integrated circuits," Electronics, v.38, no 8 (19 April), Wydajność systemów komputerowych Cezary Bolek Katedra
Bardziej szczegółowoCezary Bolek Katedra Informatyki. Prawo Moore a
Wstęp do Informatyki Wydajność systemów komputerowych Cezary Bolek Katedra Informatyki Prawo Moore a Gordon E. Moore, 1965. "Cramming more components onto integrated circuits," Electronics, v.38, no 8
Bardziej szczegółowoPROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Trendy rozwoju współczesnych procesorów Budowa procesora CPU na przykładzie Intel Kaby Lake
Bardziej szczegółowoProgramowanie współbieżne Wykład 1. Rafał Skinderowicz
Programowanie współbieżne Wykład 1 Rafał Skinderowicz Wprowadzenie Plan wykładu Historia, znaczenie i cele współbieżności w informatyce. Podstawowe pojęcia, prawo Moore a i bariery technologiczne. Sposoby
Bardziej szczegółowoArchitektura mikroprocesorów TEO 2009/2010
Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład
Bardziej szczegółowoMiary efektywności zrównleglenia
Zagadnienia Miary efektywności zrównoleglenia Trendy rynku maszyn równoległych Klasyfikacja maszyn równoległych Przegląd topologii architektur równoległych Miary efektywności zrównleglenia Oszacowanie
Bardziej szczegółowo4/10/2013. Koszt wydajności komputerów. Miary wydajności komputerów (MIPS) Miary wydajności komputerów (SPEC)
Wstęp do Informatyki Wydajność systemów komputerowych Cezary Bolek Katedra Informatyki Prawo Moore a Gordon E. Moore, 1965. "Cramming more components onto integrated circuits," Electronics, v.38, no 8
Bardziej szczegółowoCyfronet w CTA. Andrzej Oziębło DKDM
Cyfronet w CTA Andrzej Oziębło DKDM ACK CYFRONET AGH Akademickie Centrum Komputerowe CYFRONET Akademii Górniczo-Hutniczej im. Stanisława Staszica w Krakowie ul. Nawojki 11 30-950 Kraków 61 tel. centrali:
Bardziej szczegółowoSprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Bardziej szczegółowoNowoczesne technologie przetwarzania informacji
Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 2: Podstawowe mechanizmy programowania równoległego
Bardziej szczegółowodr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 6 (28.03.2011) Rok akademicki 2010/2011, Wykład
Bardziej szczegółowoKlasyfikacja systemów komputerowych. Architektura von Neumanna. dr inż. Jarosław Forenc
Rok akademicki 2010/2011, Wykład nr 6 2/56 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011
Bardziej szczegółowoSYSTEMY OPERACYJNE WYKŁAD 1 INTEGRACJA ZE SPRZĘTEM
SYSTEMY OPERACYJNE WYKŁAD 1 INTEGRACJA ZE SPRZĘTEM Marcin Tomana marcin@tomana.net SKRÓT WYKŁADU Zastosowania systemów operacyjnych Architektury sprzętowe i mikroprocesory Integracja systemu operacyjnego
Bardziej szczegółowoKomputery Dużej Mocy w Cyfronecie. Andrzej Oziębło Patryk Lasoń, Łukasz Flis, Marek Magryś
Komputery Dużej Mocy w Cyfronecie Andrzej Oziębło Patryk Lasoń, Łukasz Flis, Marek Magryś Administratorzy KDM Baribal, Mars, Panda, Platon U3: Stefan Świąć Piotr Wyrostek Zeus: Łukasz Flis Patryk Lasoń
Bardziej szczegółowoWysokowydajna implementacja kodów nadmiarowych typu "erasure codes" z wykorzystaniem architektur wielordzeniowych
Wysokowydajna implementacja kodów nadmiarowych typu "erasure codes" z wykorzystaniem architektur wielordzeniowych Ł. Kuczyński, M. Woźniak, R. Wyrzykowski Instytut Informatyki Teoretycznej i Stosowanej
Bardziej szczegółowoSystemy operacyjne III
Systemy operacyjne III WYKŁAD 7 Jan Kazimirski 1 Komputery równoległe 2 Wydajność komputerów Rozwój technologii wiąże się z ciągłym wzrostem wydajności komputerów Pierwsze komputery 1-100 operacji/sek.
Bardziej szczegółowoNowoczesne technologie przetwarzania informacji
Projekt Nowe metody nauczania w matematyce Nr POKL.09.04.00-14-133/11 Nowoczesne technologie przetwarzania informacji Mgr Maciej Cytowski (ICM UW) Lekcja 1: Obliczenia naukowe na systemach wieloprocesorowych
Bardziej szczegółowo1. Wprowadzenie Opis sytuacyjny Specyfikacja techniczna... 3
dla użytkowników Działu Komputerów Dużej Mocy Wrocławskiego Centrum Sieciowo- Superkomputerowego Politechniki Wrocławskiej Załącznik nr 4 do SIWZ znak: ZP/BZP/148/2017 1. Wprowadzenie... 3 2. Opis sytuacyjny....
Bardziej szczegółowoProgramowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz
Programowanie równoległe i rozproszone Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz 23 października 2009 Spis treści Przedmowa...................................................
Bardziej szczegółowoSymulacje kinetyczne Par2cle In Cell w astrofizyce wysokich energii Wykład 7
Symulacje kinetyczne Par2cle In Cell w astrofizyce wysokich energii Wykład 7 dr Jacek Niemiec Instytut Fizyki Jądrowej PAN, Kraków Jacek.Niemiec@ifj.edu.pl www.oa.uj.edu.pl/j.niemiec/symulacjenumeryczne
Bardziej szczegółowoKATALOG SERWERÓW ACTINA SOLAR
KATALOG SERWERÓW ACTINA SOLAR Serwery: wolnostojące stelażowe wielowęzłowe kasetowe Właścicielem marki Actina oraz producentem komputerów i serwerów Actina jest firma ACTION S.A. wiodący dostawca branży
Bardziej szczegółowoObliczenia równoległe na klastrze opartym na procesorze CELL/B.E.
Obliczenia równoległe na klastrze opartym na procesorze CELL/B.E. Łukasz Szustak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok V szustak.lukasz@gmail.com Streszczenie W artykule
Bardziej szczegółowodr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 6 (06.05.2011) Rok akademicki 2010/2011, Wykład
Bardziej szczegółowodr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 6 (15.05.2010) dr inż. Jarosław Forenc Rok akademicki
Bardziej szczegółowoArchitektura von Neumanna
Architektura von Neumanna Klasyfikacja systemów komputerowych (Flynna) SISD - Single Instruction Single Data SIMD - Single Instruction Multiple Data MISD - Multiple Instruction Single Data MIMD - Multiple
Bardziej szczegółowoKomputer VIPER i x4,2ghz 8GB GTX 1050TI 4GB 1TB USB 3.0
Dane aktualne na dzień: 11-01-2018 11:01 Link do produktu: http://exite.info/komputer-viper-i7-7700-4x4-2ghz-8gb-gtx-1050ti-4gb-1tb-usb-30-p-10049.html Komputer VIPER i7-7700 4x4,2ghz 8GB GTX 1050TI 4GB
Bardziej szczegółowoWrocławskie Centrum Sieciowo-Superkomputerowe
Wrocławskie Centrum Sieciowo-Superkomputerowe Mateusz Tykierko WCSS 26 czerwca 2012 Mateusz Tykierko (WCSS) 26 czerwca 2012 1 / 23 Wstęp Wrocławskie Centrum Sieciowo-Superkomputerowe Jednostka działająca
Bardziej szczegółowoOPIS PRZEDMIOTU ZAMÓWIENIA SPECYFIKACJA SPRZĘTU KOMPUTEROWEGO
Załącznik nr 3 do Ogłoszenia o zamówieniu Znak postępowania ZZ.2130.312.2019.LZI OPIS PRZEDMIOTU ZAMÓWIENIA SPECYFIKACJA SPRZĘTU KOMPUTEROWEGO 1. Przedmiotem zamówienia jest dostawa platformy badawczej
Bardziej szczegółowoKomputery równoległe. Zbigniew Koza. Wrocław, 2012
Komputery równoległe Zbigniew Koza Wrocław, 2012 Po co komputery równoległe? Przyspieszanie obliczeń np. diagnostyka medyczna; aplikacje czasu rzeczywistego Przetwarzanie większej liczby danych Przykład:
Bardziej szczegółowoWykład 2. Temat: (Nie)zawodność sprzętu komputerowego. Politechnika Gdańska, Inżynieria Biomedyczna. Przedmiot:
Wykład 2 Przedmiot: Zabezpieczenie systemów i usług sieciowych Temat: (Nie)zawodność sprzętu komputerowego 1 Niezawodność w świecie komputerów Przedmiot: Zabezpieczenie systemów i usług sieciowych W przypadku
Bardziej szczegółowoAutor: inż. Wojciech Zatorski Opiekun pracy: dr inż. Krzysztof Małecki
Autor: inż. Wojciech Zatorski Opiekun pracy: dr inż. Krzysztof Małecki Cel Konfiguracja i testowanie serwera WWW Apache w celu optymalizacji wydajności. 2/25 Zakres Konfigurowanie serwera Apache jako wydajnego
Bardziej szczegółowo1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH
1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1 Klasyfikacje komputerów Podstawowe architektury używanych obecnie systemów komputerowych można podzielić: 1. Komputery z jednym procesorem 2. Komputery równoległe
Bardziej szczegółowoi3: internet - infrastruktury - innowacje
i3: internet - infrastruktury - innowacje Wykorzystanie procesorów graficznych do akceleracji obliczeń w modelu geofizycznym EULAG Roman Wyrzykowski Krzysztof Rojek Łukasz Szustak [roman, krojek, lszustak]@icis.pcz.pl
Bardziej szczegółowoWykład 6. Mikrokontrolery z rdzeniem ARM
Wykład 6 Mikrokontrolery z rdzeniem ARM Plan wykładu Cortex-A9 c.d. Mikrokontrolery firmy ST Mikrokontrolery firmy NXP Mikrokontrolery firmy AnalogDevices Mikrokontrolery firmy Freescale Mikrokontrolery
Bardziej szczegółowoPlayStation3. Michał Zarychta
PlayStation3 Michał Zarychta 1 Plan prezentacji Hardware Procesor CELL Techniki programowania Modele programistyczne Ograniczenia Hello WORLD 2 PlayStation3 Lab 200 x PS3 atak na MD5 (RapidSSL) 3 Hardware
Bardziej szczegółowoTechnologie Informacyjne Wykład 2
Technologie Informacyjne Wykład 2 Elementy systemu komputerowego Wojciech Myszka Jakub Słowiński Katedra Mechaniki i Inżynierii Materiałowej Wydział Mechaniczny Politechnika Wrocławska 15 października
Bardziej szczegółowoProgramowanie procesorów graficznych GPGPU
Programowanie procesorów graficznych GPGPU 1 GPGPU Historia: lata 80 te popularyzacja systemów i programów z graficznym interfejsem specjalistyczne układy do przetwarzania grafiki 2D lata 90 te standaryzacja
Bardziej szczegółowoTom II: SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA (SOPZ): Przedmiotem zamówienia jest dostawa sprzętu infrastruktury serwerowej i sieciowej.
Tom II: SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA (SOPZ): 1. Wstęp 1.1 Wymagania projektu Przedmiotem zamówienia jest dostawa sprzętu infrastruktury serwerowej i sieciowej. Lp Nazwa urządzenia Liczba sztuk
Bardziej szczegółowoProgramowanie współbieżne Wykład 1. Rafał Skinderowicz
Programowanie współbieżne Wykład 1 Rafał Skinderowicz Plan wykładu Historia, znaczenie i cele współbieżności w informatyce. Podstawowe pojęcia, prawo Moore a i bariery technologiczne. Sposoby realizacji
Bardziej szczegółowoZałącznik nr 6 do SIWZ nr postępowania II.2420.1.2014.005.13.MJ Zaoferowany. sprzęt L P. Parametry techniczne
L P Załącznik nr 6 do SIWZ nr postępowania II.2420.1.2014.005.13.MJ Zaoferowany Parametry techniczne Ilość sprzęt Gwaran Cena Cena Wartość Wartość (model cja jednostk % jednostkow ogółem ogółem i parametry
Bardziej szczegółowoIBM BladeCenter Niezwykle wydajny, elastyczny i kompaktowy system nowej koncepcji
IBM BladeCenter Niezwykle wydajny, elastyczny i kompaktowy system nowej koncepcji Technologia serwerów kasetowych Blade nowy trend w informatyce. Obudowy IBM BladeCenter IBM BladeCenter E IBM BladeCenter
Bardziej szczegółowoZapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.
Wstęp Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system. Przedstawienie architektur sprzętu wykorzystywanych do
Bardziej szczegółowoBudowa i użytkowanie klastrów w opaciu o układy Cell BE oraz GPU
Budowa i użytkowanie klastrów w opaciu o układy Cell BE oraz GPU Daniel Kubiak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok V sor@czlug.icis.pcz.pl Streszczenie Celem pracy jest
Bardziej szczegółowoWykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne.
Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne. Części wykładu: 1. Ogólny podział struktur systemów równoległych 2. Rodzaje systemów komputerowych z pamięcią
Bardziej szczegółowoProgramowanie współbieżne. Iwona Kochańska
1 Programowanie współbieżne Iwona Kochańska 2 Organizacja przedmiotu Wykład: 1 godzina tygodniowo (piątek, 10:15) 2 kolokwia w trakcie semestru Ocena końcowa: 0.5*(średnia z kolokw.)+0.5*projekt Projekt:
Bardziej szczegółowoKlasyfikacja systemów komputerowych. Architektura harwardzka Zmodyfikowana architektura harwardzka. dr inż. Jarosław Forenc
Rok akademicki 2010/2011, Wykład nr 6 2/56 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011
Bardziej szczegółowoTechnologie informacyjne Wykład I-III
Technologie informacyjne -III dr inż. A. Matuszak 23 lutego 2013 A. Matuszak (1) Technologie informacyjne -III Po co? Dla inżyniera komputer nie jest ani maszyną do pisania, ani nie służy rozrywce. A.
Bardziej szczegółowoArchitektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna
Architektura von Neumanna CPU pamięć wejście wyjście Jak zbudowany jest współczesny komputer? magistrala systemowa CPU jednostka centralna (procesor) pamięć obszar przechowywania programu i danych wejście
Bardziej szczegółowoDostęp do europejskich systemów obliczeniowych Tier-0 w ramach PRACE
Dostęp do europejskich systemów obliczeniowych Tier-0 w ramach PRACE KONFERENCJA UŻYTKOWNIKÓW KDM 2016 W kierunku obliczeń Exaskalowych Mirosław Kupczyk, PCSS 28.06.2016 Misja PRACE HPC Dla Przemysłu Zagwarantowanie
Bardziej szczegółowoProcesory wielordzeniowe (multiprocessor on a chip) Krzysztof Banaś, Obliczenia wysokiej wydajności.
Procesory wielordzeniowe (multiprocessor on a chip) 1 Procesory wielordzeniowe 2 Procesory wielordzeniowe 3 Konsekwencje prawa Moore'a 4 Procesory wielordzeniowe 5 Intel Nehalem 6 Architektura Intel Nehalem
Bardziej szczegółowoSystemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1
i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:
Bardziej szczegółowoAnaliza porównawcza wydajności prognozowania pogody na klastrze TRYTON z wykorzystaniem modelu WRF
Analiza porównawcza wydajności prognozowania pogody na klastrze TRYTON z wykorzystaniem modelu WRF Mariusz J. FIGURSKI, Grzegorz NYKIEL Wydział Inżynierii Lądowej i Środowiska, Politechnika Gdańska INFOBAZY
Bardziej szczegółowoZasoby i usługi Wrocławskiego Centrum Sieciowo-Superkomputerowego
Zasoby i usługi Wrocławskiego Centrum Sieciowo-Superkomputerowego Mateusz Tykierko WCSS 20 stycznia 2012 Mateusz Tykierko (WCSS) 20 stycznia 2012 1 / 16 Supernova moc obliczeniowa: 67,54 TFLOPS liczba
Bardziej szczegółowoArchitektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych dr Artur Bartoszewski Procesor część III Podział pamięci operacyjnej Pierwsze komputery IBM PC z procesorem 8086/88 (XT) narzuciły pewien podział pamięci, kontynuowany
Bardziej szczegółowo1. Serwer. 2. Komputer desktop 9szt. Załącznik nr 1 do SIWZ
1. Serwer Załącznik nr 1 do SIWZ Lp. Nazwa elementu, Opis wymagań parametru lub cechy 1 Obudowa RACK o wysokości max. 2U z szynami i elementami niezbędnymi do zabudowy w szafie 19" 2 Procesor Czterordzeniowy
Bardziej szczegółowoBibliografia: pl.wikipedia.org Historia i rodzaje procesorów w firmy Intel
Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe 8008 8080 8085 x86
Bardziej szczegółowoZapytanie ofertowe nr 1
Ogłoszenie o zamówieniu Zapytanie ofertowe nr 1 W związku z realizacją projektu Heterogeniczna Chmura Obliczeniowa jako Wielomodowe Laboratorium Badawcze (HCOWLB) współfinansowanego przez Unię Europejską
Bardziej szczegółowodr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013 Wykład nr 4 (20.03.2013) Rok akademicki 2012/2013, Wykład
Bardziej szczegółowoOBLICZENIA RÓWNOLEGŁE I ROZPROSZONE
OBLICZENIA RÓWNOLEGŁE I ROZPROSZONE emat 2: Projektowanie algorytmów równoległych - wprowadzenie Prowadzący: e-mail: http:// dr hab. inż. Zbigniew ARAPAA, prof. WA pok.225, tel.: 261-83-95-04 Zbigniew.arapata@wat.edu.pl
Bardziej szczegółowoProgramowanie z wykorzystaniem technologii CUDA i OpenCL Wykład 1
Programowanie z wykorzystaniem technologii CUDA i OpenCL Wykład 1 Organizacja przedmiotu Dr inż. Robert Banasiak Dr inż. Paweł Kapusta 1 2 Nasze kompetencje R n D Tomografia 3D To nie tylko statyczny obraz!
Bardziej szczegółowoKomputer DELL Optiplex 790 w obudowie SFF (Small Form Factor)
Dane aktualne na dzień: 16-02-2019 23:16 Link do produktu: https://nowysklep.retropc.pl/komputer-stacjonarny-dell-790-sff-dc-4gb-160gb-w7-p-278.html Komputer stacjonarny DELL 790 SFF DC 4GB 160GB W7 Cena
Bardziej szczegółowoTechnologia Informacyjna Wykład II Jak wygląda komputer?
Technologia Informacyjna Wykład II Jak wygląda komputer? A. Matuszak 18 października 2010 A. Matuszak Technologia Informacyjna Wykład II Jak wygląda komputer? A. Matuszak (2) Technologia Informacyjna Wykład
Bardziej szczegółowoWykorzystanie architektury Intel MIC w obliczeniach typu stencil
Wykorzystanie architektury Intel MIC w obliczeniach typu stencil Kamil Halbiniak Wydział Inżynierii Mechanicznej i Informatyki Kierunek informatyka, Rok IV Instytut Informatyki Teoretycznej i Stosowanej
Bardziej szczegółowoInfrastruktura PLGrid (nie tylko) dla młodych naukowców
Infrastruktura PLGrid (nie tylko) dla młodych naukowców Mariola Czuchry, Mariusz Sterzel ACK Cyfronet AGH Wydział Mechaniczny, PK, Kraków 16 XI 2015 Agenda ACK Cyfronet AGH Infrastruktura PLGrid Charakterystyka
Bardziej szczegółowoWydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1
Wydajność systemów a organizacja pamięci Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Motywacja - memory wall Krzysztof Banaś, Obliczenia wysokiej wydajności. 2 Organizacja pamięci Organizacja pamięci:
Bardziej szczegółowoMESco. Testy skalowalności obliczeń mechanicznych w oparciu o licencje HPC oraz kartę GPU nvidia Tesla c2075. Stanisław Wowra
MESco Testy skalowalności obliczeń mechanicznych w oparciu o licencje HPC oraz kartę GPU nvidia Tesla c2075 Stanisław Wowra swowra@mesco.com.pl Lider w dziedzinie symulacji na rynku od 1994 roku. MESco
Bardziej szczegółowoSerwer biznesowy o podwójnym zastosowaniu moc obliczeniowa i pamięć masowa w jednej obudowie
QNAP TDS-16489U-SB3 66 636,11 PLN brutto 54 175,70 PLN netto Producent: QNAP Firma QNAP rozwija innowacyjność w segmencie serwerów biznesowych i wprowadza do oferty TDS-16489U wydajny podwójny serwer łączący
Bardziej szczegółowo21 Model z pamięcią współdzieloną (model PRAM) - Parallel Random Access Machine
21 Model z pamięcią współdzieloną (model PRAM) - Parallel Random Access Machine Model PRAM zapewnia możliwość jednoczesnego dostępu każdego spośród n procesorów o architekturze RAM do wspólnej pamięci
Bardziej szczegółowoWybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola
Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych
Bardziej szczegółowoArchitektura systemów komputerowych
Architektura systemów komputerowych Grzegorz Mazur Zak lad Metod Obliczeniowych Chemii Uniwersytet Jagielloński 19 kwietnia 2011 Grzegorz Mazur (ZMOCh UJ) Architektura systemów komputerowych 19 kwietnia
Bardziej szczegółowoKomputer HP 8200 w obudowie SFF (Small Form Factor) Intel Pentium Dual-Core G620 2 x 2,6 GHz / 4 GB / 250 GB / DVD / Windows 7 Professional
Dane aktualne na dzień: 16-04-2019 04:16 Link do produktu: https://nowysklep.retropc.pl/komputer-hp-8200-sff-g620-2-6ghz-4gb-250-dvd-w7-p-154.html Komputer HP 8200 SFF G620 2,6GHz 4GB 250 DVD W7 ## Cena
Bardziej szczegółowoWykład pierwszy Rys historyczny rozwoju sprzętu komputerowego
Wykład pierwszy Rys historyczny rozwoju sprzętu komputerowego ARK: W1 SG 2005 1/7 Ważniejsze daty w historii rozwoju komputerów 1/5? komputery astronomiczne (Stonehenge)? abak (RYS1a, RYS1b) ok. 1400 astrolabium
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Wykład 12 Jan Kazimirski 1 Magistrale systemowe 2 Magistrale Magistrala medium łączące dwa lub więcej urządzeń Sygnał przesyłany magistralą może być odbierany przez wiele urządzeń
Bardziej szczegółowoPodstawy Informatyki Systemy sterowane przepływem argumentów
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Komputer i jego architektura Taksonomia Flynna 2 Komputer i jego architektura Taksonomia Flynna Komputer Komputer
Bardziej szczegółowoKlaster obliczeniowy
Warsztaty promocyjne Usług kampusowych PLATON U3 Klaster obliczeniowy czerwiec 2012 Przemysław Trzeciak Centrum Komputerowe Politechniki Łódzkiej Agenda (czas: 20min) 1) Infrastruktura sprzętowa wykorzystana
Bardziej szczegółowoOPIS PRZEDMIOTU ZAMÓWIENIA
OPIS PRZEDMIOTU ZAMÓWIENIA Przedmiotem zamówienia z podziałem na części jest dostawa:. CZĘŚĆ I a. serwer typu Blade wraz z elementami uzupełniającymi i oprogramowaniem do zarządzania - szt. 2 b. uniwersalna
Bardziej szczegółowo