Przerzutniki spełniają rolę elementów pamięciowych: -przy pewnej kombinacji stanów na pewnych wejściach, niezależnie od stanów innych wejść, stany wyjściowe oraz nie ulegają zmianie; -przy innej określonej kombinacji stanów na pewnych wejściach możliwa jest kontrolowana modyfikacja stanów wyjściowych oraz. przerzutniki - wstep Przerzutnik RS 2 Schemat zastępczy z bramkami NOR S R Tabela stanów Symbol S R niezmieniony S niedozwolony R
Przerzutnik RS CMOS standard 3 Standardowy przerzutnik RS CMOS - układ Przerzutnik RS CMOS standard 2 bramki NOR 4 We2 Wy We Standardowy przerzutnik RS CMOS - układ Prawa połówka bramka NOR 2
Przerzutnik RS CMOS standard, rozkład elementów 5 Układ Rozkład elementów. Tranzystory o minimalnych długościach i szerokościach kanałów Przerzutnik RS CMOS oszczędzający miejsce 6 Standardowy przerzutnik RS CMOS Przerzutnik RS CMOS z mniejszą ilością tranzystorów 3
Przerzutnik RS CMOS - zapis (Set) 7 Przerzutnik RS CMOS z mniejszą ilością tranzystorów -Załóżmy stan początkowy = (niski), czyli =. -Załóżmy stan początkowy S = (niski) oraz R =. Początkowo (zaznaczono tylko tranzystory przewodzące): niezmienione niedozwolone Tabela stanów Stan początkowy = (niski) oraz = - podtrzymywany Przerzutnik RS CMOS - zapis (Set) cd. Przerzutnik RS CMOS - zapis (Set) 8 Przerzutnik RS CMOS z mniejszą ilością tranzystorów -Załóżmy stan początkowy = (niski), czyli =. -Załóżmy stan początkowy S = (niski) oraz R =. -Niech S zmieni się z do (czyli do wysokiego). Początkowo (zaznaczono tylko tranzystory przewodzące): z do z do niezmienione niedozwolone z do Tabela stanów Nowy stan = (niski) oraz = - podtrzymywany 4
Przerzutnik RS CMOS - zapis (Reset) Przerzutnik RS CMOS - zapis (Reset) 9 Przerzutnik RS CMOS z mniejszą ilością tranzystorów -Z symetrii układu przyłożenie S = oraz R = powoduje zapis samopodtrzymującego się stanu = (niski) oraz = (operacja Reset ). -Należy unikać kombinacji S = oraz R =! niezmienione -Przyłożenie S = oraz R = powoduje samopodtrzymywanie się poprzedniego stanu oraz. Tabela stanów niedozwolone Przerzutnik RS CMOS złożoność a szybkość i pobór mocy Standardowy przerzutnik RS CMOS Przerzutnik RS CMOS z mniejszą ilością tranzystorów Ceną za projekt przerzutnika zajmującego mniej miejsca, z mniejszą ilością tranzystorów jest: -większy czas przełączania -większy pobór mocy 5
Przerzutnik RS CMOS - realizujący funkcje logiczne R = D AND F S = A AND (B OR C) Zamiast pojedynczych tranzystorów realizujących funkcje S i R można użyć układów realizujących funkcje logiczne. Przerzutnik RS CMOS 2 bramki NAND 2 S R Czasami zamiast prostych wejść R i S w układzie wygodniej jest użyć ich negacji. Schemat nie komplikuje się jeśli przerzutnik skonstruujemy z 2 bramek NAND. 6
Taktowane przerzutniki CMOS 3 Taktowany przerzutnik RS Taktowany przerzutnik RS CMOS 4 7
Taktowany przerzutnik RS CMOS z bramkami transmisyjnymi 5 Niewielka ilość tranzystorów Taktowany przerzutnik RS CMOS z bramkami transmisyjnymi 6 Ładowanie pojemności w trakcie operacji Set Obwód ładujący węzeł. Obwód rozładowujący węzeł not. Starannie dobierz W/L tranzystorów 8
Przerzutnik D 7 Użycie sygnału D z inwerterem oraz zegarem zapobiega możliwości pojawienia się błędu związanego z zabronionym stanem S=R=. R S Zastosowanie: -chwilowa pamięć, -element opóźniający. 8 Przerzutnik D CMOS z bramkami transmisyjnymi Niewielka ilość tranzystorów 9
Przerzutnik D master-slave CMOS 9 Dwa kaskadowo połączone przerzutniki D z bramkami transmisyjnymi pierwszego (master) i drugiego (slave) przerzutnika sterowanymi w przeciwfazie. Drugi przerzutnik rozpoczyna w ten sposób operację dopiero gdy skończy ją pierwszy. Unika się w ten sposób hazardu czasowego związanego z propagacją sygnału przez różne gałęzie pętli sprzężenia zwrotnego. Przerzutnik JK 2 W dwuwejściowym przerzutniku JK zapobiega się możliwości pojawienia się błędu związanego z zabronionym stanem S=R= przez użycie sprzężenia zwrotnego z wyjściem. Pojawia się jednak ryzyko związane z możliwością różnych czasów propagacji sygnału przez różne pętle.
Przerzutnik JK master-slave CMOS 2 modyfikacja przerzutnika D master-slave układ wejściowy Przerzutnik Schmitta układ z dodatnim sprżężeniem zwrotnym powodującym histerezę w charakterystyce przejściowej 22 W/L = z µ n / µ p W/L = z µ n / µ p W/L = z µ n / µ p W/L = z W/L = z W/L = z nmos, pmos - symetryczne (5 nm - nmos, pmos)
Przerzutnik Schmitta sprzężenie zwrotne usunięte 23 nmos, pmos - symetryczne (5 nm - nmos, pmos) Przerzutnik Schmitta wpływ szerokości kanałów tranzystorów sprzężenia zwrotnego (M3, M6) na wielkość histerezy 24 W/L = z µ n / µ p W/L = 5 z µ n / µ p W/L = z µ n / µ p W/L = z W/L = z W/L = 5 z 2
25 Dziękuję za uwagę! 3