Ćwiczenie: Badanie liczników oraz pamięci RAM

Badanie liczników i pamięci RAM 1 Ćwiczenie: Badanie liczników oraz pamięci RAM Liczniki Licznikiem nazywamy cyfrowy układ sekwencyjny służący do zliczania i zapamiętywania liczby impulsów podawanych w określonym przedziale czasu na jego wejścia zliczające. Oprócz wejścia zliczające liczniki posiadają zazwyczaj asynchroniczne wejścia ustawiające i zerujące. Główny podział liczników to liczniki synchroniczne lub asynchroniczne, liczniki dwukierunkowe lub jednokierunkowe. Liczniki synchroniczne, to takie liczniki, w których impulsy zliczane podawane są na wszystkie wejścia zegarowe przerzutników wchodzących w skład licznika. W licznikach asynchronicznych impulsy zliczane podawane są na jeden lub tylko na niektóre przerzutniki wchodzące w skład licznika. Liczniki znajdują bardzo szerokie zastosowanie w technice cyfrowej w układach do pomiaru czasu, układach zliczających zdarzenia, generatorach bardzo długich impulsów, w telekomunikacji. Są one także niezbędną częścią składową mikroprocesorów i mikrokontrolerów w takich blokach funkcyjnych jak liczniki adresów pamięci, liczniki kroków programu, liczniki stosu, timery wewnętrzne. Przykład projektowania licznika synchronicznego Założenia: Licznik binarny modulo 4, dwukierunkowy zbudowany z przerzutników D. W celu zaprojektowania licznika rysujemy graf stanów licznika. Wymóg czterech różnych stanów na wyjściu licznika wymusza użycie dwóch przerzutników. Cyfry w kółkach oznaczają stany dwóch przerzutników, odpowiednio patrząc od prawej strony Q 1 i Q 2, dla kolejnych chwil czasowych. Parametr x zmienia kierunek zliczania. Rys.1. Graf stanów licznika modulo 4 Na podstawie grafu stanów budujemy tabelę przejść licznika.

Badanie liczników i pamięci RAM 2 x Q 2 (t n ) Q 1 (t n ) Q 2 (t n+1 ) Q 1 (t n+1 ) 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 1 1 0 1 0 0 Następnym krokiem jest sporządzenie tablic Karnaugh a i minimalizacja funkcji logicznych dla wejść informujących przerzutników D 1 i D 2. Ponieważ Q (t n+1 ) = D (t n ) to dla D 1 tabelę przejść wypełniamy wartościami z kolumny Q 1 (3 kolumna) dla odpowiednich kombinacji wartości Q 2 Q 1 z 4 i 5 kolumny tabeli w powiązaniu z wartością X. Do okienka o określonej kombinacji wyjściowej musimy wpisać odpowiednie wzbudzenie dla wejścia D 1 takie, by w następnym stanie czasowym uzyskać wymagane wyjście, pokazane w 5 kolumnie tablicy stanów. x Q 2 Q 1 00 01 11 10 0 1 0 0 1 1 1 0 0 1 Następnym etapem jest minimalizacja funkcji logicznej przedstawionej za pomocą powyższej tablicy Karnaugh a. Polega ona na metodzie sklejenia funkcji np. jedynek z wykorzystaniem iloczynu logicznego. Można zauważyć, że dla wszystkich jedynek jedyną zmienną, która pozostaje stałą jest Q 1 = 0. Czyli, żeby otrzymać 1 należy zanegować Q 1, stąd _ D 1 = Q 1 Funkcja D 2 jest następująca: x Q 2 Q 1 00 01 11 10 0 1 0 1 0 1 0 1 0 1 Funkcja D 2 jest o wiele bardziej skomplikowana. Każda z jedynek jest iloczynem logicznym wszystkich trzech zmiennych Q 1, Q 2 i x. I tak D 2 = Q 1 Q 2 x albo Q 1 Q 2 x albo Q 1 Q 2 x albo Q 1 Q 2 x słowo albo należy zastąpić znakiem sumy logicznej, co daje ostateczny zapis funkcji logicznej: D 2 = Q 1 Q 2 x + Q 1 Q 2 x + Q 1 Q 2 x + Q 1 Q 2 x Taka postać funkcji jest niewygodna do realizacji za pomocą bramek i należy ją uprościć metodą grupowania. _ D 2 = x (Q 1 Q 2 + Q 1 Q 2 ) + x (Q 1 Q 2 + Q 1 Q 2 ) Funkcja w pierwszych nawiasach to EX-NOR zmiennych Q 1 i Q 2 czyli Q 1 Q 2

Badanie liczników i pamięci RAM 3 Drugie nawiasy zawierają funkcję Q 1 Q 2 Po podstawieniu y = Q 1 Q 2 otrzymamy D 2 = x y + x y = x y Taka postać funkcji jest znacznie łatwiejsza do realizacji technicznej. Zaprojektowany dwukierunkowy licznik binarny modulo 4 jest kombinacją układów sekwencyjnych (przerzutników) i bramek logicznych (w tym konkretnym przypadku bramek EX-OR). Rysunek 2 przedstawia schemat dwukierunkowego binarnego licznika modulo 4 zrealizowanego na przerzutnikach D i bramkach EX-OR. Rys. 2. Schemat licznika binarnego dwukierunkowego Wejścia D 0 i D 1 to wejścia ustawiające, wejście CK to wejście synchroniczne impulsów zliczanych, wejście R to zerowanie licznika a x to wejście zmiany kierunku zliczania. Wyjścia licznika to Q 0 i Q 1. Licznik 193 W ćwiczeniu będzie badany dwukierunkowy licznik binarny typu 193. Licznik ten spełnia te same funkcje co licznik analizowany powyżej. Jedyna różnica jest taka, że licznik 193 jest licznikiem modulo 16 i posiada dwa oddzielne wejścia dla impulsów zliczanych w górę i w dół. Rysunek 3 przedstawia symbol graficzny licznika, gdzie : Rys. 3. Symbol graficzny licznika 193 A, B, C, D - wejścia danych do równoległego wpisu, Q A, Q B, Q C, Q D - wyjścia licznika P+ - wejście zliczające w górę P - wejście zliczające w dół C+ - wyjście przeniesienia C - wyjście pożyczki ZER. - zerowanie licznika WPIS - wejście wpisujące

Badanie liczników i pamięci RAM 4 Na rysunku 4 przedstawione zostały przebiegi czasowe sygnałów sterujących, wejściowych i wyjściowych licznika. P + P Rys. 4. Przebiegi czasowe sygnałów sterujących, wejściowych i wyjściowych licznika Na wejściach ustawiających licznik D, C, B, A są doprowadzone odpowiednio sygnały 1, 1, 0, 1 co odpowiada liczbie 13 w kodzie dziesiętnym lub D w kodzie heksadecymalnym. Przerywane linie poziome na wykresie oznaczają dowolny stan wejść ustawiających lub wyjść. W pierwszej chwili czasowej pojawia się impuls zerujący. Jego narastające zbocze powoduje wyzerowanie wszystkich wyjść Q. Następnym w kolejności sygnałem sterującym jest sygnał wpisu. Jego opadające zbocze powoduje jednoczesne przepisanie danych z wejść na wyjścia licznika. Liczba 13 10 lub D 16 zapisana binarnie stanami logicznymi wyjść Q pojawia się na wyjściu licznika. Na wejściu P+ pojawia się 5 kolejnych impulsów, które zwiększają stan licznika o 1 w momencie narastającego zbocza każdego impulsu. W momencie opadania drugiego impulsu na wyjściu przeniesienia C+ pokazuje się stan niski, w którym wyjście pozostaje do czasu pojawienia się narastającego zbocza trzeciego impulsu na wejściu P+. W tym momencie licznik zostaje wyzerowany. W tej samej chwili czasowej, jeśli wyjście C+ będzie dołączone do wejścia P+ następnego licznika, stan tego licznika zostanie zwiększony o 1. Następne impulsy 4 i 5 powodują zwiększenie stanu licznika poprzez wartość 1 do 2. W analogiczny sposób funkcjonuje zliczanie w dół, co jest pokazane na tym wykresie. Wszystkie te stany licznika będą praktycznie przebadane w trakcie wykonywania ćwiczenia. Licznik 192 jest licznikiem dziesiętnym o kodzie BCD (Binary Coded Decimal) o właściwościach identycznych jak licznik 193.

Badanie liczników i pamięci RAM 5 Dekodery / demultipleksery Dekoderem nazywamy układ kombinacyjny o n liczbie wejść i m liczbie wyjść. Sygnałem wejściowym dekodera jest kod dwójkowy (pierścieniowy). Istnieją dekodery pełne, dla których 2 n = m. Jeśli 2 n > m to dekoder taki nazywamy niepełnym. Przykładem dekodera niepełnego jest dekoder 1 z 10. Posiada on 4 wejścia dla kodu BCD oraz 10 wyjść. Dla każdej liczby od 0 do 9 wyróżnione od innych jest tylko jedno wyjście, dla każdej liczby inne. Taki dekoder może na przykład współpracować ze specjalnym wyświetlaczem, w którym każda cyfra dziesiętna jest wyświetlana jako całość. W ćwiczeniu przedmiotem badania będzie dekoder pełny - negacja 1 z 8 -typu 138. Dekodery mogą być łączone wielopoziomowo i do tego służą specjalne wejścia sterujące. We współczesnej technice cyfrowej dekodery mają zastosowanie w układach zarządzania pamięciami zewnętrznymi systemów mikroprocesorowych, urządzeniami wejść / wyjść, wyświetlaczami matrycowymi (realizowane w ramach ćwiczenia). Przykład projektowania dekodera Założenia: Dekoder pełny, negacja 1 z 4, zbudowany z bramek NAND. W celu zaprojektowania dekodera należy najpierw sporządzić tablicę stanów. WEJŚCIA WYJŚCIA A B Y 0 Y 1 Y 2 Y 3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 Na podstawie powyższej tabeli sporządzamy tablicę Karnaugh a dla każdej funkcji Y. Powyższe tablice pokazują cztery funkcje Y, które zostaną poddane minimalizacji.

Badanie liczników i pamięci RAM 6 Po minimalizacji funkcji (sklejaniu jedynek) mamy kolejno: Y 0 = A + B = A B Y 1 = A + B = A B Y 2 = A + B = A B Y 3 = A + B = A B postać iloczynowa funkcji wynika z prawa de Morgana Postać iloczynów funkcji jest łatwiejsza do implementacji na bramkach NAND. Implementacja funkcji dekodera pełnego - negacja 1 z 4 za pomocą bramek NAND przedstawiona została na rysunku 5. Rys. 5. Implementacja bramek NAND dla funkcji negacja 1 z 4 Dekoder 138 Na rysunku 6 przedstawiony został symbol graficzny dekodera typu 138, a tablica 1 jest tablicą prawdy tego dekodera. Rys.6. Symbol graficzny dekodera typu 138

Badanie liczników i pamięci RAM 7 Tablica 1. Tabela prawdy dekodera 138 Wejścia kontrolne Wejścia selekcjonujące Wyjścia G 0 G 1 G 2 A B C Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 0 0 x x x 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 x x x 1 1 1 1 1 1 1 1 Znak x oznacza stan dowolny wejścia selekcjonującego. Wejścia selekcjonujące A, B, i C zmieniają stan wyjścia tylko wtedy gdy G 0 = G 1 = 0, a G 2 = 1. Dekoder ten jest układem bardziej złożonym niż projektowany powyżej. W ćwiczeniu dekoder 138 jest układem sterującym wyświetlacz matrycowy, który zbudowany jest z 64 diod LED. Każde wyjście dekodera podłączone jest poprzez opornik do bazy tranzystora PNP pracującego w układzie wtórnika emiterowego, jak to pokazano na rysunku 7. Stan niski na wyjściu dekodera powoduje doprowadzenie poprzez emiter tranzystora dodatnie napięcie na anody ośmiu diód LED, które tworzą jedną z ośmiu kolumn wyświetlacza. Diody LED połączone poprzez rezystor R do masy (efekt działania danych z pamięci RAM poprzez układ sterujący) zaświecą się. Rys. 7. Układ pracy dekodera 138

Badanie liczników i pamięci RAM 8 Pamięci RAM Pamięci RAM (Random Access Memory) są pamięciami, które umożliwiają zapisywanie i odczytywanie danych. Podstawowy podział pamięci RAM to pamięci statyczne i dynamiczne. W pamięciach statycznych zapisana dana zapamiętana jest tak długo, jak długo pamięć jest zasilana. W pamięciach dynamicznych zawartość pamięci musi być odświeżana by nie uległa zatarciu. Odświeżanie polega na generowaniu przez układy pomocnicze adresów przebiegających cały obszar adresowania pamięci. Proces ten odbywa się w momentach czasowych kiedy procesor nie korzysta z danych zawartych w pamięci zewnętrznej. Podstawowymi parametrami pamięci są pojemność i czas dostępu. Komórka pamięci statycznej RAM zajmuje powierzchniowo (powierzchnia podłoża warstwy półprzewodnikowej) o wiele większy obszar niż komórka pamięci dynamicznej. Dlatego też pojemności pamięci statycznych sięgają kilkudziesięciu kb. Jest to jeden z podstawowych parametrów pamięci. Drugim bardzo ważnym parametrem pamięci jest czas dostępu. Jest to czas, w którym dana zostanie zapisana w pamięci lub odczytana z pamięci. Czas ten sięga kilkudziesięciu nanosekund. Rysunek 8 pokazuje symbol graficzny typowej pamięci statycznej o pojemności 2kB (2048 kb) użytej w ćwiczeniu. Pamięć ta posiada 11 wejść adresowych A, 8 wejść/wyjść danych D wejście zapisujące WR, wyjście odczytujące RD oraz wejście zezwalające CE. Wejście/wyjście D oznacza, że zewnętrzna szyna danych podłączona jest fizycznie do wejść i wyjść komórek pamięciowych. Za przyłączanie wyjścia pamięci do szyny danych odpowiedzialny jest wewnętrzny układ sterowania, którego sygnałami sterującymi są sygnały CE, WR, RD. Rys.8. Pamięć RAM 2 kb typu 6116: symbol graficzny i schemat funkcjonalny Pamięć zawiera 2048 x 8 = 16384 (słowo ośmiobitowe) komórki pamięciowe zbudowane ze znacznie uproszczonych przerzutników bistabilnych. W czasie procesu zapisu sygnał WR musi być fizycznie połączony z odpowiednim wejściem przerzutnika, a w zasadzie z wejściami ośmiu przerzutników. Odpowiedzialny jest za to dekoder adresu. Sygnał RD związany jest podobnie jak i sygnał CE z układem wyjściowym pamięci. Sekwencja procesu zapisu / odczytu jest następująca. Wystawienie adresu A, ustalenie danych do zapisu D i na końcu impuls zapisu WR. Pozostawienie wejścia CE w stanie wysokim zablokuje wpis do pamięci. Przy odczycie sekwencja jest podobna: ustawienie adresu A, sygnał odczytu RD, dane D. Stan wysoki CE odcina wyjście pamięci od wewnętrznej magistrali danych poprzez bramki trójstanowe. Czas dostępu do

Badanie liczników i pamięci RAM 9 pamięci zależy głównie od czasu zdekodowania adresu oraz czasu trójstanowych. przełączenia bramek Bramki trójstanowe Bramki trójstanowe to typowe bramki logiczne, które oprócz dwóch podstawowych stanów wyjściowych 0 lub 1 posiadają trzeci stan wyjściowy - stan wysokiej impedancji. Stan ten, sterowany elektronicznie umożliwia dołączanie do wspólnej magistrali wielu wyjść i ich bezkolizyjną pracę. W ćwiczeniu bramki takie zostały użyte w układach odczytu adresu/danych. Na rysunku 9 pokazany jest bardzo uproszczony schemat bramek trójstanowych buforujących funkcje Y 1 i Y 2. Funkcje te są dołączone poprzez bramki trójstanowe do wspólnej magistrali M. Rys. 9.Uproszczony schemat bramek trójstanowych Sygnał kontrolny C przełącza na przemian obie funkcje. Stan niski na bazach tranzystorów PNP wtóruje napięcie kolektora na emiterze. Stan wysoki na bazie powoduje przejście złącza emiter kolektor w stan wysokiej impedancji czyli tym samym odcina jedną z funkcji Y od magistrali M. Gdyby układem kontrolnym był dekoder 138 możliwy by był stan odcięcia wszystkich funkcji Y od magistrali M. Dekoder adresu Załóżmy, że mamy pamięć RAM o pojemności 512 bitów (64 bajty). Podstawową komórką pamięci jest na przykład znany już dobrze przerzutnik D, o uproszczonej budowie tzn. bez wejść asynchronicznych R i S oraz wyjścia negującego. Przerzutniki te zorganizowane są po osiem dla jednego adresu (słowo ośmiobitowe). Dla wygenerowania 64 różnych adresów potrzeba sześciobitowego słowa adresowego 2 6 = 64. Ponieważ operujemy ośmiobitowym słowem danych, to wpis i odczyt odbywa się równolegle dla ośmiu rejestrów. Dlatego też przedmiotem dalszego rozważania będą 64 ośmiobitowe rejestry zorganizowane w 8 grup po 8 rejestrów. Rejestry te zbudowane są z ośmiu przerzutników których wejścia zegarowe połączone są równolegle. Wyjście każdego przerzutnika posiada bramkę trójstanową, której sterowanie połączone jest równolegle z innymi bramkami. Zadaniem dekodera pamięci jest doprowadzenie sygnału zapisu/odczytu WR/RD odpowiednio do wejść zegarowych rejestrów lub do zespołu bramek trójstanowych tych rejestrów. Rysunek 10 pokazuje schemat ideowy takiego dekodera i układu kontroli zapisu i odczytu. Zastosowanie podziału na kolumny i wiersze dla wewnętrznych rejestrów upraszcza układ dekodera adresów. Młodsze adresy A 0, A 1 i A 2 wybierają jeden z ośmiu rejestrów w wierszu, natomiast adresy A 3, A 4 i A 5 wybierają jedną z ośmiu kolumn. Rozwiązanie takie pozwala na zwiększenie skali integracji (scalenia), czyli budowanie pamięci o większych pojemnościach.

Badanie liczników i pamięci RAM 10 Rys. 10. Schemat dekodera pamięci oraz układu kontroli zapisu i odczytu Wykonanie ćwiczenia Stanowisko wyposażone zostało w 18 przycisków kontrolnych i 3 zwory oraz punkty pomiarowe i połączeniowe. Wszystkie te punkty są opisane na płycie czołowej. Ustawianie adresu i danych do wpisu do pamięci RAM odbywa się za pomocą przycisków. Wszystkie stany licznika adresu oraz zawartości komórek pamięci RAM monitorowane są w kodzie binarnym za pomocą diod LED. Kod binarny jest jednocześnie tłumaczony na kod heksadecymalny i wyświetlany za pomocą dwóch wyświetlaczy siedmiosegmentowych. Wyprowadzone punkty łączeniowe służą do zmiany konfiguracji układu. Zwory służą do blokady dekodera 138 i pamięci RAM. 1. Badanie liczników 193 1.1. Badanie wpisu równoległego 1.1.1. Zasilić stanowisko. 1.1.2. Przełączyć panel odczytowy na ODCZYT DANYCH DO ZAPISU. 1.1.3. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. Wyzerować liczniki za pomocą przycisku RESET LICZNIKÓW 1.1.4. Nacisnąć po kolei przyciski WPIS ADRESU. 1.1.5. Przełączyć panel odczytu na ODCZYT ADRESU. Odczytać wskazywany adres. 1.1.6. Powtórzyć punkty 1.1.2 1.1.5 i ustawić dowolne kombinacje D 0 - D 3 i D 4 - D 7

Badanie liczników i pamięci RAM 11 1.2. Badanie licznika 1.2.1. Połączyć za pomocą kabli wyjście PRZENIESIENIE licznika 74193L z wejściem zliczania W GÓRĘ licznika 74193H. Wejście zliczania W GÓRĘ licznika 74193L połączyć w wyjściem WY monowibratora. 1.2.2. Przełączyć panel odczytowy na ODCZYT DANYCH DO ZAPISU. 1.2.3. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. Wyzerować liczniki za pomocą przycisku RESET LICZNIKÓW. 1.2.4. Ustawić na młodszym półbajcie D 0 - D 3 np. liczbę 1011 ( D ) patrz rys. 4. 1.2.5. Nacisnąć po kolei przyciski WPIS ADRESU (obu liczników). 1.2.6. Przełączyć panel odczytu na ODCZYT ADRESU. 1.2.7. Przyciskiem MONOWIBRATOR generować kolejne impulsy notując stany wyjść obu liczników. Na podstawie danych sporządzić wykres stanów licznika. Dane wpisać do tabeli 2. 1.2.8. Po impulsie przeniesienia nacisnąć jeszcze dwa razy przycisk MONOWIBRATOR. Przełożyć kabel z wyjścia monowibratora na wyjście dzielnika częstotliwości 1/16. Wejście dzielnika częstotliwości połączyć z wyjściem WY generatora. 1.2.9. Pokrętłem generatora ustawić tak częstotliwość, aby zmiana wartości na liczniku 74193L następowała co 2 s. Po kolejnym impulsie przeniesienia (wyzerowaniu się licznika) przełożyć kabel z wejścia W GÓRĘ na wejście W DÓŁ licznika 74193L. 1.2.10 Przełożyć odpowiednio kabel z wyjścia przeniesienia na wyjście pożyczki oraz z wejścia W GÓRĘ na wejście W DÓŁ licznika 74193H. Zanotować kolejne stany wyjść obu liczników. Dane wpisać do tabeli 2. Tablica 2. Stany wyjść liczników przy zliczaniu w dół i w górę Kierunek Przen. Poż. A 5 A 4 A 3 A 2 A 1 A 0 W górę W dół 1.2.11. Na podstawie danych z tabeli sporządzić wykres stanów licznika.

Badanie liczników i pamięci RAM 12 Rys. 11. Wykres stanów liczników 1.3. Badanie licznika 193 jako nastawnego podzielnika 1.3.1. Rozłączyć wcześniejsze połączenia. Połączyć wyjście PRZENIESIENIE z wejściem WPIS ADRESU układu 74193L oraz z wejściem W GÓRĘ układu 74193H. 1.3.2. Połączyć wyjście MONOWIBRATOR z wejściem W GÓRĘ układu 74193L. 1.3.3. Przełączyć panel odczytowy na ODCZYT DANYCH DO ZAPISU. 1.3.4. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. Wyzerować liczniki za pomocą przycisku RESET LICZNIKÓW. 1.3.5. Ustawić na młodszym półbajcie D 0 - D 3 np. liczbę 1100 ( C ). 1.3.6. Nacisnąć po kolei przyciski WPIS ADRESU. 1.3.7. Przełączyć panel odczytu na ODCZYT ADRESU. 1.3.8. Naciskać przycisk MONOWIBRATOR obserwując stany wyjść obydwu liczników. Obserwacje te opisać we wnioskach. 2. Badanie dekodera 138 2.1. Wejścia kontrolne dekoderów G 1,G 2 dołączone do gniazda A 7. Połączyć za pomocą taśmy dwa stanowiska. Odłączyć przewody od liczników. 2.2. Przełączyć selektor wyświetlacza na ODCZYT DANYCH. 2.3. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. Wyzerować liczniki za po mocą przycisku RESET LICZNIKÓW. 2.4. Ustawić na młodszym półbajcie np. liczbę 0010 (2). 2.5. Ustawić częstotliwość generatora na minimum. 2.6. Połączyć wyjście GENERATOR z wejściem W GÓRĘ licznika 74193H. 2.7. Zaobserwować kierunek przemieszczania się świecącego punktu.

Badanie liczników i pamięci RAM 13 2.8. Zamienić połączenia wejścia W GÓRĘ na wejście W DÓŁ i zaobserwować kierunek przemieszczania się świecącego punktu. 2.9. Powtórzyć punkty od 2.6 do 2.8 przy polu odczytu przełączonym na ODCZYT ADRESU. 2.10. Wyciągnąć wnioski z uwzględnieniem schematu na rysunku 7. 2.11. Przełączyć na chwilę wejście dekodera G 1 do masy, a następnie G 2 do masy. Wyciągnąć wnioski z uwzględnieniem tabeli 1. 3. Badanie pamięci RAM 3.1. Zapis i odczyt pamięci RAM 3.1.1. Odłączyć przewody od licznika 74193H. Wyzerować liczniki za pomocą przycisku RESET LICZNIKÓW. 3.1.2. Przełączyć blok odczytu na ODCZYT DANYCH. 3.1.3. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. 3.1.4. Przyciskami bajty D 0 - D 3 i D 4 - D 7 ustawić adres, pod który będzie zapisana dana. 3.1.5. Przycisnąć oba przyciski WPIS ADRESU. 3.1.6. Przełączyć blok odczytu na ODCZYT ADRESU. Sprawdzić, czy na wyświetlaczu podany jest ustawiany adres, jeśli nie to ponownie wykonać czynności od punktu 3.1.2. 3.1.7. Przełączyć blok odczytu na ODCZYT DANYCH. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. 3.1.8. Przyciskami bajty D 0 - D 3 i D 4 - D 7 ustawić daną do zapisu. 3.1.7. Przycisnąć przycisk zapis WR (przy pamięci RAM). 3.1.8. Przełączyć blok odczytu na ODCZYT Z PAMIĘCI RAM. 3.1.9. Przycisnąć przycisk ODCZYT RD. 3.1.10. Wykonać ponownie czynności od 3.1.2. w celu wykonania zapisu i odczytu z pamięci RAM dla innych ustawień danych i adresu. 3.2. Wykorzystanie pamięci RAM do sterowania matrycą diód LED 3.2.1. Odłączyć wejście sterujące dekodera G 2 od gniazda A 7. 3.2.2. Ustawić pokrętło GENERATOR na minimum. 3.2.3. Dane tworzące dowolny zaprojektowany znak np. literę zapisać najpierw w poniższej tablicy. Poniższa tabela pokazuje mapę pamięci wyświetlacza matrycowego oraz zawartość ośmiu lokacji adresowych. Jedynka logiczna odpowiada zapalonej diodzie LED, a 0 zgaszonej. Bajt danych D 0 -D 7 reprezentuje kolumnę wyświetlacza odpowiednio D 0 najwyższą diodę w kolumnie a bit D 7 najniższą diodę w kolumnie. Adres aktywnej kolumny wyświetlacza jest ustawiany za pomocą dekodera 138 sterowanego z licznika 74193H. Kolumna pierwsza od lewej wyświetla dane zawarte w komórce o adresie 00H, kolumna druga wyświetla dane zawarte w komórce o adresie 10H, kolumna trzecia wyświetla dane zawarte w komórce o adresie 20H itd.

DANE 00H 10H 20H 30H 40H 50H 60H 70H Badanie liczników i pamięci RAM 14 Ze względu na konstrukcję wyświetlacza matrycowego zawsze różnica adresów dwóch sąsiednich kolumn wynosi 10H. Na wyświetlaczu można jednocześnie wyświetlić maksymalnie 2 znaki o wymiarach 8x8. Starszy półbajt adresu jest zawsze inkrementowany lub dekrementowany automatycznie z prędkością regulowaną za pomocą potencjometru co umożliwia podgląd poszczególnych kolumn wyświetlacza. Młodszy półbajt adresu jest sterowany ręcznie i pozwala uzyskanie efektu animacji matrycy wyświetlacza. Wstawienie jedynek albo zer w odpowiednie kombinacje komórek tabeli pozwala zaprojektować dowolny znak wyświetlany na matrycy 8x8. Tablica 2. Tabela adresów pierwszych ośmiu kolumn matrycy diód LED ADRES KOLUMNY D0 D1 D2 D3 D4 D5 D6 D7 3.2.4. Zaprojektować dowolny znak. 3.2.5. Metodą opisaną w punktach 3.1.2 do 3.1.9 wpisać do ośmiu lokacji pamięci dane tworzące zaprojektowany znak. 3.2.6. Połączyć wejście W GÓRĘ licznika 74193H z gniazdem DO 74193H (obok gniazda i przycisku ODCZYT RD). 3.2.7. Przełączyć blok odczytu na ODCZYT DANYCH. 3.2.8. Wyzerować obydwa półbajty D 0 - D 3 i D 4 - D 7 za pomocą przycisków ZEROWANIE. 3.2.9. Przycisnąć oba przyciski WPIS ADRESU. 3.2.10. Przełączyć blok odczytu na ODCZYT Z PAMIĘCI RAM. 3.2.11. Przyciskając przycisk ODCZYT RD obserwować zapalone kombinacje diód na wyświetlaczu. 3.2.12. Połączyć wyjście GENERATOR z gniazdem ODCZYT RD. 3.2.13. W celu wyświetlania dwóch znaków na wyświetlaczu należy wpisać do kolejnych lokacji pamięci dane tworzące drugi znak i połączyć wejście G 2 z gniazdem A 7. 3.2.14. Wyciągnąć wnioski.