Architektura komputerów



Podobne dokumenty
Architektura Systemów Komputerowych

Logiczny model komputera i działanie procesora. Część 1.

Architektura komputerów

Wstęp do informatyki. Maszyna RAM. Schemat logiczny komputera. Maszyna RAM. RAM: szczegóły. Realizacja algorytmu przez komputer

Wykład III. Procesor. Studia Podyplomowe INFORMATYKA Architektura komputerów

Architektura potokowa RISC

Architektura komputerów

Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]

Architektura komputerów

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Architektura komputerów

Architektura mikroprocesorów z rdzeniem ColdFire

Budowa i zasada działania komputera. dr Artur Bartoszewski

Wydajność obliczeń a architektura procesorów

Przetwarzanie potokowe pipelining

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Architektura komputerów

Mikroprocesory rodziny INTEL 80x86

Budowa Mikrokomputera

Projektowanie. Projektowanie mikroprocesorów

Architektura systemów komputerowych

Budowa komputera Komputer computer computare

Architektura systemów komputerowych. dr Artur Bartoszewski

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Organizacja typowego mikroprocesora

ARCHITEKTURA PROCESORA,

architektura komputerów w. 4 Realizacja sterowania

MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW

Architektura systemów komputerowych. dr Artur Bartoszewski

Generacja kodu docelowego

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

Architektura komputerów

Magistrala systemowa (System Bus)

Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski

LEKCJA TEMAT: Zasada działania komputera.

ZARZĄDZANIE PROJEKTAMI I PROCESAMI. Mapowanie procesów AUTOR: ADAM KOLIŃSKI ZARZĄDZANIE PROJEKTAMI I PROCESAMI. Mapowanie procesów

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Budowa systemów komputerowych

Architektura systemów komputerowych. Przetwarzanie potokowe I

MIKROKONTROLERY I MIKROPROCESORY

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów

ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH. Klasyczny cykl pracy procesora sekwencyjnego. współczesne architektury. c Dr inż.

UTK Można stwierdzić, że wszystkie działania i operacje zachodzące w systemie są sterowane bądź inicjowane przez mikroprocesor.

Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2

Architektura komputera. Dane i rozkazy przechowywane są w tej samej pamięci umożliwiającej zapis i odczyt

Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.

Dydaktyka Informatyki budowa i zasady działania komputera

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Struktura i działanie jednostki centralnej

Uniwersytet Kardyna Èa Stefana Wyszy «Ískiego w Warszawie Wydzia È Prawa i Administracji Prawo - magisterskie jednolite, stacjonarne

LEKCJA TEMAT: Współczesne procesory.

Architektura komputera

Architektura komputerów. Asembler procesorów rodziny x86

Architektura komputerów

Mikrokontrolery 8 bit - wprowadzenie

Architektura komputerów egzamin końcowy

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

AKTUALIZACJA SKLEPÓW BOSCH NA PLATFORMIE

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Architektura komputerów, Informatyka, sem.iii. Rozwiązywanie konfliktów danych i sterowania w architekturze potokowej

Architektura komputerów

Podstawy Techniki Mikroprocesorowej

Architektura komputerów wer. 7

Architektura Systemów Komputerowych

architektura komputerów w. 7 Cache

Podstawy techniki mikroprocesorowej. Dr inż. Grzegorz Kosobudzki p.311a A-5. Tel

Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

1 Powtórzenie wiadomości

Podstawy Informatyki Systemy sterowane przepływem argumentów

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Technika mikroprocesorowa I Wykład 2

Przykładowe pytania DSP 1

Architektura komputerów wer. 3

drklaus 1 Model funkcjonalny komputera struktura, funkcje, komputer dr inż. Rafał KLAUS STRUKTURA I DZIAŁANIE KOMPUTERA

organizacja procesora 8086

Procesory. Schemat budowy procesora

Rozszerzalne kody operacji (przykład)

Architektura komputerów Wykład 2

Systemy Operacyjne. wykład 1. Adam Kolany. Październik, Instytut Techniczny Państwowa Wyższa Szkoła Zawodowa w Nowym Sączu

Wprowadzenie do systemów operacyjnych. mgr inż. Krzysztof Szałajko

Programowalne układy logiczne

Architektura komputerów

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35

Architektura komputerów

Wstęp do Programowania Lista 1

Architektura typu Single-Cycle

miejsca przejścia, łuki i żetony

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/ / 24

Programowanie Rozproszone i Równoległe. Edward Görlich goerlich@th.if.uj.edu.pl

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa Wstęp... 11

Transkrypt:

Architektura komputerów Tydzień 13 Procesory superskalarne

Procesor superskalarny Termin superskalarny określa procesory, które mogą wykonywać dwie lub więcej instrukcje skalarne (arytmetyczne, logiczne) jednocześnie. Rozwiązanie to stosuje się w nowoczesnych procesorach w celu zwiększenia wydajności.

Ograniczenia Następujące ograniczenia uniemożliwiają równoległe wykonywanie instrukcji: zależność danych zależność proceduralna konflikt dotyczący zasobów zależność wyjściowa antyzależność

Zależność danych add mov r1,r2 r3,r1 Drugi rozkaz może być pobrany i zdekodowany, ale nie może być wykonany zanim nie zostanie wykonany pierwszy rozkaz, ponieważ potrzebne są dane tworzone przez pierwszy.

Zależności proceduralne Obecność rozgałęzień w sekwencji rozkazów ma jeszcze większy wpływ na potok superskalarny, niż na pojedynczy. Straty spowodowane przez rozgałęzienie mogą być jeszcze większe, ponieważ więcej jest wykonywane w jednostce czasu.

Konflikt dotyczący zasobów Konflikt dotyczący zasobów polega na jednoczesnym rywalizowaniu dwóch instrukcji o te same zasoby. Przykładami takich zasobów są: pamięć magistrale kanały wejścia-wyjścia Takie konflikty mogą być rozwiązywane przez zwielokratnianie zasobów lub odpowiednią organizację.

Zależność wyjściowa W przykładowym kodzie: R3:=R3 op R5 R4:=R3+1 R3:=R5+1 R7:=R3 op R4 (I1) (I2) (I3) (I4) Rozkaz I3 nie jest zależny od I1, ale nie może być wykonany przed nim, gdyż wówczas I4 będzie miał niewłaściwą zawartość rejestru R3.

Antyzależność R3:=R3 op R5 R4:=R3 + 1 R3:=R5 + 1 (I1) (I2) (I3) I3 nie może być zakończone, zanim nie zostanie rozpoczęte wykonywanie I2 i nie zostaną pobrane jego argumenty. I3 aktualizuje rejestr R3, który jest źródłem argumentu dla I2. Ograniczenie jest podobne do zależności danych, lecz na odwrót: drugi rozkaz niszczy wartość używaną przez pierwszy.

Wpływ zależności r1 r2 Brak zależności r1 r2 Zależność danych (r2 wykorzystuje dane obliczone przez r1) r1 r2 Zależność proceduralna r3 r4 r1 r2 Konflikt dotyczący zasobów r5 r6 rozgałęzienie

Kolejność wykonania rozkazów Kolejne wydawanie połączone z kończeniem w zmienionej kolejności. Jeżeli rozkaz wykonuje się dłużej niż jeden cykl, jego wyniki mogą być osiągalne później, niż kolejnego. Zmieniona kolejność wydawania i kończenia. Wykorzystujemy bufor zdekodowanych rozkazów zwany oknem. Jednostka wykonawcza pobiera dowolny rozkaz z okna pod warunkiem spełnienia ograniczeń.

Przemianowanie rejestrów Metoda eliminowania konfliktów antyzależności i zależności wyjściowej przez powielenie zasobów. R3 b :=R3 a op R5 a R4 b :=R3 b + 1 R3 c :=R5 a + 1 R7 b :=R3 c op R4 b Użycie innego fizycznego rejestru R3c w rozkazie I3 zapobiega antyzależnośći w drugim rozkazie oraz zależności wyjściowej w pierwszym. Dzięki temu I3 może być wykonany natychmiast.

Procesor PowerPC 620 Procesor PowerPC 620 zawiera sześć niezależnych jednostek wykonawczych: jednostkę rozkazów trzy jednostki całkowitoliczbowe jednostkę ładowania/zapisu jednostkę zmiennopozycyjną Procesor może jednocześnie wykonywać do 4 rozkazów: 3 całkowitoliczbowe i 1 zmiennopozycyjny.

PowerPC 620 cd Procesor zawiera układy przewidywania rozgałęzień, bufory przemianowania rejestrów oraz stacje rezerwowe wewnątrz jednostek wykonawczych. Procesor ten może wykonywać do 4 nierozstrzygniętych rozkazów rozgałęzień. Przewidywanie skoków oparte jest na tablicy historii zawierającej 2048 zapisów. Skuteczność przewidywań: 90%.