Instrukcja do ćwiczenia laboratoryjnego. Badanie liczników

Podobne dokumenty
Instrukcja do ćwiczenia laboratoryjnego. Badanie przerzutników

Instrukcja do ćwiczenia laboratoryjnego

Laboratorium z PODSTAW AUTOMATYKI, cz.1 EAP, Lab nr 3

Badanie funktorów logicznych TTL - ćwiczenie 1

zestaw laboratoryjny (generator przebiegu prostokątnego + zasilacz + częstościomierz), oscyloskop 2-kanałowy z pamięcią, komputer z drukarką,

Układy sekwencyjne asynchroniczne Zadania projektowe

Obsługa wyjść PWM w mikrokontrolerach Atmega16-32

Technika Cyfrowa. Badanie pamięci

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Układy czasowe

Podstawy Elektroniki dla Elektrotechniki

Układy sekwencyjne. 1. Czas trwania: 6h

LABORATORIUM PODSTAW ELEKTRONIKI PROSTOWNIKI

Układy sekwencyjne. 1. Czas trwania: 6h

P.Rz. K.P.E. Laboratorium Elektroniki 2FD 2003/11/06 LICZNIKI CYFROWE

dwójkę liczącą Licznikiem Podział liczników:

Politechnika Wrocławska Wydział Elektroniki, Katedra K-4. Klucze analogowe. Wrocław 2017

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

LICZNIKI PODZIAŁ I PARAMETRY

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Podstawy Elektroniki dla Elektrotechniki. Układy cyfrowe - bramki logiczne i przerzutniki

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Politechnika Wrocławska, Wydział PPT Laboratorium z Elektroniki i Elektrotechniki

PODSTAWY PROGRAMOWANIA STEROWNIKÓW PLC

U 2 B 1 C 1 =10nF. C 2 =10nF

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

Podstawy Techniki Cyfrowej Liczniki scalone

Przetworniki analogowo-cyfrowe.

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

LABORATORIUM ELEKTRONIKI. Komputerowa symulacja liczników

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

POLITECHNIKA WROCŁAWSKA, WYDZIAŁ PPT I-21 LABORATORIUM Z PODSTAW ELEKTROTECHNIKI I ELEKTRONIKI 2 Ćwiczenie nr 8. Generatory przebiegów elektrycznych

Statyczne badanie przerzutników - ćwiczenie 3

LICZNIKI Liczniki scalone serii 749x

Badanie właściwości multipleksera analogowego

ĆWICZENIE NR 1 TEMAT: Wyznaczanie parametrów i charakterystyk wzmacniacza z tranzystorem unipolarnym

POMIARY CZĘSTOTLIWOŚCI I PRZESUNIĘCIA FAZOWEGO SYGNAŁÓW OKRESOWYCH. Cel ćwiczenia. Program ćwiczenia

POMIARY CZĘSTOTLIWOŚCI I PRZESUNIĘCIA FAZOWEGO SYGNAŁÓW OKRESOWYCH

6. SYNTEZA UKŁADÓW SEKWENCYJNYCH

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

Synteza częstotliwości z pętlą PLL

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Ćw. 7: Układy sekwencyjne

LABORATORIUM Z ELEKTRONIKI

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

ZASTOSOWANIE WZMACNIACZY OPERACYJNYCH DO LINIOWEGO PRZEKSZTAŁCANIA SYGNAŁÓW. Politechnika Wrocławska

LEKCJA. TEMAT: Funktory logiczne.

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Wydział Elektryczny, Katedra Maszyn, Napędów i Pomiarów Elektrycznych Laboratorium Przetwarzania i Analizy Sygnałów Elektrycznych

LICZNIKI. Liczniki asynchroniczne.

NAPĘD I STEROWANIE PNEUMATYCZNE

PAlab_4 Wyznaczanie charakterystyk częstotliwościowych

Podstawy Elektroniki dla Elektrotechniki. Układy przełączające

imei 1. Cel ćwiczenia 2. Zagadnienia do przygotowania 3. Program ćwiczenia

Norma IEC Do grupy języków graficznych opisanych w normie IEC należą:

Rozdział 4 Instrukcje sekwencyjne

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Podstawy Elektroniki dla Informatyki. Pętla fazowa

NAPĘD I STEROWANIE PNEUMATYCZNE

Ćw. 7 Przetworniki A/C i C/A

Parametry czasowe analogowego sygnału elektrycznego. Czas trwania ujemnej części sygnału (t u. Pole dodatnie S 1. Pole ujemne S 2.

... nazwisko i imię ucznia klasa data

PRZERZUTNIKI CYFROWE BISTABILNE I MONOSTABILNE

Elektronika. Wzmacniacz operacyjny

Laboratorium Techniki Cyfrowej i Mikroprocesorowej

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie liniowych układów ze wzmacniaczem operacyjnym (2h)

Projektowanie i badanie liczników synchronicznych i asynchronicznych

Podstawy Elektroniki dla Teleinformatyki. Generator relaksacyjny

UKŁADY SEKWENCYJNE Opracował: Andrzej Nowak

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Światłowodowy kanał transmisyjny w paśmie podstawowym

INSTRUKCJA UŻYTKOWANIA OSCYLOSKOPU TYPU HP 54603

UKŁADY CYFROWE. Układ kombinacyjny

Opis ćwiczenia. PRZERZUTNIKI. Nazwą "przerzutniki" określa się grupę układów elektronicznych

Podział układów cyfrowych. rkijanka

Zauważmy, że wartość częstotliwości przebiegu CH2 nie jest całkowitą wielokrotnością przebiegu CH1. Na oscyloskopie:

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Wydział Mechaniczno-Energetyczny Laboratorium Elektroniki. Badanie zasilaczy ze stabilizacją napięcia

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

CHARAKTERYSTYKI BRAMEK CYFROWYCH TTL

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132

Podstawowe układy cyfrowe

Komputerowa symulacja bramek w technice TTL i CMOS

BADANIE ELEMENTÓW RLC

Komputerowa symulacja bramek w technice TTL i CMOS

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu

ĆWICZENIE 7 POMIARY CZĘSTOTLIWOŚCI I CZASU

Wyznaczanie charakterystyk częstotliwościowych

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0

Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia

Laboratorium Analogowych Układów Elektronicznych Laboratorium 6

POLITECHNIKA POZNAŃSKA

FDM - transmisja z podziałem częstotliwości

Ćw. 8 Bramki logiczne

LABORATORIUM ELEKTRONIKA I ENERGOELEKTRONIKA BADANIE UKŁADÓW CZASOWYCH

Transkrypt:

Insrukcja do ćwiczenia laboraoryjnego Badanie liczników Opracował: mgr inż. Andrzej Biedka Wymagania, znajomość zagadnień: 3. 4. Budowa licznika cyfrowego. zielnik częsoliwości, różnice między licznikiem i dzielnikiem. Liczniki asynchroniczne binarne, dziesięne, na przykładzie rodziny TTL: 7490, 7493. Liczniki synchroniczne binarne, dziesięne, na przykładzie rodziny TTL: 74193. Lieraura: 3. 4. 5. Pieńkos J., Turczyński J. - Układy scalone TTL w sysemach cyfrowych, WKiŁ, Warszawa 1986. Kalisz J. - Podsawy elekroniki cyfrowej, WKiŁ, Warszawa 2009. Horowiz P., Hill W. - Szuka elekroniki cz.ii, WKiŁ, Warszawa 1996. Maeriały z wykładu. Kary kaalogowe producenów układów scalonych badanych w ćwiczeniu. 1

1 Liczniki asynchroniczne Badanie binarnego licznika asynchronicznego. Korzysając z kary kaalogowej układu scalonego podwójnego przerzunika ypu 7474 połączyć na plaformie ELVIS II układ pomiarowy według schemau z rysunku Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. LE y LE x IO n! LE z!! Rys. Schema ideowy układu badania asynchronicznego licznika 3-biowego. Wejście licznika IO n będzie serowane sygnałem wywarzanym przy pomocy narzędzia programowego igial Wrier plaformy ELVIS II. Okno panelu serującego przedsawione jes na rysunku Suwaki w polu Manual Paern odpowiadają za san logiczny linii IO x, kórych wyjścia są dosępne w gniazdach prawej górnej liswy sygnałowej plaformy. odakowo wysoki san logiczny linii sygnalizowany jes jasnozielonym kolorem odpowiedniego punku pola Line Saes. a) b) Rys. a) - Widok okna narzędzia programowego igial Wrier plaformy ELVIS II. b) widok prawej, górnej liswy sygnałowej z gniazdami IO n 2

Sany logiczne wyjść obserwowane są przy pomocy wskaźników LE, kórych wejścia są dosępne w gniazdach 35 42 prawej, dolnej liswy sygnałowej plaformy. Rys. 3. Widok prawej, dolnej liswy sygnałowej plaformy z gniazdami wejściowymi wskaźników LE. W połączonym układzie należy podawać sygnał wejściowy i rejesrować sany wyjść licznika. Badanie należy zilusrować przebiegami czasowymi. IO n (1) 1 2 3 Rys. 4. Przykładowe przebiegi czasowe przerzunika RS. Na podsawie zarejesrowanych przebiegów czasowych określić pojemność licznika. Badanie licznika asynchronicznego 7490. Badanie podsawowej aplikacji licznika 7490. Korzysając z kary kaalogowej badanego elemenu zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych licznika 7490. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych A, B, C, i, w odpowiedzi na sygnał wejściowy A (INPUT A). Sprawdzić funkcje wejść R0(n) i R9(n). Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów licznika. 3

Badanie układów ograniczania pojemności licznika 7490 Częso konieczne jes zasosowanie licznika o pojemności innej niż dosępna w sandardowych licznikach. Można zaprojekować licznik o żądanej pojemności konsruując auoma mający właściwą liczbę sanów lub użyć sandardowego licznika binarnego lub dziesięnego, z dołączonym układem kombinacyjnym realizującym funkcję deekora sanu, przy kórym nasąpi wyzerowanie licznika. Spowoduje o zakończenie cyklu zliczania po osiągnięciu żądanego sanu, czyli ograniczenie pojemności licznika. Pojemność użyego licznika musi być większa niż pojemność żądana. Schema blokowy akiego rozwiązania przedsawiony jes na rysunku 5. eekor sanu końcowego Wyjście licznika N A Licznik binarny / ekada licząca fwe We Zer. Rys. 5. Schema blokowy licznika o ograniczonej pojemności Scalony licznik asynchroniczny ypu 7490 zawiera w srukurze dwie dwuwejściowe bramki AN: bramka zerująca ma wejścia R0(1) i R0(2); sany High na obu wejściach powodują wyzerowanie licznika bramka usawiająca san 9 ma wejścia R9(1) i R9(2); sany High na obu wejściach powodują usawienie licznika w san 9, binarnie 100 Na podsawie kary kaalogowej licznika 7490 zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych licznika o pojemności = 6. Określić kod sanu wyjścia niezbędny do uzyskania założonej pojemności, przy wykorzysaniu wejść zerujących. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych A, B, C, i, w odpowiedzi na sygnał wejściowy A (INPUT A). Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów licznika. Na podsawie kary kaalogowej licznika 7490 zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych licznika o pojemności = 7. Określić kod sanu wyjścia niezbędny do uzyskania założonej pojemności, przy wykorzysaniu wejść usawiających san 9. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych A, B, C, i, w odpowiedzi na sygnał wejściowy A (INPUT A). Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów licznika. 4

3. Badanie dzielnika częsoliwości z wykorzysaniem licznika 7490 Wykorzysując wybrany układ z punku połączyć układ oscyloskopowej obserwacji pracy dzielnika częsoliwości według schemau z rysunku 6. Oscyloskop Ch1 SYNC (Gn. L34) We Badany licznik Ch2 Wy Rys. 6. Schema ideowy układu pomiarowego dzielnika częsoliwości. Źródłem sygnału serującego badaną bramkę jes przebieg prosokąny dosępny w gnieździe SYNC plaformy ELVIS II, kórego częsoliwość jes równa nasawionej w panelu narzędzia Funcion Generaor, przy wybranym sinusoidalnym kszałcie przebiegu, naomias ampliuda jes zgodna ze sandardem rodziny TTL. Zarejesrować z ekranu oscyloskopu kszał uzyskanych przebiegów, sprawdzić poprawność pracy dzielnika częsoliwości. 3. Badanie licznika synchronicznego 74193. 3. Badanie licznika synchronicznego ypu 74193 w konfiguracji zliczania w górę. Na podsawie kary kaalogowej licznika 74193 zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych licznika liczącego w górę (dodającego), o pojemności = 13. Określić kod sanu wyjścia niezbędny do uzyskania założonej pojemności, przy wykorzysaniu wyjścia CARRY OUTPUT. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych A, B, C, i, w odpowiedzi na sygnał wejściowy CPU (UP COUNT). Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów licznika. 3. Badanie licznika synchronicznego ypu 74193 w konfiguracji zliczania w dół. Na podsawie kary kaalogowej licznika 74193 zaprojekować i połączyć na plaformie ELVIS II układ obserwacji przebiegów czasowych licznika liczącego w dół (odejmującego), o pojemności równej 13. Określić kod sanu wyjścia niezbędny do uzyskania założonej pojemności, przy wykorzysaniu wyjścia BORROW OUTPUT. Na schemacie należy oznaczyć numery wyprowadzeń (pinów) układu scalonego. W połączonym układzie zarejesrować przebiegi czasowe sygnałów wyjściowych A, B, C, i, w odpowiedzi na sygnał wejściowy CP (OWN COUNT). Na podsawie zarejesrowanych przebiegów uworzyć ablicę sanów licznika. 4. Wnioski. Opracować uzyskane wyniki. Sprawozdanie powinno zawierać rysowane ręcznie schemay układów pomiarowych, zarejesrowane przebiegi czasowe, oscylogramy, ocenę poprawności pracy badanych układów. 5