P.Rz. K.P.E. Laboratorium Elektroniki 2FD 2003/11/06 LICZNIKI CYFROWE

Transkrypt

1 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 LIZNIKI YFROWE 1. WSTĘP elem ćwiczenia zilustrowanie zasad pracy wybranych realizacji układowych liczników oraz scalonych programowanych układów liczników. W ćwiczeniu studenci zapoznają się z budową, działaniem oraz właściwościami liczników. adany jest tu licznik binarny złożony z czterech przerzutników JK773, dziesiętny licznik scalony, model licznika binarnego synchronicznego oraz dwa scalone liczniki programowe: binarny i dziesiętny. Trzy pierwsze wspomniane liczniki znajdują się we wkładce N121. Natomiast dwa ostatnie umieszczone są we wkładce OPIS TEHNIZNY NYH UKŁÓW 2.1. Wkładka N121 We wkładce N121 znajdują się trzy niezależne układy badane (Rys. 1): licznik binarny liczący do szesnastu, złożony z czterech przerzutników JK773, scalony dziesiętny licznik 790 z obwodem sprzężenia zwrotnego umożliwiającym programowanie jego pojemności oraz model licznika binarnego synchronicznego o pojemności, złożonego z dwóch przerzutników JK773 i bramek 720. R1 R R 3 R J K J K J J K K US US US J K US J K US zerowanie zegar 1 2 US R 0 1 R 0 2 R g 1 R g bin dec wyście output +5V US 720. Rys 1.Schemat ideowy wkładki N121 Wszystkie liczniki są zerowane przyciskiem "" (Rys.3). Zespół przełączników na płycie czołowej umożliwia połączenie czterech wyjść,, i licznika binarnego lub dziesiętnego z gniazdami dc na płycie czołowej, a także podanie jednego, dowolnie wybranego przebiegu,, lub z dowolnego licznika asynchronicznego na gniazdo N. Na płytce znajdują się cztery przełączniki suwakowe umożliwiające programowanie pojemności licznika dziesiętnego oraz cztery diody elektroluminescencyjne, wskazujące charakterystyczne stany licznika synchronicznego. Rozmieszczenie głównych elementów pokazano na Rys. 3. 1

2 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 N bin dec outputs waveform output on off binary counter dec. counter nor ipe 790 synchronous counter Rys.3. Płyta czołowa wkładki N121 (po lewej) i rozmieszczenie głównych elementów na płytce drukowanej Wkładka 121 Wkładka 121 zawiera dwa scalone układy programowanych liczników 7193 i Pierwszy z liczników (US 1 ) jest licznikiem binarnym, drugi (US 2 ) dziesiętnym (Rys. 2). Liczniki połączone są ze sobą kaskadowo i umożliwiają zliczanie impulsów zegarowych podawanych na wejście "" (Rys. ). +5V R 15 1k +5V +5V US - UY US - UY R g R 10 wejœcia inputs 330 1k +5V R 1.. x x YP0 zegar w górê up zliczanie count w dó³ down US 1 Zer + - WR R 5..8 x x YP x YP R x 220 ³adowanie 193 load Zer US WR ³adowanie 192 load 192 R 16 1k wyjścia outputs Rys.2. Schemat ideowy wkładki 121 Zależnie od położenia przełącznika suwakowego "count" na płytce (Rys. ) impulsy zegarowe wchodzą na wejście + lub - licznika 7192 (US 2 ) umożliwiając zliczanie w przód lub w tył. Wejścia,,, danych programujących liczniki są połączone równolegle. Możliwe jest jednak niezależne zaprogramowanie stanu początkowego liczników za pomocą przycisków "load 192" i "load 193". Oba liczniki są zerowane przyciskiem "". 2

3 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 iody elektroluminescencyjne umieszczone na płytce wkładki 121 wskazują stany liczników, stany na wejściach danych programujących oraz wystąpienie przeniesienia i pożyczki z licznika 192 podczas zliczania w przód i w tył. Wyjścia licznika 192 wyprowadzono na gniazda w płycie konstrukcyjnej, aby możliwe było dodatkowo kontrolowanie stanów licznika za pomocą wkładki SN inputs outputs 192 load count up down nor ipe Rys.. Płyta czołowa wkładki 121 (po lewej) i rozmieszczenie głównych elementów na płytce drukowanej. 3. WYKZ WKŁEK POMONIZYH o wykonania ćwiczenia potrzebne są następujące wkadki pomocnicze: - generator impulsów zegarowych TTL SN wskaźnik stanów logicznych SN generator stanów logicznych TTL SN1222. OPIS TEHNIZNY WKŁEK POMONIZYH.1. Generator stanów logicznych TTL SN1211 (SN1222) Generator stanów logicznych TTL SN1211 służy do niezależnego sterowania dwu wejść dowolnego układu logicznego TTL (generator SN czterech) statycznym, ręcznie przełączanym Rys.5. Schemat ideowy dwuwyjściowego generatora stanów logicznych TTL SN1211 Rys.6. Płyty czołowe generatorów stanów logicznych TTL SN1211 i SN1222 sygnałem logicznym. Przełączanie wartości tego sygnału dokonuje się przełącznikiem suwakowym, znajdującym się na płycie czołowej, osobno dla każdego wyjścia (Rys.6). 3

4 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 ane techniczne Napięcie stanu wysokiego typ- 3,3 V Na pięcie stanu niskiego typ. 0,22 V Obciążalność wyjścia 9 Maksymalny pobór prądu z zasilacza +5 V 10 (SN ) m.2. Generator impulsów zegarowych TTL SN3311 Generator impulsów zegarowych TTL SN3311 jest uniwersalnym laboratoryjnym źródłem impulsów zegarowych do synchronicznych układów cyfrowych TTL. Generator ten może generować impulsy zegarowe pojedyncze, inicjowane przez ręczne wciskanie klawisza "" (Rys. 8) lub pracować samobieżnie z częstotliwością rzędu kiloherców (pozycja "auto" przełącznika rodzaju pracy). la umożliwienia obserwacji na ekranie oscyloskopu pracy układów cyfrowych w czasie wielokrotnie większym od okresu impulsów zegarowych, generator SN3311 został wyposażony w układ licznikowy, zmniejszający szesnastokrotnie częstotliwość impulsów wyzwalających. Rys.7. Schemat ideowy generatora impulsów zegarowych TTL SN3311 Rys. 8. Płyta czołowa generatora impulsów zegarowych TTL SN3311 ane techniczne Parametry przebiegu wyjściowego standard TTL Obciążalność wyjścia 30 mplituda impulsów wyzwalających > 2 V Maksymalny pobór prądu z zasilacza +5 V 70 m Opis schematu ideowego i zasady działania układu: Generator impulsów zegarowych TTL SN3311 (Rys.8) składa się z przerzutnika bistabilnego RS bramki (1 i 2), generującego impulsy wyzwalane ręcznie, przerzutnika bistabilnego (5-, 6, 7), generującego impulsy przy pracy samobieżnej, bramki kluczującej 3 licznika binarnego modulo 16 (US3) oraz wzmacniacza wyjściowego () i wzmacniacza kształtującego impulsy wyzwalające (8). Układ przerzutnika 1, 2 eliminuje ewentualne drgania zestyków przełącznika "" i standaryzuje impulsy zegarowe wyzwalane ręcznie. Impulsy te mogą przedostać się na wyjście tylko wtedy, gdy wejście sterujące bramki 3 nie jest uziemione przełącznikiem "auto", który jednocześnie

5 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 wyłącza w tym przypadku przerzutnik astabilny 5, 6, 7, wymuszając stan wysoki na wyjściach bramek 6 i 7 Gdy przełącznik rodzaju pracy spoczywa w pozycji "aut", droga dla impulsów wyzwalanych ręcznie jest zamknięta. Pracuje natomiast prze- rzutnik astabilny wysterowując bramkę oraz licznik 793, którego przebieg Wyjściowy o szesnastokrotnie mniejszej częstotliwości niż częstotliwość impulsów zegarowych jest różniczkowany w obwodzie R5, 2 i kształtowany w bramce 8 do postaci impulsów szpilkowych..3. Wskaźnik stanów logicznych SN9111 Wskaźnik stanów logicznych SN9111 służy do wizualnej sygnalizacji stanów logicznych w czterech punktach badanego układu cyfrowego, za pomocą diod elektroluminescencyjnych lub na siedmiosegmentowym wskaźniku w kodzie dziesiętnym. Na płycie czołowej (Rys.9) znajdują się cztery wejścia informacyjne z diodami, sygnalizującymi świeceniem stan wysoki, oraz wskaźnik cyfrowy siedmiosegmentowy. ane techniczne Parametry sygnałów wejściowych Kod wskaźnika cyfrowego Maksymalny pobór prądu z zasilacza+5 V standard TTL jak SN m Opis schematu ideowego i zasady działania układu Wskaźnik SN9111 składa się z czterobramkowego układu sterowania diodami elektroluminescencyjnymi, scalonego wskaźnika siedmiosegmentowego oraz dekodera do tego wskaźnika. Układy te są połączone w sposób typowy, pokazany na rys OLIZENI WSTĘPNE I PROJEKTOWE 1. Określić i narysować tablice stanów badanych liczników. 2. Opracować schematy pomiarowe do punktu OSERWJE I POMIRY Rys.9. Płyta czołowa wskaźnika stanów logicznych SN Obserwacja przebiegów na wyjściach licznika binarnego asynchronicznego (N121) Obejrzeć na oscyloskopie i przerysować przebiegi na wyjściach 1, 1, 1, Programowanie pojemności licznika dziesiętnego (wkładka N121) 1. Korzystając z tablicy stanów licznika 790 zaprogramować za pomocą przełączników licznik liczący do 10 a następnie licznik liczący do dowolnej podanej przez prowadzącego liczby. 2. Narysować schematy liczników zliczających do liczby podanej przez prowadzącego - raz wykorzystując bramki układu U, i ponownie - wejścia ustawiające i zerujące licznika Obserwacja przebiegów czasowych na wejściach licznika synchronicznego (wkładka N121). 1. Zaobserwować w układzie licznika synchronicznego chwile zapalenia się diod LE i powiązać je z istotą działania licznika synchronicznego 2. Określić czy badany licznik posiada przeniesienie równoległe czy szeregowe, podać uzasadnienie oraz wyjaśnić jaką rolę w badanym liczniku spełnia bramka NN; 6.. Obserwacja działania liczników rewersyjnych programowanych (wkładka 121). 1. Wyzerować liczniki. Podać na wejścia,,, dowolną cyfrę w kodzie. okonać wpisu tej cyfry do licznika U 2 za pomocą przycisku "load 192". Zmienić informację na wejściach,,, i. okonać jej wpisu do licznika U 1 przyciskiem "load 193". Podając ręcznie impulsy z generatora SN3311 na wejście "" obserwować stany na wyjściach liczników. Powtórzyć czynności po zmianie przełącznika suwakowego na płytce. 5

6 P.Rz. K.P.E. Laboratorium Elektroniki 2F 2003/11/06 2. Wykorzystując licznik U 2 przeprowadzić dodawanie dwóch cyfr dziesiętnych np. 6 i 3. Pierwszy składnik wprowadzić poprzez wejścia,,,, drugi ręcznie za pomocą generatora SN3311. Wynik obserwować na wyświetlaczu wkładki SN9111. Przeprowadzić odejmowanie tych samych cyfr, a następnie dodawanie i odejmowanie dwóch dowolnie wybranych liczb. Kolejne stany liczników sygnalizowane będą świeceniem diod LE. 3. Podać jaką rolę pełnią wyjścia P+ (carry) i P- (borrow) liczników;. laczego zmiana położenia przełącznika na płytce w trakcie zliczania zaburza ten proces? 5. Wykazać na przykładzie, że w badanym liczniku wpisu informacji do poszczególnych układów scalonych nie zawsze można dokonywać w dowolnej kolejności; podać uzasadnienie. 7. SPRWOZNIE Sporządzić sprawozdanie zawierające schematy pomiarowe, wyniki pomiarów, analizę uzyskanych rezultatów, wnioski i spostrzeżenia. 8. LITERTUR [1] Filipkowski. Układy elektroniczne analogowe i cyfrowe. [2] aranowski J. Półprzewodnikowe układy impulsowe i cyfrowe. [3] Pieńkoś J., Turczyński J. Układy scalone TTL w systemach cyfrowych. [] Łakomy M., Zabrodzki J. cyfrowe układy scalone. 6