Zygmunt Kubiak Instytut Informatyki Politechnika Poznańska

Zygmunt Kubiak 2

Centralny falownik (ang. central inverter system) Zygmunt Kubiak 3

Micro-Inverter Mikro-przetwornice działają podobnie do systemów centralnego falownika, ale są zainstalowane na każdym panelu i obsługują zwykle do 300 W mocy. Zygmunt Kubiak 4

Micro-Converter Mikro-konwerter dostarcza napięcia (DC) o ustalonej wartości. Rozwiązanie ograniczone do pojedynczego panelu pozwala na optymalizowanie jego wydajności Zygmunt Kubiak 5

Rozwiązania z ładowanymi bateriami akumulatorów systemy niezależne od sieci Gromadzenie energii na czas gdy energia słoneczna nie jest dostępna Zygmunt Kubiak 6

Rozwiązania z ładowanymi bateriami akumulatorów systemy niezależne od sieci Gromadzenie energii na czas gdy energia słoneczna nie jest dostępna Zygmunt Kubiak 7

Inteligentne pomiary (ang. Smart metering) w pomiarach zużycia gazu, wody, ciepła Zygmunt Kubiak 8

Inteligentne pomiary (ang. Smart metering) w pomiarach zużycia gazu, wody, ciepła Zygmunt Kubiak 9

Inteligentne pomiary (ang. Smart metering) w pomiarach zużycia energii Zygmunt Kubiak 10

Komunikacja PLC (ang. Power Line Communications) Zygmunt Kubiak 11

Zygmunt Kubiak 12

Systemy w pojazdach Zygmunt Kubiak 13

Przykład jednego z modułów Zygmunt Kubiak 14

Sterowanie silnikiem BLDC Zygmunt Kubiak 15

Sterowanie serwomechanizmem Zygmunt Kubiak 16

Sterowanie silnikiem krokowym Zygmunt Kubiak 17

Fragment sieci dla pojazdów Zygmunt Kubiak 18

System dźwiękowy dla pojazdów Zygmunt Kubiak 19

Moduł sterujący drzwiami Zygmunt Kubiak 20

Tesla Model S chassis with drive motor Zygmunt Kubiak 21

Tesla Model S, since 2012. 0 to 100 km/h in 3 seconds, recharging in 30 minutes to 80 percent, range 500 km Zygmunt Kubiak 22

Rower elektryczny Zygmunt Kubiak 23

Waga Zygmunt Kubiak 26

Ciśnieniomierz Zygmunt Kubiak 30

Pulsomierz oksymetr Zygmunt Kubiak 31

Bezpiecznik przekaźnik zabezpieczający Zygmunt Kubiak 32

Czujniki obecności, ruchu Zygmunt Kubiak 33

Zamek elektroniczny Zygmunt Kubiak 34

Detektor dymu Zygmunt Kubiak 35

Interfejsy komunikacyjne Zygmunt Kubiak 38

Komunikacja w systemach przemysłowych Zygmunt Kubiak 39

Mikrokontroler? Zygmunt Kubiak 40

Zygmunt Kubiak 41

Mikrokontroler jest strukturą integrującą układ mikroprocesora, pamięć i pewną liczbę układów peryferyjnych Centralna jednostka przetwarzania - mikroprocesor (CPU ang. Central Processing Unit) jest połączona z innymi układami mikrokontrolera za pomocą szyny adresowej i szyny danych. W zależności od tego w jaki sposób CPU uzyskuje dostęp do pamięci programu, istnieją dwie podstawowe architektury mikrokontrolera - Von Neumann a oraz Harvard zka. Zygmunt Kubiak 42

Von Neumann przy pierwszym komputerze instytutowym http://ithare.com/modified-harvard-architecture-clarifying-confusion/ Zygmunt Kubiak 43

Von Neumann przy pierwszym komputerze instytutowym Photograph by Alan Richards Zygmunt Kubiak 44

Architektura von Neumanna (ang. Von Neumann Architecture) CPU może czytać z pamięci instrukcje lub dane sekwencyjnie - wspólna magistrala Pamięć instrukcji i danych Szyna adresowa Szyna danych CPU Zygmunt Kubiak 45

Architektura von Neumanna (ang. Von Neumann Architecture) Program zbiór rozkazów (instrukcji), które należy wykonać w celu realizacji określonych zadań, np. przetwarzanie tekstu. Program wraz z danymi przechowywany jest w pamięci Zygmunt Kubiak 46

Architektura von Neumanna (ang. Von Neumann Architecture) Program wykonywany jest przez jednostkę centralną CPU (ang. Central Processing Unit) w sposób sekwencyjny, tzn. rozkaz po rozkazie. Zadania te polegające najczęściej na pobraniu danych, ich przetworzeniu i zapisaniu wyniku w pamięci, wykonuje jednostka sterująca CPU. Operacje arytmetyczne i logiczne wykonywane są przez jednostkę arytmetyczno logiczną ALU (ang. Arithmetic and Logic Unit). Zygmunt Kubiak 47

Architektura von Neumanna (ang. Von Neumann Architecture) Rozkaz określa operacje do wykonania i ew. położenie źródłowych i docelowych danych. Zapis i odczyt danych użytkownika z pamięci i do pamięci wymaga urządzeń wejściowych i wyjściowych. Przepływ rozkazów i danych wymaga magistrali - zbiór szyn (sterująca, danych, adresowa). Zygmunt Kubiak 48

Architektura Harwardzka (ang. Harvard Architecture) Pamięć instrukcji Szyna adresowa Szyna danych CPU Szyna adresowa Szyna danych Pamięć danych Termin pochodzi od komputera Harvard Mark I opartym na przekaźnikach, którego instrukcje zapisane były na taśmie perforowanej (szerokości 24 bitów) natomiast dane na licznikach elektromechanicznych. Zygmunt Kubiak 49

Architektura Harwardzka (ang. Harvard Architecture) Zygmunt Kubiak 50

Architektura Harwardzka (ang. Harvard Architecture) Harvard Mark I, inaczej IBM Automatic Sequence Controlled Calculator(ASCC) największy w historii kalkulator elektromechaniczny Zbudowany w czasie wojny przez zespół (Claire D. Lake, Francis E. Hamilton, Benjamin M. Durfeepod) pod kierunkiem Howarda Aikena, według jego pomysłu z 1937 r. Harvard Mark I miał blisko 16 m długości i 2,5 m wysokości, ważył ponad 5 ton, zawierał z górą 800 km przewodów z trzema milionami połączeń Maszyna była wykorzystywana do roku 1959 Howard Hathaway Aiken Zygmunt Kubiak 51

Zmodyfikowana architektura harwardzka nazywana też architekturą mieszaną Łączy cechy architektury harwardzkiej i architektury von Neumanna Oddzielne pamięci instrukcji i danych, ale wykorzystują one wspólną magistralę (wspólne szyny adresowa i danych) Przykład zmodyfikowanej architektury harwardzkiej mikrokontrolery oparte na rdzeniu 8051 Zygmunt Kubiak 52

Podział architektur kryterium lista instrukcji Architektura CISC (ang. Complex Instruction Set Computer) Architektura o rozbudowanej liście złożonych instrukcji, które do wykonania wymagają od kilku do kilkunastu cykli zegara Lista instrukcji sięga kilkuset Duża liczba trybów adresowania Złożoność dużej części instrukcji zwiększa czas dekodowania rozkazów Współczesne mikrokontrolery, zawierające rdzenie z punktu widzenia programisty postrzegane jako CISC są wytwarzane jako RISC; instrukcje CISC są rozdzielane na mikrorozkazy RISC, które są realizowane przez szybki blok wykonawczy Zygmunt Kubiak 53

Podział architektur kryterium lista instrukcji Architektura CISC (ang. Complex Instruction Set Computer) 8051 Zygmunt Kubiak 54

Podział architektur kryterium lista instrukcji Architektura RISC (ang. Reduced Instruction Set Computer) Architektura o zredukowanej liście instrukcji, zaproponowana w latach 70 w badaniach na uniwersytecie Berkeley oraz IBMThomas J. Watson Research Center Ograniczenie liczby instrukcji Redukcja trybów adresowania uproszczenie instrukcji i ich wykonywania Zwiększenie listy rejestrów, co m.in. zmniejsza liczbę odwołań do pamięci Zygmunt Kubiak 55

Podział architektur kryterium lista instrukcji Architektura RISC (ang. Reduced Instruction Set Computer) Zamiast rejestru instrukcji stosuje się pamięć FIFO Dzięki przetwarzaniu potokowemu (ang. pipelining) wszystkie rozkazy wykonują się w jednym cyklu zegarowym Rozkazy wykonywane są w kilku etapach (kilka stopni potoku kolejne rozkazy są w innym stadium wykonywania) co statystycznie daje realizacji rozkazu w jednym cyklu zegarowym W przetwarzaniu instrukcji w systemie potokowym problemem są instrukcje skoków Kody i format instrukcji są zunifikowane w pamięci zajmują taką samą liczbę bajtów Zygmunt Kubiak 56

Podział architektur kryterium lista instrukcji Architektura RISC (ang. Reduced Instruction Set Computer) AVR Zygmunt Kubiak 57

Zygmunt Kubiak 58