Zerowanie mikroprocesora

Zerowanie mikroprocesora Zerowanie (RESET) procesora jest potrzebne dla ustalenia początkowych warunków pracy po włączeniu zasilania: adres początku programu stan systemu przerwań zawartość niektórych zasobów 1

Zerowanie mikroprocesora Zerowanie odbywa się wskutek podania odpowiedniego sygnału na wejście zerujące mikroprocesora/mikrokontrolera (RST w 8051). Ważne jest, aby sygnał zerujący pojawił się po każdym włączeniu zasilania. 2

Zerowanie 8051 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 RST ALE PSEN próbkowanie RST (S5P2) wewn. sygnał zerujący P0 I A I A I A I A 19 taktów oscylatora 3

Rejestry specjalne PC = 00000000 DPH = 00000000 ACC = 00000000 DPL = 00000000 B = 00000000 SP = 00000111 PSW = XXX00000 TCON = 00000000 IE = 0XX00000 TMOD = 00000000 IP = XXX00000 TL0 = 00000000 P0 = 11111111 TL1 = 00000000 P1 = 11111111 TH0 = 00000000 P2 = 11111111 TH1 = 00000000 P3 = 11111111 SCON = 00000000 PCON = 0XXX0000 SBUF = XXXXXXXX 4

Zerowanie 8051 Zerowanie nie ma wpływu na zawartość wewnętrznej pamięci RAM. Po włączeniu zasilania zawartość ta jest nieokreślona 5

8051 - port P0 odczyt zatrzasku STEROWANIE ADRES/DANE V CC magistrala wewn. zapis zatrzasku D CL P0.x latch Q Q MUX Końcówka P0.x odczyt koncówki 6

port P0 wydajność prądowa Stan niski I OL = 3.2 ma Stan wysoki I OH = 400 μa V OH 2,4V Powyższe wartości napięć i prądów wynikają ze standardu TTL Jeżeli potrzebny jest większy prąd w stanie wysokim, albo wyższe napięcie, to należy dołączyć rezystor podciągający (pull-up) 8051 P0.x V CC obciążenie GND 7

port P0 wydajność prądowa Żeby zaświeciła się dioda elektroluminescencyjna (LED), potrzebny jest prąd ok. 3-4 ma Port P0 ma wystarczającą wydajność prądową w stanie niskim: V CC 8051 P0.x 8

8051 - port P1 odczyt zatrzasku V CC magistrala wewn. zapis zatrzasku D CL P1.x latch Q Q Koncówka P1.x odczyt koncówki 9

8051 - port P2 odczyt zatrzasku STEROWANIE ADRES V CC magistrala wewn. zapis zatrzasku D CL P2.x latch Q Q MUX Koncówka P2.x odczyt koncówki 10

8051 - port P3 odczyt zatrzasku V CC WYJŚCIE FUNKCJI ALT. magistrala wewn. zapis zatrzasku D CL P3.x latch Q Q Koncówka P3.x odczyt koncówki WEJŚCIE FUNKCJI ALT. 11

P1-P3 wydajność prądowa Stan niski I OL = 1.6 ma Stan wysoki I OH = 80 μa V OH 2,4V Jeżeli potrzebny jest większy prąd w stanie wysokim, albo wyższe napięcie, to należy dołączyć rezystor podciągający (pull-up) V CC 8051 P1.x obciążenie 12

port P1 wydajność prądowa 8051 V CC P1.x GND 13

port P1 wydajność prądowa V CC 8051 P1.x GND 14

8051 - port P3 Funkcje alternatywne portu P3 P3.0 RxD (port szeregowy wejście) P3.1 TxD (port szeregowy wyjście) P3.2 INT0 (przerwanie zewnętrzne 0) P3.3 INT1 (przerwanie zewnętrzne 1) P3.4 T0 (wejście licznika T0) P3.5 T1 (wejście licznika T1) P3.6 WR (zapis do zewnętrznej pamięci danych) P3.7 RD (odczyt z zewnętrznej pamięci danych) 15

Rozkazy read-modify-write Odczytują stan zatrzasku, a nie końcówki anl Px, A ; orl, xrl także anl Px, #0FH ; orl, xrl także inc Px ; numer portu x = 0, 1, 2, 3 dec Px djnz Px, etykieta jbc Px.y, etykieta ; numer bitu y = 0...7 mov Px.y, C cpl Px.y clr Px.y setb Px.y 16

Urządzenia WE/WY 1. Memory mapped I/O - umieszczenie urządzeń WE/WY i pamięci w tej samej przestrzeni adresowej (np. Motorola 68000) Zaleta: bogaty zestaw rozkazów do komunikacji z urządzeniami WE/WY Wada: Urządzenia zajmują fragment przestrzeni adresowej pamięci 2. Umieszczenie urządzeń WE/WY w oddzielnej przestrzeni adresowej (np. Z80) Zaleta: urządzenia WE/WY nie zajmują przestrzeni adresowej pamięci Wada: ubogi zestaw rozkazów do komunikacji z urządzeniami WE/WY 17

Urządzenia WE/WY W przeciwieństwie do pamięci urządzenia WE/WY nie są układami standardowymi. Dlatego między mikroprocesorem a urządzeniem WE/WY na ogół znajduje się jakiś układ sprzęgający (interfejs) 18

Urządzenia WE/WY Magistrala sterująca Magistrala adresowa Magistrala danych INTERFEJS URZĄDZENIE WE/WY 19

Komunikacja bezpośrednia Można ją zastosować do urządzeń, które zawsze są gotowe do przyjęcia informacji (np. dioda świecąca LED) Lub do urządzeń, które zawsze są gotowe do przekazania informacji mikroprocesorowi (np. przycisk). 20

Podłączenie diod LED Do mikroprocesora HC574 D1 D2 D3 D4 D5 D6 D7 D8 CLK Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 OE I OH, I OL 6 ma V CC przepisanie CLK 21

Podłączenie diod LED Do mikroprocesora HC574 D1 D2 D3 D4 D5 D6 D7 D8 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 I OH, I OL 6 ma CLK OE przepisanie CLK 22

Podłączenie przycisku Do mikroprocesora A1 A2 A3 A4 A5 A6 A7 A8 G HC245 B1 B2 B3 B4 B5 B6 B7 B8 DIR V CC Drganie styków musi opanować oprogramowanie (20 ms) 23

Podłączenie przycisku Do mikroprocesora A1 A2 A3 A4 A5 A6 A7 A8 G HC245 B1 B2 B3 B4 B5 B6 B7 B8 DIR V CC Potrzebne jest wejście typu Schmitta 24

Przerzutnik Schmitta V out V out V in V 2 V 1 V1 V 2 V in 25

Podłączenie przełącznika V CC GND 26

Komunikacja z potwierdzeniem DAV Nadajnik DANE DAC Odbiornik DAV - Data AVailable DAC - Data ACknowledge Protokół komunikacji 1. Nadajnik wystawia dane 2. Nadajnik wystawia sygnał DAV 3. Po zakończeniu odbioru odbiornik wystawia sygnał DAC 4. W odpowiedzi nadajnik likwiduje sygnał DAV 5. W odpowiedzi odbiornik likwiduje sygnał DAC 27

Przerwania Służą do komunikacji z urządzeniami wolnymi. System przerwań umożliwia mikroprocesorowi natychmiastową reakcję na zdarzenia zachodzące w przypadkowych momentach. Po otrzymaniu sygnału od urządzenia mikroprocesor przerywa wykonywanie bieżącego programu i przechodzi do procedury obsługi urządzenia, które zgłosiło przerwanie. Po wykonaniu procedury obsługi przerwania mikroprocesor powraca do bieżącego programu. 28

Przerwania Zaletą systemu przerwań jest to, że program nie musi bezustannie sprawdzać czy urządzenie wymaga obsługi. Funkcja sprawdzania czy urządzenie wymaga obsługi została zrealizowana sprzętowo. Przykłady Z80 sprawdza stan wejść przerywających na końcu każdego cyklu rozkazowego 8051 sprawdza stan znaczników przerwań w każdym cyklu maszynowym 29

8051 - system przerwań Pięć źródeł przerwań przerwanie zewnętrzne 0 przerwanie od licznika T0 (po przepełnieniu) przerwanie zewnętrzne 1 przerwanie od licznika T1 (po przepełnieniu) przerwanie od portu szeregowego (wysłanie lub odebranie znaku) 30

8051 wektory przerwań Adres procedury obsługi przerwania pochodzącego od danego źródła został ustalony przez producenta: IE0 0003H zewnętrzne 0 TF0 000BH licznik T0 IE1 0013H zewnętrzne 1 TF1 001BH licznik T1 RI+TI 0023H port szeregowy 31

8051 znaczniki przerwań Rejestr specjalny TCON (MSB) (LSB) TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 TF1 - znacznik przerwania od licznika T1 (przepełnienie) TF0 - znacznik przerwania od licznika T0 (przepełnienie) IE1 - znacznik przerwania zewnętrznego 1 IE0 - znacznik przerwania zewnętrznego 0 IT1 - wyzwalanie przerwania zewn. 1 zboczem/poziomem IT0 - wyzwalanie przerwania zewn. 0 zboczem/poziomem 32

8051 znaczniki przerwań Rejestr specjalny SCON (MSB) (LSB) SM0 SM1 SM2 REN TB8 RB8 TI RI TI - znacznik przerwania od portu szeregowego (wysłanie znaku) RI - znacznik przerwania od portu szeregowego (odbiór znaku) Jeżeli TI=1 lub RI=1, to znaczy, że port szeregowy zgłasza przerwanie 33

Aktywacja systemu przerwań Rejestr specjalny IE (MSB) (LSB) EA - - ES ET1 EX1 ET0 EX0 EA - globalna aktywacja/dezaktywacja systemu przerwań ES - aktywacja/dezakt. przerwania od portu szeregowego ET1 - aktywacja/dezaktywacja przerwania od licznika T1 EX1 - aktywacja/dezaktywacja przerwania zewnętrznego 1 ET0 - aktywacja/dezaktywacja przerwania od licznika T0 EX0 - aktywacja/dezaktywacja przerwania zewnętrznego 0 34

8051 priorytet przerwań Poziom I: Kolejność ustalona przez producenta przerwanie zewnętrzne 0 licznik T0 przerwanie zewnętrzne 1 licznik T1 port szeregowy 35

8051 priorytet przerwań Poziom II: Kolejność ustalona przez programistę Rejestr specjalny IP (MSB) (LSB) - - - PS PT1 PX1 PT0 PX0 PS - priorytet przerwania od portu szeregowego PT1 - priorytet przerwania od licznika T1 PX1 - priorytet przerwania zewnętrznego 1 PT0 - priorytet przerwania od licznika T0 PX0 - priorytet przerwania zewnętrznego 0 36

8051 obsługa przerwań 1. Znaczniki przerwań próbkowane w fazie S5P2 każdego cyklu maszynowego. 2. Pobrane próbki są przeglądane (polling) w następnym cyklu maszynowym 3. Jeżeli stwierdzono przerwanie, system przerwań sprzętowo generuje wywołanie odpowiedniej procedury obsługi przerwania, pod warunkiem że nie wystąpiło jedno z następujących zdarzeń 37

8051 obsługa przerwań 1. Właśnie obsługiwane jest przerwanie o wyższym lub takim samym priorytecie. 2. Cykl przeglądania nie jest ostatnim cyklem maszynowym wykonywania bieżącej instrukcji 3. Bieżąca instrukcja to RETI lub dowolny zapis do rejestru IE lub IP 38

Bezpośredni dostęp do pamięci DMA - Direct Memory Access MIKROPROCESOR PAMIĘĆ HOLD DRQ DMA HLDA DACK INTERFEJS URZ. ZEWN. 39 Źródło: P. Misiurewicz, Podstawy techniki mikroprocesorowej

Bezpośredni dostęp do pamięci Sterownik DMA jest specjalizowanym mikroprocesorem o stałym mikroprogramie. Służy do bezpośredniej wymiany danych między pamięcią, a urządzeniem WE/WY z pominięciem procesora. 40

Bezpośredni dostęp do pamięci 1. Urządzenie żądające bezpośredniego dostępu do pamięci generuje sygnał DRQ (DMA ReQuest) 2. DMA generuje sygnał HOLD dla procesora 3. W dogodnym momencie mikroprocesor wysyła sygnał HLDA (HOLD Acknowledge) i zwalnia magistrale systemu 4. DMA wysyła sygnał DACK (DMA ACKnowledge) do urządzenia zewnętrznego 5. Urządzenie zewnętrzne rozpoczyna przesył 41

Sterownik DMA Licznik adresów Licznik słów Rejestr sterujący Rejestr stanu A n A 2 A 1 A 0 Układ sterowania DRQ DACK Źródło: P. Misiurewicz, Podstawy techniki mikroprocesorowej HLDA HOLD RWCS 42

Bezpośredni dostęp do pamięci 1. Mikroprocesor zapisuje: adres początkowy do licznika adresów, liczbę przesyłanych słów do licznika słów, rodzaj pracy i kierunek przesyłu do rejestru sterującego (uaktywnienie sterownika DMA) 2. Urządzenie zewnętrzne wysyła sygnał DRQ do sterownika DMA 43

3. Sterownik DMA wysyła sygnał HOLD do mikroprocesora 4. Mikroprocesor zwalnia magistrale i wysyła sygnał HLDA do sterownika 5. Sterownik wysyła zawartość licznika adresów na magistralę adresową a także generuje sygnał DACK dla urządzenia zewnętrznego oraz sygnał zapisu lub odczytu z pamięci (inicjacja przesyłu danych) 44

6. Po zakończeniu przesyłu jednego słowa sterownik inkrementuje zawartość licznika adresów oraz dekrementuje zawartość licznika słów. 7. Jeżeli LS 0, sterownik bada stan linii DRQ. Jeżeli jest nieaktywna, DMA kasuje sygnał HOLD. 8. Jeżeli LS=0, sterownik informuje o tym mikroprocesor modyfikując zawartość rejestru stanu lub zgłaszając przerwanie. 45