Podstawy techniki cyfrowej i mikroprocesorowej II. Urządzenia wejścia-wyjścia

Transkrypt

1 Podstawy techniki cyfrowej i mikroprocesorowej II Urządzenia wejścia-wyjścia Tomasz Piasecki magistrala procesor pamięć wejście wyjście W systemie mikroprocesorowym CPU może współpracować za pośrednictwem magistrali z urządzeniami wejścia wyjścia. Urządzenia wejścia wyjścia służą do tłumaczenia sygnałów czy przekazywania zdarzeń z/do otoczenia Otoczeniem może być operator (człowiek), inny system mikroprocesorowy, środowisko,...

2 Współpraca CPU z wieloma urządzeniami R/W CPU A9...A8 Dekoder 1 z 4 SRAM 1 SRAM 2 D7...D0 A7...A0 SRAM 3 SRAM 4 Uproszczony przykład współpracy z 4 pamięciami SRAM 256x8 Współpraca CPU z wieloma urządzeniami Przykład pokazuje uproszczony schemat współpracy CPU z 4 pamięciami SRAM o organizacji 256x8 Łączna przestrzeń adresowa to 1024 bajty (400h) W każdym z układów SRAM przechowywane jest 256 bajtów. SRAM1 pamięta adresy 000h-0FFh, SRAM2 100h-1FFh, SRAM3 200h-2FFh, SRAM4 300h-3FFh Za wybór właściwego układu SRAM odpowiada dekoder NKB->1 z 4, którego wyjścia połączone są z wejściami (Chip Enable) układów pamięci

3 Komunikacja z urządzeniami wejścia - wyjścia Komunikacja CPU z urządzeniami wejścia wyjścia (I/O) może odbywać się za pośrednictwem tej samej magistrali lokalnej co wymiana informacji z pamięcią operacyjną lub za pośrednictwem specjalnego trybu adresowania urządzeń I/O Mikroprocesory obsługujące ten tryb adresowania mają wyprowadzenie sygnalizujące czy wymiana informacji odbywa się z pamięcią czy z urządzeniem I/O Współpraca CPU z wieloma urządzeniami R/W CPU A9...A8 Dekoder 1 z 4 SRAM 1 SRAM 2 D7...D0 A7...A0 IO 1 IO 2

4 Współpraca CPU z wieloma urządzeniami Urządzenia I/O zostały podłączone zamiast pamięci i komunikacja z nimi odbywa się przez wymianę danych w przestrzeni adresowej mikroprocesora. Odwołania do pamięci do adresów z zakresu 200h-2FFh spowoduje wymianę danych z urządzeniem IO1. Zakres 300h-3FFh spowoduje wymianę danych z urządzeniem IO2 Taki zabieg jest przykładem mapowania do przestrzeni adresowej pamięci. (mapping) Przedstawiony prosty przykład marnuje część przestrzeni adresowej pamięci. Można temu zapobiec stosując bardziej skomplikowane dekodery adresu uaktywniające CS układów IO przy konkretnym adresie podanym na szynę adresową Polecenia I/O mikroprocesora 8086 OUT rozkaz powoduje przesłanie danej z AX lub AL do urządzenia wejścia wyjścia. Wykonanie polecenia powoduje wystawienie na szynę adresową numeru portu, na szynę danych danej i ustawienie linii M/IO i WR w stan niski. numer portu wyjściowego może być podany w postaci 8- bitowej stałej lub zapisany w rejestrze DX OUT 4, AL OUT DX, AL

5 Polecenia I/O mikroprocesora 8086 IN rozkaz powoduje przesłanie danej z urządzenia wejścia wyjścia do AX lub AL. Wykonanie polecenia powoduje wystawienie na szynę adresową numeru portu i ustawienie linii M/IO w stan niski, linii WR w stan wysoki a następnie odczyt danej z magistrali danych. Dana powinna zostać wystawiona przez urządzenie wejścia wyjścia o podanym adresie. numer portu wyjściowego może być podany w postaci 8- bitowej stałej lub zapisany w rejestrze DX IN AL, 4 IN AX, DX Współpraca CPU z wieloma urządzeniami R/W CPU A9...A8 Dekoder 1 z 4... M/IO SRAM 1... SRAM 4 D7...D0 A7...A0 IO 1... IO 4 A0...A1 Dekoder 1 z 4

6 Współpraca CPU z wieloma urządzeniami Urządzenia I/O są obsługiwane przez polecenia przesłania danych do urządzeń I/O i adresowane przez użycie przestrzeni adresowej I/O W zależności od stanu linii M/IO aktywny jest jeden z układów pamięci albo jeden z układów I/O Przerwania Przerwanie sprzętowe to asynchroniczny sygnał (zgłoszenie przerwania Interrupt Request, IRQ) wysyłany przez urządzenie I/O oznaczające potrzebę obsłużenia zdarzenia, jakie zaszło w tym urządzeniu. Przerwanie programowe jest generowane przez wykonanie rozkazu wywołania przerwania w takcie wykonywania programu oznaczające przeniesienie sterowania. Użycie przerwań zwiększa efektywność współpracy CPU z I/O nieefektywna obsługa I/O z wykorzystaniem pollingu

7 Przerwania Mikroprocesory zawierają jedno bądź wiele wyprowadzeń, które służą do zgłaszania przerwań (IRQ) Często mikroprocesor posiada wyprowadzenie, którego stan zmienia się gdy mikroprocesor rozpocznie obsługę przerwania. Zgłoszenie przerwania następuje poprzez zmianę stanu logicznego na linii zgłoszenia przerwań. W zależności od mikroprocesora może to być: zmiana stanu logicznego z niskiego na wysoki lub odwrotnie (przerwanie wywołane krawędzią edge triggered interrupt) utrzymanie poziomu logicznego co najmniej przez wymagany czas, zwykle liczony w liczbie cykli zegara (przerwanie wywołane poziomem, level triggered interrupt) wysłanie polecenia po magistrali (command triggered interrupt) Przerwania w posiada dwa wyprowadzenia służące do zgłaszania przerwań: NMI przerwanie niemaskowalne, na które mikroprocesor zareaguje zawsze, pod warunkiem prawidłowego zgłoszenia zgłaszane poziomem musi zostać przetrzymane w stanie aktywnym przez co najmniej 2 cykle zegara INTR przerwanie maskowalne, którego obsłużenie zależy od ustawienia flagi I w słowie stanu mikroprocesora zgłaszane poziomem poziom sprawdzany na końcu ostatniego cyklu zegara w trakcie wykonania polecenia Uwaga moment wykonania przerwania jest nieznany, niektóre polecenia procesor wykonuje przez wiele cykli zegara.

8 Przerwania Oprócz przerwań maskowalnych i niemaskowalnych, używanych przy współpracy z urządzeniami I/O lub urządzeniami kontrolującymi pracę systemu mikroprocesorowego przerwania mogą służyć do zgłaszania zdarzeń przy komunikacji pomiędzy CPU w systemach wieloprocesorowych Przerwania w 8086 Procedura obsługi przerwania to podprogram umieszczony w pamięci operacyjnej mikroprocesora. Na końcu podprogramu znajduje się polecenie powrotu z obsługi przerwania IRET Tablica wektorów przerwań to obszar pamięci operacyjnej o adresach 00000h-0003FFh. Zawiera ona bajtowych elementów. Każdy z elementów to adres procedury obsługi przerwania (segment i przesunięcie)

9 Przerwania w 8086 W chwili przyjęcia przerwania: zgłaszane jest przyjęcie przerwania przez linię INTA w czasie trwania niskiego (aktywnego) poziomu na INTA urządzenie I/O musi wysterować 8 młodszych bitów magistrali danych po czym INTA wraca w stan wysoki. Słowo stanu mikroprocesora i CS:IP są odkładane na stos sterowanie zostaje przeniesione do procedury obsługi przerwania; jej adres pobierany jest z tablicy wektorów przerwań; numer wektora odpowiada liczbie odczytanej z młodszych 8 bitów z szyny danych; umożliwia to wykonanie różnych procedur obsługi przerwań w przypadku zgłaszania ich przez różne urządzenia W trakcie obsługi przerwania przyjmowanie kolejnych zgłoszeń przerwań maskowalnych jest zawieszone Polecenia 8086 INT rozpoczęcie obsługi przerwania programowego odkładany jest na stos rejestr stanu procesora zerowane są znaczniki I oraz T (praca krokowa) odkładany jest na stos adres bieżącego polecenia (jak przy CALL) sterowanie przekazywane jest pod adres odczytany z tablicy wektorów przerwań INT 8 wywołanie 8. przerwania INT 3 ma specjalne, 1-bajtowe kodowanie

10 Polecenia 8086 CLI, STI IRET zeruje i ustawia znacznik I sterujący przyjmowaniem przerwań maskowalnych powrót z procedury obsługi przerwania odblokowuje przyjmowanie przerwań maskowalnych przez zdjęcie ze stosu słowa stanu mikroprocesora Przerwania W przypadku istnienia dużej liczby źródeł przerwań może powstać problem z ich obsługą w odpowiednim czasie Wprowadza się wtedy priorytety przerwań W przypadku gdy więcej niż jedno przerwanie czeka na przyjęcie przez CPU wykonywane jest najpierw to o wyższym priorytecie

11 8259A Programowalny sterownik przerwań (Programmable Interrupt Controller - PIC) Opracowany do współpracy z magistralą lokalną mikroprocesorów m. in. 8086, zastosowany m. in. w IBM PC Współpracuje z mikroprocesorem za pośrednictwem magistrali lokalnej Urządzenia I/O zgłaszają zdarzenia poprzez jedną z 8 linii przerwań Układ kolejkuje zgłoszenia zgodnie z ich priorytetami i zgłasza je procesorowi zgodnie z priorytetami 8259A

12 8259A Jest to układ programowalny przez porty I/O programowane są priorytety przerwań przy zgłaszaniu przerwania 3 młodsze bity odpowiadają numerowi przerwania, zawartość 5 starszych można programować można maskować poszczególne linie zgłaszania przerwań można wywoływać programowo zadziałanie 8259A tak, jak przy zgłoszeniu przerwania z zewnątrz Układy 8259A można łączyć kaskadowo aż do 8 sztuk tworząc układ przyjmujący do 64 przerwań o różnych priorytetach Przykłady urządzeń I/O D 0 CS prosty przycisk

13 Przykłady urządzeń I/O Klawiatury dołączane przez sterowniki sterownik klawiatury zgłasza przerwanie gdy zostaje naciśnięty klawisz w trakcie obsługi przerwania CPU odczytując dane z odpowiednich portów I/O uzyskuje informacje o tym, który to klawisz Interfejsy magistral łączących system z innymi systemami mikroprocesorowymi (RS232, USB itp) Sterowniki wyświetlaczy obraz na wyświetlaczu zależy od danych wysłanych z CPU do sterownika sterownik wyświetlacza, zwłaszcza graficznego, często jest mapowany do przestrzeni pamięci operacyjnej Przykłady urządzeń I/O TLC0820 przetwornik A/C. Przetwornik służy do kwantyzacji i próbkowania wartości napięcia Po ustawieniu paramertów (porty I/O) przetwornik próbkuje napięcie wejściowe zgłaszając przerwanie po ukończonym przetwarzaniu każdej próbki

14 DMA Niektóre urządzenia IO operują na większych porcjach danych np. przesyłając je pomiędzy pamięcią operacyjną a innymi systemami mikroprocesorowymi lub pamięcią masową Obsługiwanie takich urządzeń poprzez PIO (Programmed Input/Output) może być nieefektywne. W przypadku systemów mikroprocesorowych w których należy zwiększyć efektywność tego rodzaju urządzeń należy stosować technikę bezpośredniego dostępu do pamięci DMA (Direct Memory Access) DMA W przypadku DMA za sterowanie wymianą danych pomiędzy urządzeniem I/O a pamięcią operacyjną odpowiedzialny jest specjalny sterownik DMA. Sterownik DMA: Posiada jeden lub więcej zestawów rejestrów pamiętających: adres i przestrzeń adresową źródła danych i przeznaczenia danych, ilość przesyłanych danych i postęp przesłania danych. Jeden taki zestaw to tzw. kanał DMA Dokonuje przesłania danych z wykorzystaniem magistrali lokalnej współdzieląc ją z CPU Firma INTEL do współpracy m. in. z 8086 wyprodukowała sterownik DMA 8237A.

15 DMA DMA

16 DMA Poprzez transfer DMA uzyskuje się możliwość realizacji programu przez CPU w trakcie przesyłania danych Efektywna szybkość przesyłania danych przy wykorzystaniu 8237A taktowanego 5 MHz wynosi do 2.5 MB/s. Jest to szybciej niż przy wykorzystaniu 8086 taktowanego tą samą szybkością. Układ DMA musi współdzielić czasowo magistralę lokalną z CPU. Wykorzystywany jest sygnał HOLD procesora