Asembler. Æwiczenia praktyczne
|
|
- Henryk Kowalewski
- 10 lat temu
- Przeglądów:
Transkrypt
1 IDZ DO PRZYK ADOWY ROZDZIA SPIS TRE CI KATALOG KSI EK KATALOG ONLINE ZAMÓW DRUKOWANY KATALOG Asembler. Æwiczenia praktyczne Autor: Eugeniusz Wróbel ISBN: Format: B5, stron: 166 TWÓJ KOSZYK DODAJ DO KOSZYKA CENNIK I INFORMACJE ZAMÓW INFORMACJE O NOWO CIACH ZAMÓW CENNIK CZYTELNIA FRAGMENTY KSI EK ONLINE Wydawa³oby siê, e takie jêzyki jak Java czy C++ ca³kowicie usunê³y asembler w cieñ. Nie jest to jednak prawda. Fachowcy od asemblera s¹ i bêd¹ poszukiwani na rynku pracy. Aplikacje multimedialne, gry, programy dzia³aj¹ce w czasie rzeczywistym to tylko niektóre obszary wykorzystania tego jêzyka. Dziêki ksi¹ ce czytelnik mo e do³¹czyæ do elitarnej grupy programistów, którzy potrafi¹ wykorzystaæ wszystkie mo liwo ci sprzêtu i przej¹æ nad nim pe³n¹ kontrolê. Ksi¹ ka zawiera zestaw æwiczeñ z asemblera procesora Pentium, opracowany przez specjalistów z Politechniki l¹skiej w Gliwicach. Umo liwiaj¹ one czytelnikowi zapoznanie siê z m.in.: Narzêdziami u ywanymi do pisania i uruchamiania programów asemblerowych List¹ rozkazów procesora Pentium oraz sposobami adresowania argumentów Dyrektywami jêzyka MASM Sposobami pisania podprogramów i makroinstrukcji Metodami obs³ugi przerwañ i pisania programów rezydentnych Sposobami optymalizacji kodu Wydawnictwo Helion ul. Chopina Gliwice tel. (32) helion@helion.pl
2 Spis treści Rozdział 1. Wprowadzenie... 5 Rozdział 2. Narzędzia Gdzie i w jakiej formie dostępny jest program asemblera...w Inne narzędzia niezbędne, aby uruchomić pierwszy program w asemblerze...10 Rozdział 3. Asembler, czyli język zorientowany maszynowo Znajomość procesora. Skąd czerpać niezbędną wiedzę o procesorze? Podstawowe informacje, potrzebne programiście...w...15 Podstawowe rejestry procesora...w...15 Rejestry koprocesora arytmetycznego...w...17 Rejestry rozszerzenia MMX...w...19 Rejestry rozszerzenia SSE oraz SSE2...w Skąd czerpać wiedzę na temat asemblera?...w...21 Rozdział 4. Przykłady użycia rozkazów procesora Rozkazy procesora głównego...w...26 Rozkazy przesłań...w...w...26 Rozkazy arytmetyczno-logiczne...w...28 Rozkazy sterujące wykonaniem programu...w...32 Rozkazy wejścia-wyjścia...w Sposoby adresowania argumentów...w...34 Tryby adresacji procesora w...34 Adres efektywny...w...w...36 Tryby adresacji procesorów 80x86...w Rozkazy koprocesora arytmetycznego...w Rozkazy rozszerzenia MMX...w...46 Rozdział 5. Podstawowa struktura programu asemblerowego Podział programu na segmenty...w Technika podprogramów...w Dyrektywa definiująca podprogram...w...67 Przekazywanie parametrów do podprogramu...w...68 Zmienne lokalne...w...w...71
3 4 Asembler. Ćwiczenia praktyczne 5.3. Technika makroinstrukcji...w Makroinstrukcje tekstowe...w...74 Makroinstrukcje definiowane...w...74 Bloki iteracyjne...w...w Biblioteki makroinstrukcji...w Wpływ systemu operacyjnego...w...86 Rozdział 6. Uruchamianie prostych programów Programy typu.com oraz.exe...w Wykorzystanie podprogramów systemowych...w Parametry wywołania programu...w Obsługa przerwań priorytetowych...w Programy rezydentne...w...w Programy biblioteczne...w Rozdział 7. Problemy optymalizacji kodu programu Dobór algorytmu...w...w Wybrane zagadnienia optymalizacji...w Właściwy dobór rozkazów procesora...w Unikanie rozgałęzień...w Rozmieszczenie struktur danych w pamięci operacyjnej Rozdział 8. Przykłady prostych programów Przeglądanie zawartości katalogów...w Identyfikacja procesora...w
4 Rozdział 3. Asembler, czyli język zorientowany maszynowo Jak już wspomniano w rozdziale pierwszym, asembler jest językiem zorientowanym maszynowo i dlatego: Program przygotowany dla określonego procesora nie pmoże być wykonany przez inne procesory. W przypadku procesorów serii 80x86 firmy pintel program napisany dla procesorów starszych typów będzie mógł być wykonywpany przez procesory nowsze, zachowana jest bowiem (zwana tak w informatycpznym żargonie) kompatybilność kolejnych procesorów 1. Aby programować w asemblerze, trzeba znać podstawowpą architekturę procesora, w szczególności dostępne programowo rejestry oraz oprganizację pamięci operacyjnej. Aby dobrze programować w asemblerze, należy poznać wewnętrznąp organizację procesora, pamięci podręcznej, mikroarchitekturę ukpładów dekodujących rozkazy oraz układów wykonawczych i wiele innych niełatwych i pczasem trudno dostępnych w literaturze informacji o sposobie wykonywania pospzczególnych rozkazów procesora. 1 Przy pewnych założeniach, np. że nieistotny jest czcas wykonania programu.
5 14 Asembler. Ćwiczenia praktyczne 3.1. Znajomość procesora. Skąd czerpać niezbędną wiedzę o procesorze? Opis procesorów 80x86 znajdzie Czytelnik w wielu pozycjach literatury, a także w dostępnej na stronach internetowych w postaci plików w formacie PDF dokumentacji firmy Intel 2. Z tego też powodu w niniejszym rozdziale ograniczymy się jedynie do przypomnienia najważniejszych informacji niezbędnych do zrozumienia przykładowych ćwiczeń przedstawionych Czytelnikowi w następnych rozdziałach. Rozpoczniemy od zebrania w tabeli 3.1 niektórych parametrów najważniejpszych procesorów serii 80x86. Tabela 3.1. Wybrane parametry procesorów 80x86 Procesor Data wprowadzenia Mikroarchitektura Pierwotna częstotliwość zegara Rozmiar dostępnych rejestrów (w bitach) Przestrzeń adresowa pamięci MHz 16 1 MB Intel ,5 MHz MB Intel 386 DX MHz 32 4 GB Intel 486 DX MHz Pentium 1993 P5 60 MHz Pentium Pro 1995 P6 200 MHz Pentium II 1997 P6 266 MHz Pentium III 1999 P6 700 MHz Pentium Intel NetBurst microarchitecture 1,4 GHz GP: 32 FPU: 80 GP: 32 FPU: 80 GP: 32 FPU: 80 GP: 32 FPU: 80 MMX: 64 GP: 32 FPU: 80 MMX: 64 XMM: 128 GP: 32 FPU: 80 MMX: 64 XMM: 128 Pamięć podręczna 4 GB 8 KB L1 4 GB 16 KB L1 64 GB 64 GB 64 GB 64 GB 16 KB L1 512 KB L2 16 KB L1 512 KB L2 16 KB L1 256 lub 512 KB L2 12 KB µop Execution Trace Cache 8 KB L1 256 KB L2 2 Nie sposób wyobrazić sobie tworzenia programów asemblerowcych bez możliwości ciągłego odwoływania się w czasie pracy do pozycji [10], [11], [12], podanych wc bibliografii. Dokumentacja jest udostępniona przez firmę Intel i uaktualniana w miarę pojawiania się cnowych procesorów.
6 Rozdział 3. Asembler, czyli język zorientowany maszynowo 15 Znajomość rodzaju mikroarchitektury, jak i wielkości oraz organizacji pamięci podręcznej potrzebna nam będzie dopiero w przypadku, gdy zaczniemy myśleć o optymalizowaniu naszego programu po względem czasu jego wykonania. Jest to bez wątpienia wyższa szkoła jazdy, o którą delikatnie otrzemy się, wykonując ćwiczenia w rozdziale 7. Teraz skupimy się na dostępnych programowo rejestrach procesora Pentium, z których korzystać będziemy, programując w asemblerzpe Podstawowe informacje, potrzebne programiście Rejestry procesora Pentium pozwalają na zapamiętywanie przetwarzanych danych, służą do sterowania pracą procesora, w tym generowania adresu efektywnego argumentów w pamięci operacyjnej. Warto wiedzieć, iż zestaw podstawowych 32-bitowych rejestrów w procesorze Pentium nawiązuje do 8-bitowych mikroprocesorów firmy Intel procesorów 8080 oraz 8085, które przed wielu laty zrewolucjonizowały technikę komputerową i pozwoliły wyjść komputerom z niedostępnych, tajemniczych i klimatyzowanych hal komputerowych (koniecznie o podwójnych podłogach) na biurko zwykłego śmiertelnika. Sam Intel przyznaje [10], że w procesorze Pentium dopatrzyć można się jeszcze wcześniejszego protoplasty 4-bitowego pierwszego mikroprocesora 4004 firmy Intel, zaprojektowanego w 1969 roku Dla nas istotne jest, że 32-bitowa architektura współczesnych procesorów Pentium, zwana IA-32, zawiera w sobie zarówno procesory 32-bitowe (Intel 386, 486, Pentium), jak i wcześniejsze 16-bitowe (8086, Intel 286). Podstawowe rejestry procesora Zaliczymy do nich: osiem rejestrów ogólnego przeznaczenia, sześć rejestrów segmentów (zwyczajowo nazywanych segmpentowymi), rejestr znaczników EFLAGS, wskaźnik rozkazów EIP. 32-bitowe rejestry ogólnego przeznaczenia EAX, EBX, ECX, EDX, EBP, ESI, EDI oraz ESP, pokazane na rysunku 3.1, służą do operowania na argumentach operacji arytmetycznych i logicznych, argumentach służących do obliczania adresu efektywnego oraz na wskaźnikach pamięci. Szczególną rolę pełni rejestr ESP, który jest wskaźnikiem szczytu stosu.
7 16 Asembler. Ćwiczenia praktyczne Rysunek 3.1. Podstawowe rejestry procesora Pentium Młodsze 16 bitów tych ośmiu rejestrów to odpowiedniki rejestrów ogólnego przeznaczenia procesorów 8086 oraz Intel 286, dostępne odpowiednio poprzez nazwy: AX, BX, BC, DX, BP, SI, DI oraz SP. Każdy z dwóch bajtów rejestrów AX, BX, CX oraz DX dostępny jest niezależnie poprzez nazwy: AH, BH, CH, DH (starsze bajty High) oraz AL, BL, CL, DL (młodsze bajty Low). Te ostatnie cztery rejestry nawiązują bezpośrednio do wspomnianego już procesora Nazwy rejestrów pochodzą od głównego ich przeznaczenia. I tak: EAX akumulator, główny rejestr do przechowywania argumpentów oraz wyników obliczeń; EBX rejestr bazowy, wskaźnik do danych w segmencie, zdpefiniowanym przez rejestr DS; ECX licznik pętli oraz operacji na łańcuchach; EDX wskaźnik układów wejścia-wyjścia; ESI rejestr indeksowy, wskaźnik do danych w segmencie,p zdefiniowanym przez rejestr DS, wskaźnik argumentu źródłowego dla opepracji na łańcuchach; EDI rejestr indeksowy, wskaźnik do danych w segmencie,p zdefiniowanym przez rejestr ES, wskaźnik argumentu przeznaczenia dlpa operacji na łańcuchach; ESP wskaźnik stosu w segmencie, zdefiniowanym przez repjestr SS; EBP rejestr bazowy, wskaźnik do danych w segmencie stopsu, zdefiniowanym przez rejestr SS. W procesorze Pentium, pracującym w trybie 32-bitowym, możliwe jest bardzo elastyczne używanie wymienionych powyżej rejestrów, czasem w inny sposób, aniżeli wynikałoby to z ich nazwy i zastosowania w przypadku pracy w trybie 16-bitowym. Na przykład rejestry indeksowe mogą pełnić rolę rejestrów bazowych i odwrotnie, rolę rejestrów indeksowych lub bazowych pełnić mogą także pozostałe repjestry 32-bitowe. Kolejną grupę rejestrów stanowią 16-bitowe rejestry segmentowe: CS, DS, SS, ES, FS, GS. Rejestry te odgrywają istotną rolę w organizacji pamięci operacyjnej. W przypadku pracy procesora w trybie adresacji rzeczywistej rejestry segmentowe zawierają 16 starszych bitów 20-bitowego adresu początku segmentów. W trybie adpresacji wirtualnej z ochroną rejestry zawierają selektory segmentów, czyli informacje, które w sposób nieco bardziej złożony niż w trybie adresacji rzeczywistej pozwalają zdefiniować segmenty w pamięci operacyjnej. Ponieważ w książce, którą Czytelnik ma w ręce, nie będziemy zajmować się konstrukcją systemów operacyjnych, a ćwiczenia ograniczymy zasadniczo do przykładów programów pracujących w trybie adresacji rzeczywistej, zagadnienia selektorów nie będziemy tutaj bardziej szczegółowo opisywać.
8 Rozdział 3. Asembler, czyli język zorientowany maszynowo 17 Rysunek 3.2. Rejestry segmentowe Poszczególne rejestry definiują (rysunek 3.2): CS segment programu; SS segment stosu; DS podstawowy segment danych; ES, FS, GS dodatkowe segmenty danych. Kolejny rejestr tej grupy to 32-bitowy rejestr EFLAGS, który zawiera następujące znaczniki 3 : stanu, określające stan procesora po wykonaniu operpacji arytmetycznej bądź logicznej, sterujące, pozwalające wprowadzić procesor w określopny stan, systemowe. Rysunek 3.3, zaczerpnięty z [10], przedstawia rozmieszczenie w rejestrze EFLAGS poszczególnych znaczników. Warto zauważyć, że młodsze 16 bitów tego rejestru to rejestr znaczników FLAGS procesora Intel 286, zaś najmłodszy bajt zawiera znaczniki znane już ze wspomnianego procesora Ostatnim rejestrem tej grupy jest 32-bitowy wskaźnik rozkazów EIP (zawierający w sobie 16-bitowy wskaźnik IP procesorów 8086 i 80286). Rejestr ten wskazuje adres względem początku segmentu programu, skąd pobierany będzie kolejny bajt rozkazu. Rejestr EIP (IP) przeładowywany jest w momencie przekazywania sterowania do innego miejsca w programie, czyli w momencie wykonywanipa skoku. Jego zawartość będzie dla nas interesująca głównie w czasie śledzenia wykonywania programu przy użyciu debugera. Rejestry koprocesora arytmetycznego Architektura procesorów 8086, Intel 206 oraz Intel 386 pozwalała na współpracę z maksymalnie ośmioma koprocesorami, które w znacznym stopniu mogły pracować równolegle z procesorem głównym. Największe zastosowanie miał koprocesor arytmetyczny, oznaczony odpowiednio jako 8087, oraz Począwszy od procesora Intel 486 koprocesor arytmetyczny stał się integralną częścią procesora głównego (zatem nie występuje już jako odrębny układ scalony). Z punktu widzenia programisty fakt ten nie 3 Nazywane przez niektórych programistów żargonowo flagacmi.
9 18 Asembler. Ćwiczenia praktyczne Rysunek 3.3. Rozmieszczenie znaczników stanu i znaczników sterujących w rejestrze EFLAGS Rysunek 3.4. Rejestry danych koprocesora arytmetycznego ma istotnego znaczenia, bowiem architektura tej części procesora Pentium, która realizuje funkcje koprocesora arytmetycznego występującego dawniej jako oddzielny układ scalony, widziana jest przez programistę tak samo jak dawniej praktycznie bez zmian. Koprocesor arytmetyczny pozwala wykonywać operacje na liczbach zmiennoprzecinkowych. Wykorzystywane są tutaj nowe, 80-bitowe rejestry, zorganizowane w 8-elementowy stos (rysunek 3.4). W programie używać będziemy następujących nazw tych rpejestrów: ST lub ST(0) jeden z rejestrów R0-R7, aktualnie wskazywany przez 3-pbitowy wskaźnik szczytu stosu, znajdujący się w rejestrze spterującym koprocesora; ST(1),..., ST(7) kolejne rejestry stosu, liczone od aktualnego repjestru ST(0).
10 Rozdział 3. Asembler, czyli język zorientowany maszynowo 19 Rysunek 3.5. Rejestry koprocesora, traktowane jako stos Zależności między rejestrami R0 R7 a rejestrami ST, które stosujemy w programie, ilustruje rysunek 3.5. Pewna liczba rozkazów operujących na rejestrach koprocesora arytmetycznego powoduje automatyczne zwiększenie wskaźnika stosu o 1 lub 2. Stos zawija się, tzn. na powyższym rysunku rejestr R7 w naszym programie będzie występował jako ST(4), natomiast R0 jako ST(5). Rejestry rozszerzenia MMX Rozszerzenie MMX pozwoliło zwiększyć możliwości procesora Pentium w zakresie przetwarzania obrazu oraz dźwięku. Jest to klasyczny przykład tzw. architektury SIMD (Single Instruction Multiple Data Execution Mode). Programista otrzymuje do dyspozycji dodatkowych 8 rejestrów 64-bitowych, nazywanych MM0,, MM7 oraz nowe typy danych 64-bitowych (por. rysunek 3.6): 8 spakowanych bajtów, 4 spakowane słowa 16-bitowe, 2 spakowane podwójne słowa 32-bitowe, 1 słowo 64-bitowe. Rysunek 3.6. Rejestry rozszerzenia MMX Słowo spakowane należy w tym miejscy rozumieć jako umieszczone obok siebie w jednej, 64-bitowej danej. Możliwe jest równoległe wykonywanie operacji arytmetycznych na całych danych 64- bitowych, traktowanych odpowiednio jako bajty, słowa bądź podwójne słowa. Przykładowo ilustruje to rysunek 3.7.
11 20 Asembler. Ćwiczenia praktyczne Rysunek 3.7. Typowa operacja, wykonywana na rejestrach MMX Rysunek 3.8. Odwzorowanie rejestrów MMX na rejestrach koprocesora arytmetycznego Należy pamiętać, że w rzeczywistości rejestry MMX są mapowane na rejestrach koprocesora arytmetycznego i dlatego nie jest możliwe mieszanie rozkazów, wykorzystujących koprocesor arytmetyczny oraz wykorzystujących technologię MMX. Ilustruje to rysunek 3.8, zaczerpnięty z [12]. Rejestry MMX w przeciwieństwie do rejestrów koprocesora dostępne są wprost poprzez swoje nazwy: MM0, MM1,, MM7. Rejestry rozszerzenia SSE oraz SSE2 Rozszerzenie SSE, jakie pojawiło się z chwilą wprowadzenia procesora Pentium III oraz jego dalsze rozwinięcie w Pentium 4, występujące pod nazwą SSE2, jest w pewnym stopniu połączeniem idei koprocesora arytmetycznego, operującego na liczbach zmiennoprzecinkowych, oraz rozszerzenia MMX, które pozwala równolegle (równocześnie) przetwarzać kilka danych, spakowanych w jedpnej danej. Programista otrzymuje do dyspozycji osiem nowych rejestrów 128-bitowych, dostępnych bezpośrednio poprzez nazwy XMM0, XMM1,, XMM7 (por. rysunek 3.9).
12 Rozdział 3. Asembler, czyli język zorientowany maszynowo 21 Rysunek bitowe rejestry rozszerzenia SSE oraz SSE2 Rozszerzenie SSE wprowadza nowy format spakowanej 128-bitowej danej, zawierającej cztery 32-bitowe liczby zmiennoprzecinkowe pojedynczej precyzji. Rozszerzenie SSE2 rozszerza te możliwości o kolejne formaty. Programista, korzystając z rozkazów operujących na danych typu SSE oraz SSE2, ma w Pentium 4 do dyspozycji następujące formaty danych 128-bitowych: 1. Wartości zmiennoprzecinkowe: 4 wartości zmiennoprzecinkowe pojedynczej precyzji 4, 2 wartości zmiennoprzecinkowe podwójnej precyzji. 2. Wartości całkowite: 16 bajtów, 8 słów, 4 podwójne słowa, 2 poczwórne słowa. Na koniec tego pobieżnego przypomnienia elementów architektury, niezbędnego dla zrozumienia ćwiczeń omówionych w kolejnych rozdziałach, zbierzemy na jednym rysunku (rysunek 3.10) środowisko, w jakim porusza się programista uruchamiający program na procesorze Pentium Skąd czerpać wiedzę na temat asemblera? Jak już kilkakrotnie wspomniano w tej książce, dostępność literatury na temat języka asemblera procesorów Pentium nie jest zbyt duża. Wystarczy wejść do dowolnej księgarni technicznej, aby na półkach znaleźć wiele pozycjpi dotyczących baz danych, języka C, Pascala i być może jedną pozycję dotyczącą asemblera. Najczęściej jednak nie znajdziemy żadnej pozycji. Sięgnięcie do największych światowych księgarń internetowych, takich jak np. także nie daje satysfakcjonujących rezultatów. 4 Występuje także w rozszerzeniu SSE.
13 22 Asembler. Ćwiczenia praktyczne Rysunek Podstawowe środowisko programisty w języku asemblera W chwili pisania tych słów jedynymi w miarę aktualnymi pozycjami, dostępnymi na stronach tej księgarni, były książki [7] i [8], które nie są jednak pełnym opisem asemblera, pozwalają jedynie (trzeba przyznać, że dosyć gruntownie) poznać podstawy tego języka. Pozostaje oczywiście niezawodny Internet, w którym doświadczony internauta znajdzie prawie wszystko. Wiemy już, że aby programować w asemblerze, musimy pznać: architekturę procesora i jego listę rozkazów, a takżpe organizację pamięci operacyjnej tę wiedzę skutecznie uzyskamy na stronach 5, opis języka MASM 6, strukturę programu asemblerowego, dyrektywy, pseudoinstrukcje, makroinstrukcje asemblera. 5 Na potrzeby tej książki korzystaliśmy z dokumentacji udocstępnionej na stronach producenta procesorów, w szczególności z pozycji [1], [2], [3], [10], [11] i [12].
14 Rozdział 3. Asembler, czyli język zorientowany maszynowo 23 Najcenniejszą pozycją drukowaną, opisującą język MASM jest [9] niestety obecnie praktycznie jest ona nieosiągalna. Niewiele też niestety można znaleźć na stronach Pozostaje szukanie w sieci na stronach przede wszystkim uczelni wyższych, na których prowadzone są wykłady z tego zakresu oraz na stronach różnych pasjonatów asemblera. Na tych ostatnich można znaleźć wiele ciekawych informacji, przykładowych programów, a nawet krótkich kursów programowania w asemblerze. Nie będziemy w tym miejscu podawać konkretnych adresów stron WWW, bowiem ulegają one zmianom i szybko się dezaktualizują. Warto także śledzić dyskusję na grupach dyskusyjnych, poświęconych asemblerowi procesorów 80x W książce opieramy się na języku makroasemblera MASM firmy cmicrosoft. Dla procesorów Pentium dostępne są także inne asemblery, w szczególności TASM firmyc Borland, mający wiele identycznych bądź podobnych do języka MASM elementów oraz NASM o zupełnie incnej filozofii niż MASM i TASM. Język NASM dostępny jest w Internecie na podobnych zascadach, jak system operacyjny Linux. 7 Dostępne grupy w chwili pisania książki: comp.lang.asm.x86 (angielskojęzyczna), de.comp.lang. assembler.x86 (niemieckojęzyczna).
Architektura komputerów
Architektura komputerów Tydzień 5 Jednostka Centralna Zadania realizowane przez procesor Pobieranie rozkazów Interpretowanie rozkazów Pobieranie danych Przetwarzanie danych Zapisanie danych Główne zespoły
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 4: Architektura i zarządzanie pamięcią IA-32 Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Tryby pracy Rejestry
Organizacja typowego mikroprocesora
Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają
Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika
Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.
Procesory rodziny x86. Dariusz Chaberski
Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM
PRZEWODNIK PO PRZEDMIOCIE
Nazwa przedmiotu: Kierunek: Informatyka Rodzaj przedmiotu: obowiązkowy w ramach treści kierunkowych, moduł kierunkowy ogólny Rodzaj zajęć: wykład, laboratorium I KARTA PRZEDMIOTU CEL PRZEDMIOTU PRZEWODNIK
CPU. Architektura FLAGS Bit: dr Paweł Kowalczyk; DPTNS, KFCS UŁ. SI 16 bit. 16 bit. 16 bit.
Architektura 8086 8086 posiada 4 rejestry ogólnego użytku AX, BX, CX, DX, 2 rejestry indeksowe SI, DI, 3 rejestry wskaźnikowe SP, BP, IP, 4 rejestry segmentowe CS, DS, SS i ES oraz rejestr flag FLAG AH
Programowanie niskopoziomowe
Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 8: Procedury Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Linkowanie z bibliotekami zewnętrznymi Operacje na stosie
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,
RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC, zapoczątkowana przez i wstecznie zgodna z 16-bitowym procesorem
Procesor Intel 8086 model programisty. Arkadiusz Chrobot
Procesor Intel 8086 model programisty Arkadiusz Chrobot 5 października 2008 Spis treści 1 Wstęp 2 2 Rejestry procesora 8086 2 3 Adresowanie pamięci 4 4 Ważne elementy języka Pascal 6 1 1 Wstęp Głównym
Architektura komputerów. Komputer Procesor Mikroprocesor koncepcja Johna von Neumanna
Architektura komputerów. Literatura: 1. Piotr Metzger, Anatomia PC, wyd. IX, Helion 2004 2. Scott Mueller, Rozbudowa i naprawa PC, wyd. XVIII, Helion 2009 3. Tomasz Kowalski, Urządzenia techniki komputerowej,
PROGRAMOWANIE NISKOPOZIOMOWE
PROGRAMOWANIE NISKOPOZIOMOWE PN.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka (Inf.UJK) PN.01 Rok akad. 2011/2012 1 / 27 Wprowadzenie
Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC
Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową
Programowanie w asemblerze Środowiska 64-bitowe
Programowanie w asemblerze Środowiska 64-bitowe 24 listopada 2015 Nieco historii najnowszej Intel wraz z HP rozpoczynaja pracę nad procesorem 64-bitowym z wykorzystaniem technologii VLIW. Powstaje procesor
organizacja procesora 8086
Systemy komputerowe Procesor 8086 - tendencji w organizacji procesora organizacja procesora 8086 " # $ " % strali " & ' ' ' ( )" % *"towego + ", -" danych. Magistrala adresowa jest 20.bitowa, co pozwala
PRYWATNA WYŻSZA SZKOŁA BUSINESSU, ADMINISTRACJI I TECHNIK KOMPUTEROWYCH S Y L A B U S
PRYWATNA WYŻSZA SZKOŁA BUSINESSU, ADMINISTRACJI I TECHNIK KOMPUTEROWYCH ZATWIERDZAM Dziekan Wydziału Nauk Społecznych i Technik Komputerowych S Y L A B U S 1 Tytuł (stopień) naukowy oraz imię i nazwisko
Procesor Intel 8086 model programisty. Arkadiusz Chrobot
Procesor Intel 8086 model programisty Arkadiusz Chrobot 26 września 2011 Spis treści 1 Wstęp 2 2 Rejestry procesora 8086 2 3 Adresowanie pamięci 4 4 Ważne elementy języka Pascal 8 1 1 Wstęp Głównym celem
Sprzęt i architektura komputerów
Radosław Maciaszczyk Mirosław Łazoryszczak Sprzęt i architektura komputerów Laboratorium Temat: Mikroprocesory i elementy asemblera Katedra Architektury Komputerów i Telekomunikacji 1. MIKROPROCESORY I
PROGRAMOWANIE NISKOPOZIOMOWE. Systemy liczbowe. Pamięć PN.01. c Dr inż. Ignacy Pardyka. Rok akad. 2011/2012
PROGRAMOWANIE NISKOPOZIOMOWE PN.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 2 4 c Dr inż. Ignacy Pardyka (Inf.UJK) PN.01 Rok akad. 2011/2012 1 / 27 c Dr
Materiały do wykładu. 7.Architekturax86. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski
Materiały do wykładu 7.Architekturax86 Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 25maja2009 Narodziny 7.1 1978 Intel8086 architektura 16-bitowa 5 MHz, obudowa DIP40, 29000 tranzystorów
Mikroprocesory rodziny INTEL 80x86
Mikroprocesory rodziny INTEL 80x86 Podstawowe wła ciwo ci procesora PENTIUM Rodzina procesorów INTEL 80x86 obejmuje mikroprocesory Intel 8086, 8088, 80286, 80386, 80486 oraz mikroprocesory PENTIUM. Wprowadzając
Architektura komputerów
Architektura komputerów Wykład 3 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) 2 Plan wykładu Podstawowe komponenty komputera Procesor CPU Cykl rozkazowy Typy instrukcji Stos Tryby adresowania
Przedmiot : Programowanie w języku wewnętrznym. Ćwiczenie nr 4
Przedmiot : Programowanie w języku wewnętrznym Ćwiczenie nr 4 str. 1. 1. Użycie Asemblera. Polecenie JMP. Polecenie nakazuje procesorowi wykonywanie kodu programu od nowego innego miejsca. Miejsce to jest
Budowa Mikrokomputera
Budowa Mikrokomputera Wykład z Podstaw Informatyki dla I roku BO Piotr Mika Podstawowe elementy komputera Procesor Pamięć Magistrala (2/16) Płyta główna (ang. mainboard, motherboard) płyta drukowana komputera,
ARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Programowanie na poziomie sprzętu. Tryb chroniony cz. 1
Tryb chroniony cz. 1 Moduł zarządzania pamięcią w trybie chronionym (z ang. PM - Protected Mode) procesorów IA-32 udostępnia: - segmentację, - stronicowanie. Segmentacja mechanizm umożliwiający odizolowanie
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
2 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.02 Rok akad. 2011/ / 24
ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe komputerów ASK MP.02 c Dr inż. Ignacy Pardyka 1 UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach 2 Literatura Rok akad. 2011/2012 c Dr inż. Ignacy Pardyka
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Ćwiczenie nr 6. Programowanie mieszane
Ćwiczenie nr 6 Programowanie mieszane 6.1 Wstęp Współczesne języki programowania posiadają bardzo rozbudowane elementy językowe, co pozwala w większości przypadków na zdefiniowanie całego kodu programu
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Programowanie niskopoziomowe. dr inż. Paweł Pełczyński ppelczynski@swspiz.pl
Programowanie niskopoziomowe dr inż. Paweł Pełczyński ppelczynski@swspiz.pl 1 Literatura Randall Hyde: Asembler. Sztuka programowania, Helion, 2004. Eugeniusz Wróbel: Praktyczny kurs asemblera, Helion,
Logiczny model komputera i działanie procesora. Część 1.
Logiczny model komputera i działanie procesora. Część 1. Klasyczny komputer o architekturze podanej przez von Neumana składa się z trzech podstawowych bloków: procesora pamięci operacyjnej urządzeń wejścia/wyjścia.
Programowanie niskopoziomowe
Programowanie niskopoziomowe Programowanie niskopoziomowe w systemie operacyjnym oraz poza nim Tworzenie programu zawierającego procedury asemblerowe 1 Programowanie niskopoziomowe w systemie operacyjnym
Sprzęt i architektura komputerów
Radosław Maciaszczyk Mirosław Łazoryszczak Sprzęt i architektura komputerów Laboratorium Temat: Mikroprocesory i elementy asemblera Katedra Architektury Komputerów i Telekomunikacji 1. MIKROPROCESORY I
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
elektrotechnika I stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny) Kierunkowy (podstawowy / kierunkowy / inny HES)
Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Programowanie w asemblerze 1 Nazwa modułu w języku angielskim Assembly programming
Bibliografia: pl.wikipedia.org Historia i rodzaje procesorów w firmy Intel
Bibliografia: pl.wikipedia.org www.intel.com Historia i rodzaje procesorów w firmy Intel Specyfikacja Lista mikroprocesorów produkowanych przez firmę Intel 4-bitowe 4004 4040 8-bitowe 8008 8080 8085 x86
Adam Kotynia, Łukasz Kowalczyk
Adam Kotynia, Łukasz Kowalczyk Dynamiczna alokacja pamięci Alokacja pamięci oraz dezalokacja pamięci jest to odpowiednio przydział i zwolnienie ciągłego obszaru pamięci. Po uruchomieniu, proces (program)
Procesory. Schemat budowy procesora
Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu
Układ wykonawczy, instrukcje i adresowanie. Dariusz Chaberski
Układ wykonawczy, instrukcje i adresowanie Dariusz Chaberski System mikroprocesorowy mikroprocesor C A D A D pamięć programu C BIOS dekoder adresów A C 1 C 2 C 3 A D pamięć danych C pamięć operacyjna karta
PODSTAWOWE ELEMENTY ASEMBLERA TRYBY ADRESOWANIA. OPERATORY ASEMBLERA
PODSTAWOWE ELEMENTY ASEMBLERA TRYBY ADRESOWANIA. OPERATORY ASEMBLERA PODSTAWOWE ELEMENTY ASEMBLERA Składnia języka Postać wiersza programu Dyrektywy i pseudoinstrukcje Deklaracja zmiennych Zmienne łańcuchowe
Opis efektów kształcenia dla modułu zajęć
Nazwa modułu: Programowanie mikrokontroleroẃ i mikroprocesoroẃ Rok akademicki: 2017/2018 Kod: EIT-1-408-s Punkty ECTS: 4 Wydział: Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Kierunek:
Architektura komputerów. Asembler procesorów rodziny x86
Architektura komputerów Asembler procesorów rodziny x86 Architektura komputerów Asembler procesorów rodziny x86 Rozkazy mikroprocesora Rozkazy mikroprocesora 8086 można podzielić na siedem funkcjonalnych
Programowanie Niskopoziomowe
Programowanie Niskopoziomowe Wykład 11: Procedury zaawansowane Dr inż. Marek Mika Państwowa Wyższa Szkoła Zawodowa im. Jana Amosa Komeńskiego W Lesznie Plan Wstęp Ramki stosu Rekurencja INVOKE, ADDR, PROC,
Programowanie w asemblerze Środowiska 64-bitowe
Programowanie w asemblerze Środowiska 64-bitowe 17 października 2017 Nieco historii najnowszej Intel wraz z HP rozpoczynaja pracę nad procesorem 64-bitowym z wykorzystaniem technologii VLIW. Powstaje procesor
end start ; ustawienie punktu startu programu i koniec instrukcji w assemblerze.
Struktura programu typu program.com ; program według modelu tiny name "mycode" ; nazwa pliku wyjściowego (maksymalnie 8 znaków) org 100h ; początek programu od adresu IP = 100h ; kod programu ret ; koniec
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
Techniki mikroprocesorowe i systemy wbudowane
Techniki mikroprocesorowe i systemy wbudowane Wykład 1 Procesory rodziny AVR ATmega. Wstęp Wojciech Kordecki wojciech.kordecki@pwsz-legnica.eu Państwowa Wyższa Szkoła Zawodowa im. Witelona w Legnicy Wydział
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Programowanie w asemblerze Wprowadzenie
Programowanie w asemblerze Wprowadzenie 17 stycznia 2017 Motto: R7 is used by the processor as its program counter (PC). It is recommended that R7 not be used as a stack pointer. Źródło: PDP-11 04/34/45/55
Budowa i zasada działania komputera. dr Artur Bartoszewski
Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu
Budowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
Architektura komputerów
Architektura komputerów Tydzień 4 Tryby adresowania i formaty Tryby adresowania Natychmiastowy Bezpośredni Pośredni Rejestrowy Rejestrowy pośredni Z przesunięciem stosowy Argument natychmiastowy Op Rozkaz
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych B.1. Dostęp do urządzeń komunikacyjnych Sterowniki urządzeń zewnętrznych widziane są przez procesor jako zestawy rejestrów
LEKCJA TEMAT: Współczesne procesory.
LEKCJA TEMAT: Współczesne procesory. 1. Wymagania dla ucznia: zna pojęcia: procesor, CPU, ALU, potrafi podać typowe rozkazy; potrafi omówić uproszczony i rozszerzony schemat mikroprocesora; potraf omówić
4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK MP.01 Rok akad. 2011/2012 2 / 24
Wymagania proceduralnych języków wysokiego poziomu ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH modele programowe procesorów ASK MP.01 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad.
Architektura mikroprocesorów TEO 2009/2010
Architektura mikroprocesorów TEO 2009/2010 Plan wykładów Wykład 1: - Wstęp. Klasyfikacje mikroprocesorów Wykład 2: - Mikrokontrolery 8-bit: AVR, PIC Wykład 3: - Mikrokontrolery 8-bit: 8051, ST7 Wykład
Mikroinformatyka. Wielozadaniowość
Mikroinformatyka Wielozadaniowość Zadanie Tryb chroniony przynajmniej jedno zadanie (task). Segment stanu zadania TSS (Task State Segment). Przestrzeń zadania (Execution Space). - segment kodu, - segment
Mikroinformatyka. Tryb wirtualny
Mikroinformatyka Tryb wirtualny Tryb wirtualny z ochroną Wprowadzony w 80286. Rozbudowany w 80386. - 4 GB pamięci fizycznej, - 64 TB przestrzeni wirtualnej, - pamięć podzielona na segmenty o rozmiarze
Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11
Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.
Jak wiemy, wszystkich danych nie zmieścimy w pamięci. A nawet jeśli zmieścimy, to pozostaną tam tylko do najbliższego wyłączenia zasilania.
Jak wiemy, wszystkich danych nie zmieścimy w pamięci. A nawet jeśli zmieścimy, to pozostaną tam tylko do najbliższego wyłączenia zasilania. Dlatego trzeba je zapisywać do pliku, a potem umieć je z tego
KARTA PRZEDMIOTU. Programowanie niskopoziomowe, C1
KARTA PRZEDMIOTU 1. Informacje ogólne Nazwa przedmiotu i kod (wg planu studiów): Nazwa przedmiotu (j. ang.): Kierunek studiów: Specjalność/specjalizacja: Poziom kształcenia: Profil kształcenia: Forma studiów:
Architektura komputerów II - opis przedmiotu
Architektura komputerów II - opis przedmiotu Informacje ogólne Nazwa przedmiotu Architektura komputerów II Kod przedmiotu 11.3-WI-INFP-AK-II Wydział Kierunek Wydział Informatyki, Elektrotechniki i Automatyki
Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Trendy rozwoju współczesnych procesorów Budowa procesora CPU na przykładzie Intel Kaby Lake
MIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
J. Duntemann Zrozumieć Assembler Leo J. Scanlon Assembler 8086/8088/80286 S. Kruk Programowanie w Języku Assembler
ASSEMBLER J. Duntemann Zrozumieć Assembler Leo J. Scanlon Assembler 8086/8088/80286 S. Kruk Programowanie w Języku Assembler Geneza (8086, 8088). Rejestry Adresowanie pamięci Stos Instrukcje Przerwania
Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011
SYLLABUS na rok akademicki 010/011 Tryb studiów Studia stacjonarne Kierunek studiów Informatyka Poziom studiów Pierwszego stopnia Rok studiów/ semestr 1(rok)/1(sem) Specjalność Bez specjalności Kod katedry/zakładu
Liczniki, rejestry lab. 08 Mikrokontrolery WSTĘP
Liczniki, rejestry lab. 08 PODSTAWY TECHNIKI CYFROWEJ I MIKROPROCESOROWEJ EIP KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Lista instrukcji mikroprocesora 8086. Programowanie w assemblerze
Lista instrukcji mikroprocesora 8086 Programowanie w assemblerze Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora 8086 Lista instrukcji mikroprocesora
Podstawy Informatyki Systemy sterowane przepływem argumentów
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Komputer i jego architektura Taksonomia Flynna 2 Komputer i jego architektura Taksonomia Flynna Komputer Komputer
Zadanie Zaobserwuj zachowanie procesora i stosu podczas wykonywania następujących programów
Operacje na stosie Stos jest obszarem pamięci o dostępie LIFO (Last Input First Output). Adresowany jest niejawnie przez rejestr segmentowy SS oraz wskaźnik wierzchołka stosu SP. Używany jest do przechowywania
WYKŁAD. Jednostka prowadząca: Wydział Techniczny. Kierunek studiów: Elektronika i telekomunikacja
Jednostka prowadząca: Wydział Techniczny Kierunek studiów: Elektronika i telekomunikacja Nazwa przedmiotu: Systemy operacyjne i architektura komputerów Charakter przedmiotu: kierunkowy, obowiązkowy Typ
Technika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury
1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie
Wprowadzenie do informatyki i użytkowania komputerów. Kodowanie informacji System komputerowy
1 Wprowadzenie do informatyki i użytkowania komputerów Kodowanie informacji System komputerowy Kodowanie informacji 2 Co to jest? bit, bajt, kod ASCII. Jak działa system komputerowy? Co to jest? pamięć
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
Architektura Systemów Komputerowych, Wydział Informatyki, ZUT
Laboratorium: Wprowadzenie Pojęcia. Wprowadzone zostaną podstawowe pojęcia i mechanizmy związane z programowaniem w asemblerze. Dowiemy się co to są rejestry i jak z nich korzystać. Rejestry to są wewnętrzne
Struktura i działanie jednostki centralnej
Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala
Architektura komputerów
Architektura komputerów Wykład 6 Jan Kazimirski 1 Architektura x86 2 Środowisko wykonawcze x86 (32-bit) Przestrzeń adresowa Liniowa przestrzeń adresowa do 4 GB Fizyczna przestrzeń adresowa do 64 GB Rejestry
Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86
Księgarnia PWN: Włodzimierz Stanisławski, Damian Raczyński - Programowanie systemowe mikroprocesorów rodziny x86 Spis treści Wprowadzenie... 11 1. Architektura procesorów rodziny x86... 17 1.1. Model procesorów
Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Definicja systemu operacyjnego (1) Miejsce,
KARTA PRZEDMIOTU. Egzamin / zaliczenie na ocenę*
WYDZIAŁ PODSTAWOWYCH PROBLEMÓW TECHNIKI Zał. nr 4 do ZW 33/01 KARTA PRZEDMIOTU Nazwa w języku polskim: Mikroprocesory Nazwa w języku angielskim: Microprocessors Kierunek studiów (jeśli dotyczy): Optyka
Architektura komputerów
Architektura komputerów Wykład 5 Jan Kazimirski 1 Podstawowe elementy komputera. Procesor (CPU) c.d. 2 Architektura CPU Jednostka arytmetyczno-logiczna (ALU) Rejestry Układ sterujący przebiegiem programu
The Bat! Æwiczenia IDZ DO KATALOG KSI EK TWÓJ KOSZYK CENNIK I INFORMACJE CZYTELNIA PRZYK ADOWY ROZDZIA SPIS TRE CI KATALOG ONLINE
IDZ DO PRZYK ADOWY ROZDZIA SPIS TRE CI KATALOG KSI EK KATALOG ONLINE The Bat! Æwiczenia Autor: Piotr Czarny ISBN: 83-7361-744-2 Format: B5, stron: 124 ZAMÓW DRUKOWANY KATALOG TWÓJ KOSZYK DODAJ DO KOSZYKA
Załącznik do ćwiczenia w środowisku MASM32 Przesyłanie danych i zarządzanie danymi
4. Kdwanie rzkazów Załącznik d ćwiczenia w śrdwisku MASM32 Przesyłanie danych i zarządzanie danymi Prcesr 32-bitwy Intel ma skmplikwane reguły kdwania rzkazów, pnieważ prcesr mże perwać 8-, 16- lub 32-bitwymi
Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera
Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego (2) Miejsce, rola i zadania systemu operacyjnego
Architektura systemów komputerowych. Konstrukcja i zasada działania mikroprocesora
Architektura systemów komputerowych Konstrukcja i zasada działania mikroprocesora Plan wykładu 1. Mikroprocesor. 2. Rodziny procesorów. 3. Modułowa budowa procesora. 4. Wykonanie programu przez procesor.
Matematyka z komputerem dla gimnazjum
IDZ DO PRZYK ADOWY ROZDZIA KATALOG KSI EK ZAMÓW DRUKOWANY KATALOG TWÓJ KOSZYK CENNIK I INFORMACJE ZAMÓW INFORMACJE O NOWO CIACH ZAMÓW CENNIK CZYTELNIA SPIS TRE CI KATALOG ONLINE DODAJ DO KOSZYKA FRAGMENTY
Architektura Systemów Komputerowych. Jednostka ALU Przestrzeń adresowa Tryby adresowania
Architektura Systemów Komputerowych Jednostka ALU Przestrzeń adresowa Tryby adresowania 1 Jednostka arytmetyczno- logiczna ALU ALU ang: Arythmetic Logic Unit Argument A Argument B A B Ci Bit przeniesienia
Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak
Wprowadzenie Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak Plan wykładu Definicja, miejsce, rola i zadania systemu operacyjnego Klasyfikacja systemów operacyjnych Zasada działania systemu operacyjnego
Mikrokontroler ATmega32. Język symboliczny
Mikrokontroler ATmega32 Język symboliczny 1 Język symboliczny (asembler) jest językiem niskiego poziomu - pozwala pisać programy złożone z instrukcji procesora. Kody instrukcji są reprezentowane nazwami
Procesory rodziny Intel
Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz pl.wikipedia.org www.intel.com Procesory rodziny Intel Podstawowe własnow asności procesora Pentium Podstawowe własności procesora Pentium
SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE
SYSTEMY OPERACYJNE I SIECI KOMPUTEROWE WINDOWS 1 SO i SK/WIN 007 Tryb rzeczywisty i chroniony procesora 2 SO i SK/WIN Wszystkie 32-bitowe procesory (386 i nowsze) mogą pracować w kilku trybach. Tryby pracy