Układ elementarnej pamięci cyfrowej

Transkrypt

1 Opis ćwiczenia Układ elementarnej pamięci cyfrowej Pod określeniem pamięć cyfrowa będziemy rozumieć układ, do którego moŝna wprowadzić i przez pewien czas w nim przechowywać ciąg liczb zero-jedynkowych. Poszczególne cyfry są przechowywane w elementarnych komórkach pamięci. Ilość elementarnych komórek tworzących pamięć określa wielkość pamięci. Dwie cyfry, 0 i 1, są reprezentowane przez tzw. stany logiczne: stan logiczny niski () i stan logiczny wysoki (). Przez stan logiczny niski będziemy rozumieli potencjał bliŝszy potencjałowi masy układu elektronicznego - w układach TT jest to potencjał z zakresu od -0,8V do +0,8V; przez stan logiczny wysoki będziemy rozumieli potencjał bardziej odległy od potencjału masy - w układach TT jest to potencjał z zakresu od +2V do +5,5V. Zwykle stanowi wysokiemu przyporządkowuje się cyfrę 1 a stanowi niskiemu cyfrę 0. KaŜda elementarna komórka pamięci moŝe znajdować się w jednym z dwu stanów, reprezentujących dwie cyfry: jeden stan reprezentuje cyfrę 0, drugi stan reprezentuje cyfrę 1. olę takiej komórki moŝe spełniać układ składający się z przerzutnika i kilku dodatkowych elementów logicznych. Zasadniczą cześcią komórki pamięci jest przerzutnik. Dodatkowe elementy logiczne pełnią rolę pomocniczą; pośrednicząc pomiędzy przewodami wejściowymi komórki a wejściami przerzutnika zapewniają prawidłowe sterowanie jego wejść. Zadaniem studenta w niniejszym ćwiczeniu będzie przebadanie działania przerzutnika pod "kątem" moŝliwości wykorzystania go jako elementarnej komórki pamięci, budowa takiej komórki oraz dokładne określenie zmian stanów logicznych w czasie w róŝnych miejscach przerzutnika podczas wprowadzania cyfry do komórki. Na rysunku 1 zostały pokazane dwa typy przerzutnika. Na rys. 1a widzimy przerzutnik zbudowany z bramek NAND, na rys. 1b widzimy przerzutnik zbudowany z bramek NO. a) b) ys. 1. Przerzutniki : zbudowany z bramek NAND (rys.a) oraz zbudowany z bramek NO (rys. b).

2 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 2 Analizując działanie przerzutnika moŝemy zauwaŝyć, Ŝe stan jego wyjść nie zawsze jest określony przez stany logiczne jego wejść. Jest to cecha układu pamiętającego. Takiej własności nie ma np. pojedyncza bramka logiczna, w której stan logiczny wyjścia jest zawsze jednoznacznie określony przez stany logiczne wejść. W przerzutniku stan wyjścia (dokładniej: kombinacja stanów logicznych na wyjściach) zaleŝy od przebiegu w czasie zmian stanów logicznych na wejściach. Na wyjściu przerzutnika moŝliwe jest istnienie trzech kombinacji stanów logicznych: 1. stan logiczny niski () na wyjściu i stan logiczny wysoki () na wyjściu ; 2. stan logiczny wysoki () na wyjściu i stan logiczny niski () na wyjściu ; 3. ten sam stan logiczny na obu wyjściach przerzutnika - stan wysoki na wyjściach przerzutnika zbudowanego z bramek NAND (tak jest wtedy, gdy na oba wejścia tego przerzutnika podajemy stan logiczny niski), - stan niski na wyjściach przerzutnika zbudowanego z bramek NO (tak jest wtedy, gdy na oba wejścia tego przerzutnika podajemy stan logiczny wysoki). Kombinacjom pierwszej i drugiej przyporządkowuje się dwie cyfry: 0 i 1. Poprzez odpowiednie sterowanie wejść przerzutnika (inne dla przerzutnika zbudowanego z bramek NAND, inne dla przerzutnika zbudowanego z bramek NO) wyklucza się wystąpienie kombinacji trzeciej. Do stwierdzenia jaką cyfrę reprezentuje stan wyjścia przerzutnika wystarczy sprawdzenie jednego określonego wyjścia. Aby wprowadzić do komórki konkretną cyfrę, naleŝy na wejścia przerzutnika podać ściśle określone stany logiczne; na jedno wejście stan, na drugie wejście stan. W momencie podania na wejścia przerzutnika dwu róŝnych stanów logicznych zaczyna się faza wprowadzania cyfry do komórki, którą jest przerzutnik. Aby nastąpiła faza pamiętania (przechowywania) wprowadzonej cyfry, stan logiczny jednego z wejść musi zostać zmieniony: dla przerzutnika z rys. 1a musi zostać zmieniony stan logiczny na wejściu, na którym podczas fazy wprowadzania cyfry był stan, dla przerzutnika z rys. 1b musi zostać zmieniony stan logiczny na wejściu, na którym podczas fazy wprowadzania cyfry był stan. Dopóki stany logiczne obu wejść, tak doprowadzone do równości nie zmieniają się, dopóty trwa faza pamiętania wprowadzonej cyfry. Dokładne określenie zmian stanów logicznych w czasie w róŝnych miejscach przerzutnika zachodzących podczas przejścia z fazy wprowadzania do fazy pamiętania konkretnej cyfry będzie dokonywane przez studenta podczas wykonywania ćwiczenia.

3 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 3 Ogólny schemat elementarnej komórki pamięci, zawierającej przerzutnik najprościej jest sobie wyobrazić jako układ posiadający dwa wejścia, wyjście oraz przerzutnik. Na jedno wejście będziemy podawać wprowadzaną cyfrę - będzie to wejście danych ; na drugie wejście będziemy podawać sygnał rozkazujący zapamiętanie wprowadzanej cyfry - będzie to wejście zegarowe (synchronizujące). Wewnątrz układu będzie znajować się przerzutnik. Jedno z wyjść przerzutnika będzie wyjściem komórki pamięci. ysunek 2a przedstawia schemat ogólny elementarnej komórki pamięci. Wejście We1 jest wejściem danych, wejście We2 jest wejściem zegarowym, wyjście jest wyjściem danych. ysunek 2b przedstawia jednobajtową pamięć złoŝoną z ośmiu komórek elementarnych. Wejście zegarowe jest wspólne dla wszystkich komórek elementarnych. Oznaczenia wejść danych symbolami D, wejścia zegarowego symbolem C i wyjścia symbolem są oznaczeniami najczęściej stosowanymi w układach pamięci o niewielkich pojemnościach (np. układ scalony UCY7475). PoniewaŜ symbole te często stosuje się do oznaczania wejść i wyjść przerzutnika D, moŝe to prowadzić do nieporozumień. Określanie układu tylko na podstawie napotkanych w literaturze oznaczeń jego wyprowadzeń moŝe prowadzić do błędnych wniosków. ysunek 3 przedstawia dokładny schemat prostego układu elementarnej komórki pamięci zawierającej przerzutnik. Zastosowany tu przerzutnik jest zbudowany z bramek NAND. MoŜliwe jest rozwiązanie zawierające przerzutnik zbudowany z bramek NO. Mogą być inne rozwiązania układu elementarnej komórki pamięci, niŝ pokazany. ównie dobrze rolę takiej komórki będzie pełnił wspomniany przerzutnik D.

4 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 4 We1 We2 ys. 3. Układ elementarnej pamięci cyfrowej z przerzutnikiem zbudowanym z bramek NAND. Jak widzimy, w układzie elementarnej komórki pamięci przedstawionej na rys. 3, oprócz przerzutnika znajduje się jeden element zaprzeczenia logicznego i dwie bramki O. Element zaprzeczenia logicznego umoŝliwia wprowadzenie cyfry do przerzutnika. Bramki O umoŝliwiają wprowadzenia przerzutnika w fazę pamiętania. Na wejście We2 podaje się stan logiczny albo - w zaleŝności od tego, której fazy pracy komórki (wprowadzania albo pamiętania cyfry) Ŝądamy. Jedno z wyjść przerzutnika jest bezpośrednim wyjściem komórki pamięci. Cyfra reprezentowana przez stan logiczny na tym wyjściu jest cyfrą przechowywaną w komórce. Na drugim wyjściu mamy zawsze stan logiczny przeciwny do stanu logicznego występującego na wyjściu bezpośrednim komórki. Tak więc oba wyjścia są wyjściami komórki pamięci, z tym, Ŝe na jednym wyjściu mamy przechowywaną cyfrę wprost, zaś na drugim wyjściu mamy cyfrę przeciwną do cyfry przechowywanej w komórce pamięci. ysunek 4 przedstawia schemat układu elementarnej komórki pamięci zawierającej przerzutnik zbudowany z bramek NO. Tutaj takŝe mamy oprócz przerzutnika jeden element zaprzeczenia logicznego oraz dwie bramki pomocnicze, z tym Ŝe są to bramki AND. Funkcje wejść We1 i We2 są podobne, jak funkcje wejść We1 i We2 w układzie przedstawionym na rys. 3.

5 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 5 We1 We2 ys. 4. Układ elementarnej pamięci cyfrowej z przerzutnikiem zbudowanym z bramek NO. Układy przedstawione na rys. 3 i 4 noszą nazwę przerzutników typu "latch" (zatrzask). ysunek 5 przedstawia schemat logiczny układu scalonego UCY7475, zawierającego 4 przerzutniki typu "latch". ys. 5. chemat logiczny układu scalonego UCY7475. Wejścia D są tzw. wejściami informacyjnymi (wejściami danych), wejścia G są wejściami taktującymi (zegarowymi). tosując oznaczenie wejścia zegarowego za pomocą symbolu "G", wprowadzamy rozróŝnienie pomiędzy przerzutnikiem latch a przerzutnikiem D, w którym wejście informacyjne oznacza się symbolem "D" a wejście zegarowe symbolem "C" albo symbolem "CK". Informacja istniejąca na wejściu D jest wpisywana do przerzutnika podczas dodatniego zbocza sygnału prostokątnego na wejściu G. Po wpisaniu informacja jest "widoczna" wprost na wyjściu, zaś jako zaprzeczenie - na wyjściu. Układy scalone UCY7475 mają zastosowanie w miernikach, które mierzą i wyświetlają zmieniającą się w czasie wielkość, np. częstość. Z kaŝdej dekady licznika (układ scalony UCY7490 na rys.6) jest podawana czterema przewodami przez układ UCY7475 do układu UCY7447 kombinacja stanów logicznych reprezentująca w kodzie BCD cyfrę. Układ UCY7447 podaje stany niskie na odpowiednie przewody zasilające 7 segmentów wyświetlacza. Aby wyświetlacz nie pokazywał niepotrzebnie

6 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 6 szybko zmieniających się liczb podczas procesu liczenia, układ UCY7475 "trzyma " i przekazuje do układu pamiętaną cyfrę, otrzymaną w poprzednim pomiarze. Dopiero po zakończeniu bieŝącego pomiaru, tzn. po zakończeniu procesu liczenia (lecz jeszcze przed wyzerowaniem licznika) na wejścia G przerzutników jest podawany dodatni impuls. Podczas trwania dodatniego impulsu poszczególne stany logiczne zawierające informację o cyfrze są wpisywane do przerzutników i potem są "trzymane" w nich aŝ do zakończenia następnego pomiaru. W ten sposób na wyświetlaczu widzimy cały czas wynik zmieniający się (albo nie) w momentach ukończenia kaŝdego pomiaru. ys. 6. Układ scalony UCY7475 w układzie wyświetlania wyników pomiaru. olę komórek pamięci mogą pełnić takŝe inne przerzutniki, np. przerzutniki D. Przerzutnik latch moŝe być zawsze zastąpiony przerzutnikiem D. Przerzutnik D nie zasze moŝe być zastąpiony przerzutnikiem latch. Z przerzutnika D moŝna - łącząc wyjście z wejściem D - utworzyć tzw. dwójkę liczącą; z przerzutnika latch nie da się w ten sposób utworzyć dwójki liczącej. Pomimo, Ŝe przerzutnik D i przerzutnik latch są róŝnymi układami, bywają mylone ze sobą; często spotyka się oznacznie wejść przerzutnika latch takimi symbolami, jak dla przerzutnika D.

7 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str. 7 Plan ćwiczenia. 1. Przeanalizować działanie przerzutników, przedstawionych na rys. 1a i 1b, przedstawiając zaleŝność stanów logicznych i od stanów wejść i, zmieniających się w czasie jak na rys. 5; zbudować takie przerzutniki i sprawdzić ich działanie. Uzupełnić rysunki 5a oraz 5b wykresami przebiegów stanów logicznych na wyjściach i. a) b) t t ys. 5. Przebiegi stanów logicznych na wejściach przerzutników, pozwalające na zbadanie działania: przerzutnika zbudowanego z bramek NAND (rys. 5a) i przerzutnika zbudowanego z bramek NO (rys. 5b). 2. Trzymając się przyporządkowania stanom logicznym i cyfr - odpowiednio - 0 i 1, przedstawić przebiegi stanów logicznych na wejściach i i wyjściach, odpowiadające wprowadzaniu i pamiętaniu cyfr 0 oraz 1. NaleŜy zaznaczyć fazę wprowadzania i fazę pamiętania danej cyfry. Określić, które wyjście przerzutnika reprezentuje wprowadzoną i pamiętaną cyfrę wprost. Zadanie wykonać dla obu rodzajów przerzutnika (zbudowanego z bramek NAND i zbudowanego z bramek NO). Do wykonania tego punktu ćwiczenia wykorzystujemy wyniki uzyskane w punkcie 1 ćwiczenia. 3. Przeanalizować działanie układów pamięci, przedstawionych na rys. 3 i 4. Zbudować jeden z tych układów i sprawdzić jego działanie. Przedstawić wykresy przebiegów stanów logicznych na wejściach We1 i We2, w punktach i oraz na wyjściach i, odpowiadające fazom wprowadzania i pamiętania cyfr 0 (stan log ) oraz 1 (stan log. ) dla obu układów (z rys. 3 i z rys. 4). 4. Aby nastąpiło zapamiętanie cyfry przez omówione układy pamięci, wystarczy na wejście We2 podać krótki impuls podczas trwania ustalonego stanu logicznego (reprezentującego wprowadzaną cyfrę) na wejściu We1. Określić, jak powinny wyglądać takie impulsy dla obu układów (z rys. 3 i z rys. 4).

8 Opis ćwiczenia Układ elementarnej pamięci cyfrowej. str Przebadać działanie jednego z przerzutników układu scalonego UCY7475. Przedstawić wykresy przebiegów stanów logicznych ukazujących działanie przerzutnika, jako komórki pamięci. Do budowy układów naleŝy wykorzystać płytki z zamontowanymi na nich układami scalonymi TT, zawierającymi bramki NAND (UCY układ) i NO (UCY układ), zasilacz napięcia stałego 5V, ręczny generator stanów logicznych oraz płytkę z diodami luminescencyjnymi do badania stanów logicznych. Elementy AND tworzymy z dwu elementów NAND, elementy O tworzymy z dwu elementów NO. Element zaprzeczenia logicznego otrzymujemy z bramki NAND albo NO w łatwy sposób (np. poprzez zwarcie ze sobą wejść bramki). NaleŜy pamiętać o konieczności podłączenia napięcia zasilania układów scalonych: biegun ujemny źródła zasilania przyłączyć do wyprowadzeń układów scalnych oznaczonych symbolem "GND" (takŝe "0V", "ziemia") a biegun dodatni - do wyprowadzeń oznaczonych symbolem "VCC" (takŝe "UCC", "+5V", "napięcie zasilania"). iteratura. 1. Jan Pieńkos, Janusz Turczyński: Układy scalone TT w systemach cyfrowych, WKŁ, Warszawa, 1980r. 2. Jan Pieńkos, Janusz Turczyński: Układy scalone TT serii UCY74 i ich zastosowanie, WKŁ, Warszawa, 1977r. 3. Andrzej owiński: Cyfrowa technika pomiarowa, WKŁ, Warszawa, 1977r. 4. Wiesław Traczyk: Układy cyfrowe automatyki, Wyd. Naukowo- Techniczne, Warszawa, 1976r. Wersja rozszerzona. ublin, 23 maja, 2001r. Ostatnia zmiana: 17 stycznia 2003r. oman Kazański.