LABORATORIUM Z PODSTAWOWYCH UKŁADÓW ELEKTRYCZNYCH

Transkrypt

1 LABORATORIUM Z PODSTAWOWYCH UKŁADÓW ELEKTRYCZNYCH KL-210 ROZDZIAŁ 8 WŁASNOŚCI TRANZYSTORÓW POLOWYCH (FET) ROZDZIAŁ 9 WZMACNIACZE Z TRANZYSTORAMI POLOWYMI (FET) MODUŁY: KL KL-25005

2 Spis tre ci Rozdzia 8 W asno ci tranzystorów polowych (FET) wiczenie 8-1 W asno ci tranzystora JFET.. 3 A. Pomiar pr du drenu I DSS. 8 B. Pomiar pr du bramki I GS. 9 C. Pomiar napi cia odci cia V P.. 10 wiczenie 8-2 W asno ci tranzystora MOSFET A. Pomiar pr du drenu I DSS B. Pomiar napi cia odci cia V P.. 18 Rozdzia 9 Wzmacniacze z tranzystorami polowymi (FET) wiczenie 9-1 Wzmacniacz JFET ze wspólnym ród em 20 A. Wzmacniacz JFET ze wspólnym ród em i polaryzacj automatyczn.. 25 B. Wzmacniacz JFET ze wspólnym ród em i polaryzacj za pomoc dzielnika napi cia. 28 wiczenie 9-2 Wzmacniacz JFET ze wspólnym drenem 31 A. Wzmacniacz JFET ze wspólnym drenem i polaryzacj automatyczn B. Wzmacniacz JFET ze wspólnym drenem i polaryzacj za pomoc dzielnika napi cia. 34 wiczenie 9-3 Wzmacniacz MOSFET ze wspólnym ród em 37 A. Wzmacniacz MOSFET ze wspólnym ród em i polaryzacj automatyczn 38 B. Wzmacniacz MOSFET ze wspólnym ród em i polaryzacj za pomoc dzielnika napi cia. 40 2

3 Rozdzia 8 W asno ci tranzystorów polowych FET wiczenie 8-1 W asno ci tranzystora JFET PRZEDMIOT WICZENIA 1. Poznanie budowy i zasady pracy tranzystora JFET. 2. Pomiar charakterystyk tranzystora JFET. DYSKUSJA Budowa tranzystora JFET Wewn trzn struktur tranzystora polowego JFET przedstawiono na rys Kana typu n tranzystora JFET jest tworzony w wyniku dyfuzji dwóch obszarów typu p w p ytce z materia u typu n. Z drugiej strony, kana typu wytwarza si p w tranzystorze JFET przez dyfuzj dwóch obszarów typu n w p ytce z materia u typu p. Aby przedstawi zasad dzia- ania tranzystora JFET, opisano poni ej, na rys , metod polaryzowania kana u typu n tego tranzystora. Rys Budowa tranzystora polowego JFET Przy o enie napi cie zasilania V DD powoduje powstanie napi cia V DS mi dzy drenem a ród em tak, aby uzyska przep yw pr du I D w kierunku od drenu do ród a (w kanale typu n elektrony p yn w rzeczywisto ci od ród a do drenu, jednak wed ug przyj tej konwencji kierunek przep ywu pr du jest przeciwny do kierunku poruszania si elektronów). W tej sytuacji, pr d drenu jest tworzony przez przep yw pr du przez kana otaczaj cy bramki typu p. Napi cie mi dzy bramk a ród em jest okre lone przez ród o napi cia V GG, jak to przedstawiono na rys Poniewa napi cie mi dzy bramk a ród em jest napi ciem przy o onym do z cza bramka- ród o w kierunku zaporowym, zatem nie b dzie 3

4 wtedy wytwarzany aden pr d. Obszar zubo ony wytwarzany przez to napi cie bramki po bokach kana u zw a si wraz ze zwi kszaniem si szeroko ci kana u, co powoduje wzrost rezystancji mi dzy drenem a ród em, a w konsekwencji dalsze zmniejszenie pr du drenu. Rys Zasada dzia ania tranzystora polowego typu JFET Rys Zjawisko odci cia powodowane przez kana Prac tranzystora FET przy napi ciu V GS = 0 V przedstawiono na rys (a). Gdy potencja w pobli u z cza dren-bramka jest wy szy ni potencja z cza ród o-bramka, to przez kana typu n, który mo na wtedy traktowa jako rezystor o ma ej rezystancji, p ynie pr d wymuszany przez napi cie V GG, a na rezystorze tym powstaje spadek napi cia wytworzony 4

5 przez napi cie V DD. Napi cie polaryzacji przy o one do z cza p-n w kierunku zaporowym powoduje, zatem uformowanie si obszaru zubo onego przedstawionego na rys (a). Gdy napi cie ród a V DD zwi ksza si, to odpowiednio do niego zwi ksza si te pr d I D, co powoduje jeszcze wi ksze powi kszenie si obszaru zubo onego i jeszcze wi ksz rezystancj mi dzy drenem a ród em. Je li napi cie ród a V DD zwi ksza si w sposób ci g y, to obszar zubo ony w ko cu zajmuje ca y kana, jak to przedstawiono na rys (b). Od tego momentu dalsze zwi kszanie napi cia V DD nie powoduje ju wzrostu pr du I D (I = V/R, V, R, pr d I utrzymuje si, zatem na sta ym poziomie). Na rys (c) przedstawiono zale no mi dzy napi ciem V DS a pr dem I DS w sytuacji, gdy napi cie V GS = 0. Z rysunku tego wida wyra nie, e pr d I D b dzie wzrasta wraz ze wzrostem napi cia V DS, a do momentu poczynaj c, od którego b dzie mia on ju warto sta. Ta sta a warto nazywa si pr dem I DSS, indeks DS oznacza pr d p yn cy w kierunku od drenu do ród a, a ostatnia litera S indeksu oznacza stan tranzystora, a którym z cze dren-bramka jest zwarciem (V GS = 0). Symbole uk adowe i charakterystyki tranzystora polowego JFET 1. Symbole poszczególnych wyprowadze tranzystora JFET przedstawiono Symbole D, G i S oznaczaj kolejno jego: dren, bramk i ród o. Rys Symbole uk adowe tranzystorów JFET 2. Charakterystyka dren- ród o Na rys Przedstawiono charakterystyk dren- ród o tranzystorów JFET z kana em typu p i typu n. Je li napi cie V GS b dzie zwi ksza si (jest ono bardziej ujemne ni potencja kana u n), to w kanale tym wytworzy si natychmiast obszar zubo ony, co powoduje z kolei, e pr d potrzebny do odci cia kana u zostanie zmniejszony. Na rys (a) przedstawiono krzyw odpowiadaj c napi ciu V GS = -1 V. Na jej podstawie mo na wysnu wniosek, e napi cie bramki dzia a jak sterownik, który (przy danym napi ciu V DS ) mo e zmniejsza pr d drenu. Gdy napi cie V GS jest bardziej dodatnie ni potencja kana- u p tranzystora JFET, to pr d drenu b dzie zmniejsza si poczynaj c od I DSS, jak to przedstawiono na rys (b). 5

6 Je li napi cie V GS zwi ksza si w sposób ci g y, to odpowiednio zmniejsza si pr d drenu. Gdy napi cie V GS osi gnie pewn warto, to pr d drenu b dzie zmniejszany do zera i b dzie niezale ny od warto ci napi cia V DS. Napi cie ród o-bramka jest w tym momencie nazywane napi ciem odci cia, które zwykle oznacza si symbolem Vp lub V GS(odci cie). Z rysunku mo na wywnioskowa, e dla tranzystora FET z kana em typu n napi cie Vp jest ujemne, a dla tranzystora FET z kana em typu p napi cie to jest dodatnie. Rys Charakterystyka z cza dren- ród o tranzystora polowego JFET 3. Charakterystyka przej ciowa Nast pn charakterystyk tranzystora JFET jest charakterystyk przej ciowa. Jest to krzywa zmian pr du drenu I D w zale no ci od napi cia bramka- ród o V GS, podczas, gdy napi cie ród o-dren V DS jest sta e. Na tej krzywej przej ciowej do najwa niejszych nale dwa punkty I DSS i Vp. Gdy po o enie tych punktów ustali si, nanosz c je na osie wspó rz dnych, to pozosta e punkty mo na otrzyma z tej charakterystyki przej ciowej lub obliczaj c je z poni szego wzoru: Z zale no ci (8-1-1) mo na obliczy : gdy V GS =0, to I D =I DSS, gdy I D =0, to V GS =Vp Tranzystor JFET polaryzuje si zwykle wybieraj c punkt pracy po rodku mi dzy punktami Vp i I DSS krzywej przej ciowej. 6

7 Rys Charakterystyka dren- ród o oraz charakterystyka przej ciowa tranzystora JFET Dla danego pr du I D i napi cia Vp w uk adzie pomiarowym przedstawionym: na rys (a) napi cie V GS = 0; na rys (b) napi cie V GS ma du warto ujemn. (a) Uk ad pomiarowy pr du I DSS (b) Uk ad pomiarowy napi cia Vp lub V GS (odci cia) NIEZB DNY SPRZ T LABORATORYJNY 1. KL podstawowy modu edukacyjny z laboratorium uk adów elektrycznych 2. KL modu uk adu z tranzystorem FET 3. Multimetr 7

8 PROCEDURA A. Pomiar pr du drenu I DSS 1. Ustawi modu KL na module KL (modu edukacyjny laboratorium z podstawowych uk adów elektrycznych), poczym zlokalizowa blok b. 2. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Po czy punkt V+ regulowanego zasilania znajduj cy si w module KL z punktem V+ modu- u KL i ustawi pokr t o regulacji napi cia na min. 3. Do czy amperomierz mierz cy pr d I DSS. 4. Reguluj c napi cie V+ (V DD ) od warto ci 3 do 18 V, odczytywa na amperomierzu kolejne warto ci pr du I DSS i zapisywa je w tablicy Rys Uk ad pomiarowy pr du I DSS 8

9 Rys Schemat monta owy (modu KL blok b) B. Pomiar pr du bramki I GS 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku (z wyj tkiem wtyków mostkuj cych oznaczonych symbolami # i $). Do modu u KL doprowadzi napi cia sta e +5 V i -5 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Do czy amperomierz mierz cy pr d I GS. 3. Do punktu V G do czy napi cie sta e +5 V umieszczaj c w uk adzie wtyk mostkuj cy oznaczony symbolem $. Zmierzy warto napi cia V GS i zapisa w tablicy Usun z uk adu wtyk mostkuj cy oznaczony symbolem $. 4. Do punktu V G do czy napi cie sta e -5 V umieszczaj c w uk adzie wtyk mostkuj cy oznaczony symbolem #. Zmierzy warto napi cia V GS i zapisa w tablicy Tablica

10 Rys Uk ad pomiarowy pr du I GS Rys Schemat monta owy (modu KL blok b) B. Pomiar napi cia odci cia Vp 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do czy do uk adu potencjometr VR4 za pomoc przewodów po czeniowych. Do modu u KL doprowadzi napi cia sta e +12 V i -12 V z zasilacza o napi ciu ustawionym na sta e i napi ciu regulowanym znajduj cego si w module KL Ustawi napi cie V+ na 12 V. 2. Do czy amperomierz mierz cy pr d I D. 3. Potencjometr VR4 (1 M ) ustawi tak, aby pr d I D = Gdy pr d I D = 0, zmierzy woltomierzem napi cie V GS = Vp =. 10

11 Rys Schemat monta owy (modu KL blok b) PODSUMOWANIE Je li napi cie V GS = 0, to pr d I D ro nie, a osi gnie sta warto oznaczan I DSS. W tranzystorze JFET z kana em typu n pr d bramki I GS p ynie, gdy napi cie V GS jest dodatnie a, gdy V GS jest ujemne, to pr d I GS = 0. Napi cie odci cia tranzystora JFET Vp jest równe warto ci V GS, gdy I D = 0. 11

12 wiczenie 8-2 W asno ci tranzystora MOSFET PRZEDMIOT WICZENIA 1. Poznanie budowy i zasady pracy tranzystora MOSFET. 2. Pomiar charakterystyk tranzystora MOSFET. DYSKUSJA Budowa, w asno ci i symbole uk adowe tranzystorów typu MOSFET Tranzystory typu MOSFET dzieli si na: typu MOSFET z kana em zubo onym i typu MOSFET z kana em wzbogaconym. Budow tych tranzystorów przedstawiono na rysunku 8-2-1(a) i odpowiednio 8-2-1(b). Poniewa w tranzystorze MOSFET z warstw zubo on kana ju wyst puje, to pr d I DS b dzie wytwarzany wtedy, gdy zostanie przy- o one napi cie V DS. Poniewa w tranzystorze MOSFET z kana em wzbogaconym, obszar wewn trzny nie wyst puje, zatem do bramki tranzystora nale y przy o one napi cie takie, aby formuj c kana wytworzy w nim jony dodatnie (w przypadku kana u typu p) lub ujemne (w przypadku kana u typu n). Nast pnie, aby spowodowa przep yw pr du I DS, nale y przy o y napi cie V DS. Rys Budowa tranzystora typu MOSFET W asno ci tranzystora typu MOSFET z kana em zubo onym Zasad formowania si warstwy zubo onej w tranzystorze typu MOSFET z kana em zubo onym przedstawiono na rys

13 Rys Obszar zubo ony w tranzystorze MOSFET z kana em zubo onym typu n Aby powi kszy obszar warstwy zubo onej, przy ujemnym napi ciu doprowadzonym do bramki G tranzystora, ujemne adunki znajduj c si w kanale typu n b d czy si z indukowanymi w nim adunkami dodatnimi. Z drugiej strony, je li przy o y si napi cie +V GS, to b dzie indukowa o si wi cej adunków zwi kszaj c przewodno kana u, co w efekcie spowoduje wzrost pr du. Rys Charakterystyki tranzystora MOSFET z kana em zubo onym typu n 13

14 Na podstawie charakterystyki tranzystora MOSFET z kana em zubo onym typu n przedstawionego na rys mo emy oceni, kiedy tranzystor ten mo e pracowa przy napi ciu V GS dodatnim, a kiedy ujemnym. Ujemne napi cie U GS powoduje zmniejszenie pr du drenu, a do momentu, gdy zostanie wytworzony pr d odci cia i nie b dzie p yn pr d I D. Bramka jest odizolowana od kana u i pr d I GS nie jest wytwarzany, niezale nie od tego czy napi cie V GS jest dodatnie czy ujemne. Symbol uk adowy tranzystora typu MOSFET z kana em zubo onym Na rys (a) przedstawiono symbol uk adowy tranzystora typu MOSFET z kana em zubo onym. Oprócz typowych wyprowadze G, D i S, symbol ten zawiera jeszcze jedno wyprowadzenie tj. pod o e, na podstawie oznaczenia, którego, mo na zidentyfikowa ten element. Symbol pod o a jest oznaczany strza k, której kierunek oznacza w tym przypadku, e kana jest typu p. Na rysunku przedstawiono symbol uk adowy, budow i charakterystyk tranzystora MOSFET z kana em zubo onym typu p. Rys Budowa, symbol uk adowy i charakterystyki tranzystora MOSFET z kana em zubo onym typu p 14

15 W asno ci tranzystora typu MOSFET z kana em wzbogaconym Na rys przedstawiono schemat struktury tranzystora MOSFET z kana em wzbogaconym typu n, w którego strukturze podstawowej nie ma wewn trznego kana u mi dzy drenem D a ród em S. Je li mi dzy wyprowadzenia D i S tego tranzystora przy o y si napi cie +V GS, to zaindukowane adunki ujemne uformuj kana. Charakterystyk tego kana u przedstawiono na rys (c). Z rysunku tego mo na wywnioskowa, e gdy napi cie V GS nie przekroczy warto ci V T (napi cie progowe), to nie b dzie p yn aden pr d. Je li natomiast napi cie V GS przekroczy warto progow, to pr d I D zacznie narasta. Korzystaj c ze wzoru mo na wykre li charakterystyk przej ciow. We wzorze tym K jest typowo równe 0,3 ma/v 2, przy czym nie wyst puje w nim pr d I DSS, gdy pr d ten nie p ynie wtedy, gdy V GS = 0. Chocia tranzystor MOSFET z kana em wzbogaconym w porównaniu z tranzystorem MOSFET z kana em zubo onym ma wi cej ogranicze w zakresie przewodzenia, to jednak ze wzgl du na uproszczon struktur i mniejsze wymiary tranzystor tego typu jest szeroko stosowany do budowy uk adów scalonych. (a) Budowa Rys Budowa, symbol uk adowy i charakterystyki tranzystora MOSFET z kana em wzbogaconym typu n 15

16 Budow, symbol uk adowy i charakterystyki tranzystora MOSFET z kana em wzbogaconym typu p przedstawiono na rys Rys Budowa, symbol uk adowy i charakterystyki tranzystora MOSFET z kana em wzbogaconym typu p Symbole uk adowe tranzystorów MOSFET z kana em wzbogaconym Linia przerywana poprowadzona mi dzy D i S wskazuje, e pierwotnie kana mi dzy D i S nie istnieje. Kana typu p Rys Symbole uk adowe tranzystorów z kana em wzbogaconym 16

17 NIEZB DNY SPRZ T LABORATORYJNY 1. KL podstawowy modu edukacyjny z laboratorium uk adów elektrycznych 2. KL modu uk adu z tranzystorem FET 3. Multimetr PROCEDURA A. Pomiar pr du drenu I DSS 1. Ustawi modu KL na module KL (modu edukacyjny laboratorium z podstawowych uk adów elektrycznych), poczym zlokalizowa blok b. 2. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Doprowadzi do modu u KL napi cie V+ regulowanego zasilania z modu u KL i ustawi pokr t o regulacji napi cia na min. 3. Do czy amperomierz mierz cy pr d I DSS. 4. Reguluj c napi cie V+ (V DD ) od warto ci 3 do 18 V, odczytywa na amperomierzu kolejne warto ci pr du I DSS i zapisywa je w tablicy Rys Uk ad pomiarowy pr du I DSS 17

18 Rys Schemat monta owy (modu KL blok b) B. Pomiar napi cia odci cia Vp 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do czy do uk adu potencjometr VR4 za pomoc przewodów po czeniowych. 2. Do modu u KL doprowadzi napi cie sta e -12 V i napi cie V+ z zasilacza o napi ciu ustawionym na sta e i napi ciu regulowanym znajduj cego si w module KL Ustawi napi cie V+ na 12 V. 3. Do czy amperomierz mierz cy pr d I D. 4. Potencjometr VR4 (1 M ) ustawi tak, aby pr d I D = Gdy pr d I D = 0, zmierzy woltomierzem napi cie V GS = Vp = V. 6. Ustawi potencjometr VR4 tak, aby napi cie V GS = 0 V. Zmierzy pr d I D = ma. Rys Uk ad pomiarowy pr du Vp 18

19 Rys Schemat monta owy (modu KL blok b) PODSUMOWANIE Zmierzono warto ci pr du I DSS i napi cia Vp tranzystora MOSFET z kana em zubo onym typu n. Je li napi cie V GS = 0, to pr d I D ro nie wraz V DS a do momentu, gdy ustali si na warto ci nazywanej I DSS. Gdy napi cie ujemne V GS maleje, to maleje te pr d drenu I D. Gdy I D = 0, to warto napi cia V GS jest napi ciem odci cia Vp. Tranzystory MOSFET s stosowane szeroko w uk adach scalonych wysokiej skali integracji. Poniewa w zwi zku z wysok impedancj wej ciow tych tranzystorów indukuje si w nich atwo adunek elektryczny, nie nale y zatem dotyka ich wyprowadze i sk adowa w specjalnej folii nieelektryzuj cej si, aby uchroni je w ten sposób przed uszkodzeniem. 19

20 Rozdzia 9 Wzmacniacze z tranzystorami polowymi (FET) wiczenie 9-1 Wzmacniacz JFET w uk adzie ze wspólnym ród em PRZEDMIOT WICZENIA 1. Zapoznanie si z konfiguracj polaryzowania tranzystora JFET. 2. Pomiar charakterystyk statycznych i dynamicznych wzmacniacza z tranzystorem JFET pracuj cego w uk adzie OS. DYSKUSJA Poni ej wymieniono trzy najwa niejsze parametry tranzystora FET: W powy szych trzech wzorach symbole Id, Vgs i Vds oznaczaj odpowiednio: id: pr d drenu (przy ma ych sygna ach przemiennych) Vgs: napi cie przemienne przy o one mi dzy bramk a ród o (ma y sygna ) Vds: napi cie przemienne generowane w uk adzie dren D i ród o S. Uk ad polaryzacji tranzystora JFET 1. Konfiguracj polaryzacji ustawionej na sta e tranzystora JFET przedstawiono na rys

21 (1) Na rys (a) przedstawiono uk ad polaryzacji ustawionej na sta e dla tranzystora FET z kana em typu p, w którym wynikiem przy o enia napi cia V DD jest napi cie V DS i pr d I D, a efektem przy o enia napi cia V GG jest napi cie V GS. Na rys (b) przedstawiono charakterystyk drenu i punkt pracy. Z równania drugiego prawa Kirhoffa dla uk adu wyj ciowego Vdd=IdxRd+Vds mo na wykre li prost obci enia dla sygna u sta ego i umie ci (wybra ) na niej punkt pracy. (2) Gdy I D = 0 V DD = V DS (punkt A) (3) Gdy V DS = 0 I D = V DD / R D = 20 V / 2,5 k = 8 ma (punkt B) Linia prosta cz ca punkty A, B i C jest prost obci enia dla sygna u sta ego. (4) Poniewa I G 0 (Ri jest bardzo du a), zatem V RG 0 V, a V GS = V G V S = V GG = 2 V Po o enie punktu pracy mo na uzyska obliczaj c wspó rz dne punktu przeci cia Q prostej obci enia dla sygna ów sta ych z krzyw odpowiadaj c napi ciu V GS = 2 V. Wspó rz dne punktu Q (V DSQ, I DQ ) mo na te obliczy z poni szych dwóch równa : V DSQ = V DD I DQ R D I DQ = I DSS (1 V GSQ /Vp) 2 Rys Uk ad polaryzacji sta ej tranzystora JFET z kana em typu p 2. ród o konfigurowania polaryzacji automatycznej tranzystora JFET: jak przedstawiono na rysunkach 8.2 (a) (b). (1) Gdy do drenu jest przy o one jedno napi cie zasilania V DD, to mo na uzyska automatyczn polaryzacj bramki i ród a tak, e efektem tego b dzie powstanie adekwatnego punktu pracy. (2) Poniewa rezystancja wej ciowa Ri jest bardzo du a, zatem I G 0, V RG = 0 = V G, V S = I S x R S I D x R S, V GS = V G V S = 0 V S = -I D x R S (3) Wykre lanie prostej obci enia: a. Zgodnie z drugim prawem Kirhoffa dla uk adu wyj ciowego: Vdd = IdRd+Vds+IdRs b. Gdy I D = 0, V DS = V DD = 12 V (punkt A) 21

22 c. Gdy V DS = 0, to I D = V DD / (R D + R S ) = 12 V / 3 k = 4 ma (punkt B) d. Linia prosta cz ca punkty A i B jest prost obci enia dla sygna ów sta ych. Punkt pracy le y w miejscu przeci cia si tej prostej obci enia z krzyw dla V GS. Rys Uk ad polaryzacji automatycznej tranzystora JFET 3) Konfiguracja polaryzowania tranzystora JFET za pomoc dzielnika napi ciowego: Na rys przedstawiono uk ad dzielnika napi ciowego dla tranzystora JFET, w którym nie ma innego ustawienia napi cia V G ni warto 0, rozwi zania równania dla napi cia V GS i pr du I D s takie same jak równa dla polaryzacji automatycznej. Rys Uk ad polaryzacji z dzielnikiem napi ciowym tranzystora JFET Tranzystor FET typu mo e pracowa w trzech konfiguracjach wzmacniania (analiza dla ma ych sygna ów). Te trzy konfiguracje wykorzystuje si te do konstrukcji wzmacniaczy z tranzystorami FET: 22

23 1. Wspólne ród o (OS) 2. Wspólny dren (OD) 3. Wspólna bramka (OG) Wzmacniacz JFET w uk adzie OS Na rys przedstawiono wzmacniacz JFET pracuj cy w uk adzie wspólnego ród a (OS). Faza sygna u wyj ciowego jest przesuni ta w stosunku do sygna u wej ciowego o 180. Rys Uk ad wzmacniacza JFET pracuj cy w uk adzie wspólnego ród a (OS) Tranzystor FET pracuj cy jako rezystor (zmienny) regulowany napi ciem (VVR lub VCR) Z charakterystyki drenu przedstawionej na rys (a) mo na wywnioskowa, e: gdy tranzystor FET pracuje w obszarze przewodzenia, w którym napi cie V DS jest bardzo ma- e, lecz nadal zale y od odci cia, to pr d drenu jest wprost proporcjonalny do napi cia ród o-dren V DS. Innymi s owy, rezystancja kana u mi dzy drenem a ród em jest regulowana przez napi cie V GS, i tranzystor FET mo e wtedy dzia a rezystor regulowany napi ciem (VVR), w którym napi cie jest u ywane do regulacji rezystancji. Na rys (b) przedstawiono fragment wzmacniania obszaru niskonapi ciowego, gdy tranzystor FET jest zastosowany jako potencjometr VVR. Ze wzgl du na to, e nachylenie ka dej krzywej reprezentuje rezystancj Rds, mo emy atwo otrzyma warto tej rezystancji, o ile funkcj z cza GS jest regulacja napi cia. Na przyk ad, gdy V GS = 0, to nachylenie krzywej jest najbardziej strome, a rezystancja jest minimalna; gdy natomiast V GS = -6 V, to nachylenie krzywej jest najmniej strome, a rezystancja jest maksymalna. Zmian stanu rezystancji tranzystora FET w funkcji napi cia regulacji przedstawiono na rys. 9-23

24 1-5(b) oraz zilustrowano krzyw przedstawiona rys (c). Jest oczywiste, e wraz ze wzrostem napi cia V GS b dzie wzrasta rezystancja rd, chocia wzrost ten nie b dzie liniowy. Rys Stan pracy tranzystora FET u ywany jako VVR NIEZB DNY SPRZ T LABORATORYJNY 1. KL podstawowy modu edukacyjny z laboratorium uk adów elektrycznych 2. KL modu uk adu wzmacniacza FET 3. Oscyloskop 4. Multimetr 24

25 PROCEDURA A. Wzmacniacz JFET w uk adzie ze wspólnym ródlem i polaryzacj automatyczn 1. Ustawi modu KL na module KL (modu edukacyjny laboratorium z podstawowych uk adów elektrycznych), poczym zlokalizowa blok c. 2. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku (z wyj tkiem wtyku mostkuj cego oznaczonego symbolem #). Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Rezystor R12 (3,3 k ) jest teraz rezystorem R D. 3. Pos uguj c si woltomierzem napi cia sta ego zmierzy i zapisa w tablicy napi cia V DS, V GS i V D. 4. Do wyprowadze wej ciowych IN (TP1) doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT1 (TP5) do czy oscyloskop. 5. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT1. Porówna ze sob sygna y wej ciowy i wyj ciowy. Obliczy wzmocnienie Av. 6. Usun wtyk mostkuj cy cz cy rezystor R12 (3,3 k ) z drenem. Umie ci w uk adzie wtyk mostkuj cy oznaczony symbolem #, aby zmieni rezystancj R D z R13 na R16 (6,8 k ). 7. Przywróci rezystor R D = R12 (3,3 k ) i od czy kondensator C3 (22 µf), a nast pnie powtórzy kroki od 3 do 5 niniejszej procedury. 25

26 26

27 Tablica Rys Wzmacniacz FET pracuj cy w uk adzie OS z polaryzacj automatyczn 27

28 Rys Schemat monta owy (modu KL blok c) B. Wzmacniacz z tranzystorem JFET ze wspólnym ród em i polaryzacj za pomoc dzielnika napi cia 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Pos uguj c si woltomierzem napi cia sta ego zmierzy i zapisa w tablicy napi cia V DS, i V GS. 3. Do wyprowadze wej ciowych IN (TP1) doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT1 (TP5) do czy oscyloskop. 4. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT1. Porówna ze sob sygna y wej ciowy i wyj ciowy. Obliczy wzmocnienie Av. 5. Od czy kondensator C3 usuwaj c z uk adu wtyk mostkuj cy oznaczony symbolem #, a nast pnie powtórzy kroki od 2 do 4 niniejszej procedury. 28

29 Tablica Rys Wzmacniacz FET pracuj cy w uk adzie OS z polaryzacj za pomoc dzielnika napi cia 29

30 Rys Schemat monta owy (modu KL blok c) PODSUMOWANIE Zmierzono dla wzmacniacza JFET pracuj cego w uk adzie OS wzmocnienie napi ciowe oraz ró nic faz sygna ów wej ciowego i wyj ciowego. Podobnie jak w przypadku wzmacniacza tranzystorowego pracuj cego w uk adzie OE ró nica faz sygna- ów wej ciowego i wyj ciowego wynosi 180, czyli sygna y te nie s w fazie. Wzmocnienie napi ciowe zale y od wielko ci rezystancji R D. Im wi ksza warto rezystancji R D, tym wi ksze wzmocnienie napi ciowe (Av=gmRd, Rd =rd/r D ). Ponadto wzmocnienie napi ciowe jest te okre lone przez kondensator obej ciowy ród a. Je- li kondensator ten zostanie od czony, to wzmocnienie napi ciowe wzmacniacza OS zmniejszy si, gdy zostanie wprowadzone ujemne sprz enie zwrotne. 30

31 wiczenie 9-2 Wzmacniacz JFET w uk adzie ze wspólnym drenem PRZEDMIOT WICZENIA 1. Zapoznanie si z konfiguracj polaryzacji wzmacniacza z tranzystorem JFET pracuj cego w uk adzie ze wspólnym drenem (OD). 2. Pomiar charakterystyk statycznych i dynamicznych wzmacniacza z tranzystorem JFET pracuj cego w uk adzie ze wspólnym drenem (OD). DYSKUSJA Wzmacniacz z tranzystorem JFET pracuj cy w uk adzie OD (wspólny dren) przedstawiono na rys Wzmacniacz ten jest podobny do wzmacniacza tranzystorowego pracuj cego w uk adzie OC (wspólny kolektor). Parametry wzmacniacza JFET w uk adzie OD s nast puj ce: Sygna wyj ciowy ma tak sam faz, któr ma sygna wej ciowy. Impedancja wej ciowa Zi jest bardzo du a (Zi = ). Rys Wzmacniacz JFET w uk adzie OD 31

32 NIEZB DNY SPRZ T LABORATORYJNY 1. KL podstawowy modu edukacyjny z laboratorium uk adów elektrycznych 2. KL modu uk adu wzmacniacza FET 3. Oscyloskop PROCEDURA A. Wzmacniacz JFET w uk adzie ze wspólnym drenem i polaryzacj automatyczn 1. Ustawi modu KL na module KL (modu edukacyjny laboratorium z podstawowych uk adów elektrycznych), poczym zlokalizowa blok c. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Pos uguj c si woltomierzem napi cia sta ego zmierzy i zapisa napi cia: V G, V S i V GS. V G = V S = V GS = 3. Do wyprowadze wej ciowych IN (TP1) doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT2 (TP6) do czy oscyloskop. 4. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT2. Porówna ze sob fazy sygna ów wej ciowego i wyj ciowego. Obliczy wzmocnienie Av. 32

33 Tablica Rys

34 Rys Schemat monta owy (modu KL blok c) B. Wzmacniacz JFET pracuj cy w uk adzie ze wspólnym drenem i polaryzacj za pomoc dzielnika napi cia 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Pos uguj c si woltomierzem napi cia sta ego zmierzy i zapisa napi cia: V G, V S i V GS. V G = V S = V GS = 3. Do wyprowadze wej ciowych IN (TP1) doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT2 (TP6) do czy oscyloskop. 4. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT2. Porówna ze sob fazy sygna ów wej ciowego i wyj ciowego. Obliczy wzmocnienie Av. 34

35 Tablica Rys

36 Rys Schemat monta owy (modu KL blok c) PODSUMOWANIE Zmierzono dla wzmacniacza JFET pracuj cego w uk adzie ze wspólnym drenem (OD) wzmocnienie napi ciowe oraz ró nic faz sygna ów wej ciowego i wyj ciowego. Podobnie jak w przypadku wzmacniacza tranzystorowego pracuj cego w uk adzie OC sygna y wej ciowy i wyj ciowy maj t sam faz (0 ), czyli sygna y te s w fazie. Wzmocnienie wzmacniacza JFET w uk adzie OD jest nieco mniejsze od 1. 36

37 wiczenie 9-3 Wzmacniacz MOSFET w uk adzie ze wspólnym ród em PRZEDMIOT WICZENIA 1. Zapoznanie si z konfiguracj polaryzacji wzmacniacza z tranzystorem MOSFET pracuj cego w uk adzie ze wspólnym ród em (OS). 2. Pomiar charakterystyk dynamicznych wzmacniacza z tranzystorem MOSFET pracuj cego w uk adzie ze wspónym ród em (OS). DYSKUSJA Na rys przedstawiono uk ad polaryzacji z dzielnikiem napi cia tranzystora MOS- FET z kana em zubo onym typu n. Uk ad ten mo na zastosowa do tranzystora MOSFET zarówno z kana em zubo onym jak i wzbogaconym. Zgodnie z twierdzeniem Thevenina: Rys Uk ad polaryzacji za pomoc dzielnika napi cia tranzystora MOSFET z kana em zubo onym typu n. 37

38 NIEZB DNY SPRZ T LABORATORYJNY 1. KL podstawowy modu edukacyjny z laboratorium uk adów elektrycznych 2. KL modu uk adu wzmacniacza FET 3. Oscyloskop PROCEDURA A. Wzmacniacz MOSFET w uk adzie ze wspólnym ród em i polaryzacj automatyczn 1. Ustawi modu KL na module KL (modu edukacyjny laboratorium z podstawowych uk adów elektrycznych), poczym zlokalizowa blok d. Wykona po- czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Do wyprowadze wej ciowych IN doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT do czy oscyloskop. 3. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT. Porówna fazy sygna ów wej ciowego i wyj ciowego. Obliczy wzmocnienie Av. 4. Od czy kondensator C7 (22 µf), usuwaj c wtyk mostkuj cy oznaczony symbolem #, a nast pnie powtórzy kroki 2 i 3 niniejszej procedury. 38

39 Tablica Rys Wzmacniacz typu MOSFET pracuj cy w uk adzie z OS z polaryzacj automatyczn 39

40 Rys Schemat monta owy (modu KL blok d) B. Wzmacniacz MOSFET pracuj cy w uk adzie ze wspólnym ród em i z polaryzacj za pomoc dzielnika napi cia 1. Wykona po czenia pos uguj c si uk adem pomiarowym przedstawionym na rys i schematem monta owym przedstawionym na rysunku Do modu u KL doprowadzi napi cie sta e +12 V z zasilacza o napi ciu ustawionym na sta e znajduj cego si w module KL Do wyprowadze wej ciowych IN doprowadzi z generatora funkcyjnego znajduj cego si w module KL sygna sinusoidalny o cz stotliwo ci 1 khz. Do wyprowadze wyj ciowych OUT do czy oscyloskop. 3. Stopniowo zwi ksza amplitud sygna u sinusoidalnego a do momentu, gdy przebieg wy wietlany przez oscyloskop jeszcze nie jest odkszta cony. Zmierzy i zapisa w tablicy przebieg na wej ciu IN oraz przebieg na wyj ciu OUT. Porówna fazy sygna ów wej ciowego i wyj ciowego. Obliczy wzmocnienie Av. 4. Od czy kondensator C7 (22 µf), usuwaj c wtyk mostkuj cy oznaczony symbolem #, a nast pnie powtórzy kroki 2 i 3 niniejszej procedury. 40

41 Tablica Rys Wzmacniacz z tranzystorem MOSFET w uk adzie OS z polaryzacj za pomoc dzielnika napi cia 41

42 Rys Schemat monta owy (modu KL blok d) PODSUMOWANIE Zmierzono dla wzmacniacza z tranzystorem MOSFET pracuj cego w uk adzie OS wzmocnienie napi ciowe oraz ró nic faz sygna ów wej ciowego i wyj ciowego. Podobnie jak w przypadku wzmacniacza z tranzystorem JFET pracuj cego w uk adzie OS ró nica faz sygna ów wej ciowego i wyj ciowego wynosi 180, czyli sygna y te nie s w fazie. Ponadto wzmocnienie napi ciowe jest te okre lone przez pojemno kondensatora obej ciowego ród a. Je li kondensator ten od czy si, to wzmocnienie napi ciowe wzmacniacza z tranzystorem MOSFET w uk adzie OS zmniejszy si, gdy zostanie wprowadzone ujemne sprz enie zwrotne. 42

43 Notatki 43

44 DYSTRYBUCJA I SERWIS: NDN Zbigniew Daniluk Warszawa, ul. Janowskiego 15 tel./fax (0-22) , ndn@ndn.com.pl