Demonstracyjna wersja systemu OS-9 dla BCC-01
|
|
- Grzegorz Górecki
- 6 lat temu
- Przeglądów:
Transkrypt
1 W-w Demonstracyjna wersja systemu OS-9 dla BCC-01 Wykonał: Grzegorz Goc ARR semestr 8 Prowadzący: dr inż. Marek Wnuk
2 Wstęp i założenia projektowe Celem projektu było uruchomienie systemu OS-9 na uniwersalnym pakiecie BCC-01 wyposażonym w mikrokontroler MC68332 (CPU32). Zadanie powinno być zrealizowane w kilku etapach: 1. rozpoznanie sposobów inicjacji OS-9 2. załadowanie i uruchomienia OS-9 poprzez BDM 3. załadowanie i uruchomienie OS-9 poprzez S-Rekordy 4. wypalenie układu EPROM umożliwiającego uruchomienie OS-9 w systemie wbudowanym BCC-01 OS-9 jest wielozadaniowym systemem operacyjnych szeroko stosowanym w przemyśle. Cechuje się on dużą skalowalnością i. modułowością. Własności te umożliwiają dobór konfiguracji systemu idealnie dostosowanej do wymagań bez dodatkowych nadmiarowych elementów zarówno w małych systemach wbudowanych jak również w dużych systemach dyskowych. OS-9 koncepcyjne zbliżony jest do systemu QNX Neutrino. Należy jednak zaznaczyć iż OS-9 pierwotnie przeznaczony był dla procesorów Motorola, natomiast QNX Neutrino dla architektury x86. Pochodzenie w przypadku obu systemów determinuje pewne ich własności (struktury wewnętrzne, reprezentacja danych itp.). W tym względzie OS-9 przewyższa konkurenta. Mikrokontroler MC68332 (w dokumentacji Motoroli oznaczany również ogólniej jako CPU32) należy do rodziny 68K. Według szacowań (CHIP 6/2001 edycja polska) aktualnie na świecie istnieje ponad miliard instalacji wykorzystujących ten mikrosterownik. Ponadto procesory rodziny 68K były stosowane w komputerach osobistych Amiga, Atari ST/TT, Apple Macintosh, Sun, NeXT i innych jak również w komputerach przemysłowych z magistralą VME (aktualnie nowe konstrukcje bazowane są na PowerPC). M68K swoją architekturą jak również listą rozkazową przewyższają konkurencję zorientowaną na mikrokod (CISC). W związku z popularnością rodziny (oraz polityką firmy Motorola), dostępny jest duży zestaw narzędzi i dokumentacji zarówno w języku angielskim i polskim. MC68332 jest mikrokontrolerem bazowanym na procesorze MC68020, pierwszym w pełni 32 bitowym przedstawicielem rodziny. Należy zaznaczyć iż już MC68000 wewnętrznie można uznać za konstrukcję 32 bitową, natomiast magistrale zewnętrzne były 16 bitowe. MC68332 w stosunku do MC68020 pozbawiony jest niektórych złożonych trybów adresowania.
3 Opis istotnych dla projektu cech BCC-01 oraz używanych narzędzi Płytka BCC (dalej zwana BCC-01) standartowo wyposażona była w 256KB RAMu jak również EPROM 256KB zawierający monitor firmy Motorola umożliwiający ładowanie S-Rekordów czyli odpowiednio spreparowanych plików (zwykle posiadających rozszerzenia.snn gdzie nn określa typ procesora, tutaj.s28 ) zawierających odwzorowanie zawartości pamięci wraz z adresami w formacie umożliwiającym przesłanie ich jako ASCII poprzez łącze szeregowe. Wbudowany standartowo monitor komunikuje się poprzez łącze szeregowe z programem emulującym terminal. Jako parametry komunikacji należy ustawić 19200bps, 8N1 (8 bitów w znaku, bez parzystości, 1 bit stopu). Używany był emulator terminala ProComm pracujący w środowisku M$-DOS. Działał on doskonale również z Win95/98, nie funkcjonował jednak w środowisku Win NT/2000. Ponadto podczas realizacji zadania wykorzystany był pakiet HiWare współpracujący z BCC-01 za pomocą BDM (Background Debug Mode), trybu emulacji i śledzenia mikrokontrolera. W celu użycia BDM należy skorzystać z łącza równoległego komputera. Pierwotnie kod wymagany do załadowania OS-9 przygotowany i przetestowany został w środowisku Asm-One 1.29 dla AmigaOS 2.0/3.9, ostatecznie skompilowany przy pomocy asemblera r68 i linkera l68 na komputerze modułowym PEP (eldorado.ict.pwr.wroc.pl) pracującym w środowisku OS-9 wersja 2.4. Problemy uruchomieniowe Podczas uruchamiania BDM w środowisku HiWare wystąpiły poważne problemy uniemożliwiające nawiązanie współpracy z BCC-01. Rozwiązanie ich okazało się najtrudniejszą częścią projektu. W przypadku braku łączności poprzez BDM należy sprawdzić czy spełnione są poniższe warunki: - Środowisko HiWare Tools w dostepnej wersji (tj. wersji 5.2.6) nie współpracuje poprawnie z M$ Win 2000/NT. Objawia się to poprzez niemożność nawiązania łączności, wynika to prawdopodobnie z wbudowanego w Win2000/NT mechanizmu ochrony pamięci, które to pojęcie jest całkowicie obce systemowi Win95/98. - Aby dołączyć BCC-01 poprzez BDM do portu równoległego komputera należy zastosować kabel zakończony z jednej strony łączem DB-25 męskim, z drugiej strony łączem DB-25 żeńskim. Połączenia pinów muszą być wykonane jeden do jednego. Zastosowanie przejściówki DB25 żeńska- DB25 żeńska i kabla do łączenia komputerów poprzez porty równoległe nie spełnia tego warunku ze względu na wewnętrzne skrzyżowanie linii sterujących. - Należy zwrócić szczególną uwagę czy Win98 zainstalował obsługę łącza równoległego (Plug&Pray). Ponieważ nie korzystałem wcześniej z łącza równoległego Win98 nie uznał za stosowne zainstalowanie sterownika portu. Zajętość portu sprawdza on w chwili swojego startu. W sytuacji kiedy najpierw uruchomiony był Win a następnie włączone zostało zasilanie BCC-01 łączność nie była nawiązywana z wyżej wymienionego powodu. Problem rozwiązał się
4 przypadkowo kiedy ponownie uruchomiłem komputer i doinstalował się sterownik portu. - Ponadto należy dla środowiska HiWare utworzyć odpowiednie pliki konfiguracyjne. Oto zawartość plików reset.cmd, startup.cmd, forcebdm.cmd dla opisanej powyżej konfiguracji BCC-01. Autor: dr inż. Marek Wnuk <ciąć tutaj> // Ten plik zawiera komendy dla HI-WAVE wykonywane przy uruchamianiu // interfejsu ICD dla BDM. // Inicjalizuje on niektore rejestry w MC68332 aby umozliwic dostep // do pamieci. // Dodatkowo zawiera komendy pozwalajace przechwycic wszystkie // przerwania przez ustawienie w tablicy wektorow wskaznika na // instrukcje "BGND" // dla plytki BCC (MW) ww 0xFFFFFA20 0x0006 ww 0xFFFFFA04 0x7F00 ww 0xFFFFFA00 0x42CF // SYPCR, System protection // SYNCR, Synthesizer control // MCR, Module configuration // ustawianie chip select-ow ww 0xFFFFFA44 0x3FFF // CSPAR0, Chip select and pin assignment ww 0xFFFFFA46 0x03BF // CSPAR1, Chip select and pin assignment ww 0xF7FFFA48 0x0604 // CSBART, Boot cs 64k blok ne EVB ww 0xF7FFFA4A 0x68f0 // CSORBT, Boot cs options // CSBAR0/CSOR0-CSBAR10/CSOR10 wl 0xFFFFFA4C 0x // cs0 : RAM WRITE U na BCC wl 0xFFFFFA50 0x // cs1 : RAM WRITE L na BCC wl 0xFFFFFA54 0x // cs2 : RAM READ UL na BCC wl 0xFFFFFA58 0x // cs3 : Nieuzywany wl 0xFFFFFA5C 0x // cs4 : Nieuzywany wl 0xFFFFFA60 0x // cs5 : Nieuzywany wl 0xFFFFFA64 0x // cs6 : Nieuzywany wl 0xFFFFFA68 0x // cs7 : Nieuzywany wl 0xFFFFFA6C 0x // cs8 : Nieuzywany wl 0xFFFFFA70 0xEFF8D830 // cs9 : LCD wl 0xFFFFFA74 0x // cs10: Nieuzywany //ww 0xfffffa17 0x00F7 //ww 0xfffffa15 0x0010 // PEPAR - sygnaly sterujace // DDRE - PORTE.4 - wyjscie RS A6 0 // inicjalizacja listy stosu (0 => A6) CATCHTRAPS // przechwycenie wszystkich przerwan TERMINAL 0x40 // initializacja emulacji terminala <ciąć tutaj>
5 Opis cech OS-9 istotnych w realizacji projektu Aby zainicjować działanie OS-9 w przypadku użycia S-Rekordów należy załadować procedurę bootującą jak również wymagane moduły systemowe w obszar pamięci nie kolidujący z wbudowanym monitorem. Kernel systemu po uruchomieniu przeszukuje dostępną pamięć i odnajduje poprzez nazwę inne moduły systemowe. Podstawowe parametry pracy systemu zawarte są w module init. Jak wspomniałem powyżej OS-9 jest systemem o budowie modułowej. Każdy moduł rozpoczyna się nagłówkiem: _msync: dc.w $4afc ;$0000 znacznik modulu _msysrev: dc.w $0001 ;$0002 numer wersji systemu _msize: dc.l END-START ;$0004 wielkosc modulu w bajtach _mowner: dc.l $ ;$0008 wlasciciel _name: dc.l modname-start ;$000C offset do nazwy modulu _maccess: dc.w $0555 ;$0010 zezwolenia na dostep _mtylan: dc.w $0c01 ;$0012 typ i jezyk (w kernel $c001) _mattrev: dc.w $a000 ;$0014 atrybuty i wersja modulu _medit: dc.w $0001 ;$0016 numer edycji modulu _musage: dc.l $ ;$0018 offset do komentarzy _msymbol: dc.l $ ;$001C offset tablicy symboli _mident: dc.w $0000 ;$0020 kod identyfikacyjny modulu _mspare: dc.w 0,0,0,0,0,0 ;$0022 zarezerwowalne _mparity: dc.w 0 ;$002E suma kontrolna Suma kontrolna liczona jest w następujący sposób: makecksum: ;oblizenie sumy kontrolnej lea START(pc),a0 ;zaladuj poczatek modulu lea _mparity(pc),a1 ;adres pola sumy kontrolnej moveq #-1,d0 ;ustw d1 na -1 move.w #(_mparity-start),d1 ;licnik dlugosci tablicy asr.w #1,d1 ;podziel przez 2 loop: move.w (a0)+,d2 ;pobirz wartosc eor.w d2,d0 ;xor dbf d1,loop move.w d0,(a1) rts Po standartowej części nagłówka wspólnej dla wszystkich typów modułów występuje część specyficzna dla danego typu. Część modułu wykonywalnego (prog) w tym jądra systemu: _mexec dc.l s-start ;$0030 ;offset do kodu wykonywalnego _mexcpt dc.l 0 ;$0034 ;obsluga Trap _mdata dc.l 0 ;$0038 ;wielkosc obszaru danych _mstack dc.l 0 ;$003C ;rozmiar stosu _midata dc.l 0 ;$0040 ;wskaznik inicjacji danych _midref dc.l 0 ;$0044 ;wskaźnik inicjacji wskaznikow
6 Moduł init nie jest wykonywalny. Dalsza część modułu init, po standartowym nagłówku zbudowana jest w następujący sposób: _reserved1: dc.l 0 ;$0030 nie uzywane _mpollsz: dc.w 32 ;$0034 wielkoc tablicy przerwan _mdvcnt: dc.w 0 ;$0036 wielkosc tablicy urzadzen _mprocs: dc.w 64 ;$0038 wielkoc tablicy procesow (64) _mpaths: dc.w 64 ;$003A wielkosc tablicy sciezek (64) _msysparam: dc.w 0 ;$003C offset do stringu parametrow modulu startowego (zwykle Sysgo) _msysgo: dc.w sname-start ;$003E offset do nazwy modulu startowego _msysdrive: dc.w 0 ;$0040 offset do nazwy domyslnej sciezki roboczej _mconsol: dc.w 0 ;$0042 offset do nazwa standartowej sciezki I/O _mextens: dc.w 0 ;$0044 offset do nazwy modulu rozszezajacego _mclock: dc.w 0 ;$0046 offset do nazwy modulu zegara systemowego _mslice: dc.w 2 ;$0048 ilosc taktow na segment czasu _mip_id: dc.w $0000 ;$004A interprocesor ID _msite: dc.l $ ;$004C kod instalacji _minstall: dc.w 0 ;$0050 offset do nazwy instalacji _mcputyp: dc.l 300 ;$0052 typ procesora CPU32 _mos9lvl: dc.b 2,2,3,0 ;$0056 poziom,wersja,edycja systemu _mos9rev: dc.w 0 ;$005A offset do nazwy poziom/rewizji systemu _msyspri: dc.w 0 ;$005C startowy priorytet systemowy _mminpty: dc.w 0 ;$005E startowy prog priorytetu _maxage: dc.w 0 ;$0060 maksymalny wiek procesu _reserved2: dc.l 0 ;$0062 nie uzywane _mevents: dc.w $0000 ;$0066 poczatkowy rozmiar tablicy zdarzen (0) _mcompat: dc.b $00 ;$0068 znaczniki kompatybilnosci _reserved3: dc.b $0f ;$0069 nie uzywane _mmemlist: dc.w memtable-start ;$006A offset do tablicy opisu pamieci _mstacksz: dc.w 256 ;$006C wielkosc stosu dla IRQ w długich słowach min=256 (1KB) _mcoldretry: dc.w 20 ;$006E ilosc ponowien dla chd przy starcie _reserved4: dc.l 0,0,0,0,0 ;$0070 nie uzywane ; modname: sname: dc.b "init",0,0 dc.b "Sysgo",0 memtable: dc.w 01 ;typ pamieci 01=SYS RAM dc.w 255 ;priorytet wyzszy pierwszy dc.w 1 ;dostep 1=USER 2=PARITY 4=ROMSEARCH dc.w 256 ;rozmar bloku dc.l $10000 ;poczatek blkou pamieci dc.l $40000 ;koniec bloku pamieci 256 kilo dc.w 0 ;offset string opisujacy dc.w 0 ;zarezerwowane musi byc zero dc.l 0 ;tanslacja adresu dc.l 0 ;zarezerwowane dc.l 0 ;zarezerwowane dc.l 0 ;terminator listy crcfield dc.l 0 ;pole dla CRC Powyższa tablica memtable opisuje obszary pamięci dostępne dla systemu.w tym przypadku dostępny jest jeden obszar (tablica zakończona jest przez długie słowo o wartości 0).
7 Po utworzeniu modułu init należy jeszcze przygotować procedurę bootującą jądro. Procedura ta powinna uruchomić kod zawarty w module kernel z odpowiednimi parametrami podanymi w rejestrach: d0.l Total RAM d1.b MPUType (#300) d2.b trapflag for db (#0) d3.l system startup 0-cold (1-quick) d4-d7/a2-a3 clear (a0) kernel entry (a1) boot rom entry (start) (a4) free RAM list (a5) exc jump table (a6) system globals data ptr - 0(vbr) (a7) ROM map Realizacja Projektu W systemie OS-9 możemy skorzystać ze standartowego kompilatora i linkera do utworzenia modułu init. Przygotowany kod w przypadku BCC-01 wygląda następująco: nam Init: OS-9 Configuration Module for BCC-01 Edition equ 2 current edition number Typ_Lang set (Systm<<8)+0 Attr_Rev set (ReEnt<<8)+0 psect init,typ_lang,attr_rev,edition,0,0 _INITMOD equ 1 flag reading init module CPUTyp set cpu type (68008/68000/68010) Level set 1 OS-9 Level One Vers set 2 Version 2.4 Revis set 4 Edit set 1 Edition IP_ID set 0 interprocessor identification code Site set 0 installation site code MDirSz set 128 initial module directory size (unused) PollSz set 32 IRQ polling table size (fixed) DevCnt set 32 device table size (fixed) Procs set 64 initial process table size (divisible by 64) Paths set 64 initial path table size (divisible by 64) Slice set 2 ticks per time slice SysPri set 128 initial system priority MinPty set 0 initial system minimum executable priority MaxAge set 0 initial system maximum natural age limit MaxMem set 0 top of RAM (unused) Events set 0 initial event table size (divisible by 8) Compat set 0 version smoothing byte Compat2 set 0 version smoothing byte StackSz set 1024 IRQ Stack Size in bytes (must be 1k <= StackSz < 256k) ColdRetrys set 0 number of retries for coldstart's "chd" before failing * Compat flag bit definitions SlowIRQ equ 1 xxxxxxx1 save all regs during IRQ processing NoStop equ 1<<1 xxxxxx1x don't use 'stop' instruction NoGhost equ 1<<2 xxxxx1xx don't retain Ghost memory modules NoBurst equ 1<<3 xxxx1xxx don't enable cache burst mode ZapMem equ 1<<4 xxx1xxxx wipe out memory that is allocated/freed NoClock equ 1<<5 xx1xxxxx don't start system clock during coldstart * Compat2 flag bit definitions ExtC_I equ 1<<0 xxxxxxx1 external instruction cache is coherent ExtC_D equ 1<<1 xxxxxx1x external data cache is coherent OnC_I equ 1<<2 xxxxx1xx on-chip instruction cache is coherent OnC_D equ 1<<3 xxxx1xxx on-chip data cache is coherent
8 DDIO equ 1<<7 1xxxxxxx don't disable data caching when in I/O use defsfile (any above definitions may be overridden in defsfile) * Special for BCC CPUTyp set cpu type DevCnt set 64 device table size (fixed) ColdRetrys set 20 number of retries for coldstart's "chd" before failing ExtCache equ ExtC_I!ExtC_Dexternal caches are absent Compat2 set 0 * Memory list definitions MemType macro dc.w \1,\2,\3,\4>>4 type, priority, access, search block size dc.l \5,\6 low, high limits (where it appears on local address bus) dc.w \7,0 offset to description string (zero if none), reserved dc.l \8,0,0 address translation adjustment (for DMA, etc.), reserved ifne \#-8 must have exactly eight arguments fail wrong number of arguments to MemType macro endc endm * Configuration module body dc.l MaxMem (unused) dc.w PollSz IRQ polling table dc.w DevCnt device table size dc.w Procs initial process table size dc.w Paths initial path table size dc.w SysParam parameter string for first executable module dc.w SysStart first executable module name offset dc.w SysDev system default device name offset dc.w ConsolNm standard I/O pathlist name offset dc.w 0 Customization module name offset dc.w ClockNm clock module name offset dc.w Slice number of ticks per time slice dc.w IP_ID interprocessor identification dc.l Site installation site code dc.w MainFram installation name offset dc.l CPUTyp specific family processor in use dc.b Level,Vers,Revis,Edit OS-9 Level dc.w OS9Rev OS-9 revision string offset dc.w SysPri initial system priority dc.w MinPty initial system minimum executable priority dc.w MaxAge maximum system natural age limit dc.l MDirSz module directory size (unused) dc.w Events initial event table size (number of entries) dc.b Compat version change smooth byte dc.b Compat2 version change smooth byte #2 dc.w MemList memory definitions dc.w StackSz/4 IRQ stack size (in longwords) dc.w ColdRetrys coldstart's "chd" retry count dc.w 0,0,0,0,0 reserved dc.w 0,0,0,0,0 reserved * Configuration name strings OS9Rev dc.b "OS-9/68K V",Vers+'0',".",Revis+'0',0 * The remaining names are defined in the "systype.d" macro CONFIG * memory list definitions for init module (user adjustable) align MemList MemType SYSRAM,255,B_USER+B_PARITY,$10000,$ ,$ ,OnRAM,0 dc.l 0 end of list OnRAM dc.b "RAM",0 ends Procedura ładująca system została zrealizowana następująco:
9 psect boot,257,0,0,0,boot RAM_MEM equ $10000 RAM_SIZE equ $30000 ROM_MEM equ 0 ROM_SIZE equ $10000 use defsfile BOOT clr.l d0 *zerowanie VBR movec d0,vbr ori.w #% ,sr *maska przerwan na 111 obsluga tylko NMI *ustawienie tablicy wektorow przerwan move.w #(254-1),d0 *licznik petli movea.l #8,a0 *adres pierwszego ustawianego wektora w tablicy lea BadExeption(pc),a1 *adres procedury obslugi bledu przerwania loop1 move.l a1,(a0) *zapisz do wektora adres procedury dbf d0,loop1 *czy koniec petli *odszukaj kernel i skocz lea KERNELMOD(pc),a0 *adres modulu kernela adda.l #$30,a0 RAM: move.l #RAM_MEM,a4 ;zaladuj do a4 adres poczatku ramu move.l #0,(a4) ; wskaznik na nastepny blok ;zapisz 0 pod poczatkowy adres move.l #RAM_SIZE,d0 ;zaladuj rozmiar ramu do d0 move.l d0,4(a4) ;wielkosc bloku ;drugie pole w ram ustaw na rozmiar ROM move.l #ROM_SIZE,-(sp) ;rozmiar romu odluz na stos move.l #ROM_MEM,-(sp) ;adres romu odluz na stos move.l #TotRAM,d0 move.l #MPUType,d1 moveq.l #0,d2 move.l d2,d4 move.l d2,d5 move.l d2,d6 move.l d2,d7 move.l d2,a2 move.l d2,a3 move.l #0,d3 lea BOOT(pc),a1 move.l #8,a5 move.l d2,a6 move.l d2,a7 jmp(a0) BadExeption bra * ;zaladuj do d0 rozmiar ramu ;zaladuj typ proca do d1 ;zero do d2 ;zero do d4 ;zero do d5 ;zero do d6 ;zero do d7 ;zero do a2 ;zero do a3 ;typ resetu do d3 (cold) ;boot rom entry ;exc jump table ;VBR ;ROM map *skok do kernela ENDBOOT dc.l 0 *CRC do wyliczenia KERNELMOD * tutaj nalezy dolinkowac modul kernela
OS-9 modułowy, wielozadaniowy system czasu rzeczywistego
RTOS modułowy, wielozadaniowy system czasu rzeczywistego elastyczna, modułowa architektura 100% romowalność, praca bezdyskowa wielozadaniowość i wielodost epność podział czasu z wywłaszczaniem funkcje
opracowano na podstawie: HI-WAVE Product Manual, Hiware, 1999 Marek Wnuk Wrocław, 2002
Krótka instrukcja obsługi debuggera HI-WAVE opracowano na podstawie: HI-WAVE Product Manual, Hiware, 1999 Marek Wnuk Wrocław, 2002 1 Uruchamianie HI-WAVE Pstrykniecie lewym przyciskiem myszy na ikonie
Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780
Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą
Pakiet HI-CROSS firmy Hiware
Pakiet HI-CROSS firmy Hiware HiTools Setup - konfigurowanie projektu Editor - tworzenie plików tekstowych Compiler - kompilacja programów w C Debugger - uruchamianie i testowanie programów Decoder - deasemblacja
Programowanie Mikrokontrolerów
Programowanie Mikrokontrolerów Wyświetlacz alfanumeryczny oparty na sterowniku Hitachi HD44780. mgr inż. Paweł Poryzała Zakład Elektroniki Medycznej Alfanumeryczny wyświetlacz LCD Wyświetlacz LCD zagadnienia:
RS868v3 module configuration
RS868v3 module configuration Configuration procedure To enter the configuration mode insert a jumper onto the pins marked CONFIG (see: Pinout). After every issued command (besides device reset) the device
IdyllaOS. Prosty, alternatywny system operacyjny. www.idyllaos.org. Autor: Grzegorz Gliński. Kontakt: milyges@gmail.com
IdyllaOS www.idyllaos.org Prosty, alternatywny system operacyjny Autor: Grzegorz Gliński Kontakt: milyges@gmail.com Co to jest IdyllaOS? IdyllaOS jest to mały, prosty, uniksopodobny, wielozadaniowy oraz
Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Telemetria. PTIB 2 semestr. Instrukcja do ćwiczenia GPRS i licznik energii elektrycznej
Telemetria PTIB 2 semestr Instrukcja do ćwiczenia GPRS i licznik energii elektrycznej 1. Konfiguracja połączenia lokalnego głowicą optyczną Podłączyć do licznika głowicę optyczną (kabel powinien wystawać,,w
Przestrzeń pamięci. Układy dekoderów adresowych
Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami
Procesy pojęcia podstawowe. 1.1 Jak kod źródłowy przekształca się w proces
Procesy pojęcia podstawowe 1 1.1 Jak kod źródłowy przekształca się w proces W języku wysokiego poziomu tworzy się tak zwany kod źródłowy który po zapisaniu będzie plikiem z programem źródłowym. Plik źródłowy
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
CompactPCI. PCI Industrial Computers Manufacturers Group (PICMG)
PCI Industrial Computers Manufacturers Group (PICMG) nowy standard; nowa jakość komputerów realizujących krytyczne zadania w systemach pracujących w trudnych warunkach; Baza specyfikacji: format kaset
2. Architektura mikrokontrolerów PIC16F8x... 13
Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator
Moduł wspierający diagnostykę i sprzętowe debugowanie
Moduł wspierający diagnostykę i sprzętowe debugowanie 1 Diagnostyka mikroprocesorowego systemu czasu rzeczywistego Programowe emulatory procesorów, Sprzętowe emulatory procesorów, Debugery programowe,
ICD Interfejs BDM dla CPU32. Marek Wnuk
Na prawach rekopisu INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ Raport serii SPR nr 8/2004 ICD Interfejs BDM dla CPU32 Marek Wnuk Słowa kluczowe: debugger, interfejs, oprogramowanie skrośne.
Uniwersytet Zielonogórski Wydział Elektrotechniki, Informatyki i Telekomunikacji. Sieci komputerowe Laboratorium 8
Uniwersytet Zielonogórski Wydział Elektrotechniki, Informatyki i Telekomunikacji Sieci komputerowe Laboratorium 8 Budowa routera, tryby pracy, składnia i podstawowe komendy 1 Cel ćwiczenia Ćwiczenie ma
Podstawowa konfiguracja routerów. Interfejsy sieciowe routerów. Sprawdzanie komunikacji w sieci. Podstawy routingu statycznego
Podstawowa konfiguracja routerów Interfejsy sieciowe routerów Sprawdzanie komunikacji w sieci Podstawy routingu statycznego Podstawy routingu dynamicznego 2 Plan prezentacji Tryby pracy routera Polecenia
ZADANIE.01 Cisco.&.Juniper Wprowadzenie do ZiMSK (budowa sieci, połączenie konsolowe, usuwanie konfiguracji urządzeń)
Imię Nazwisko ZADANIE.01 Cisco.&.Juniper Wprowadzenie do ZiMSK (budowa sieci, połączenie konsolowe, usuwanie konfiguracji urządzeń) dr inż. Łukasz Sturgulewski, luk@kis.p.lodz.pl http://luk.kis.p.lodz.pl/
Procesory rodziny x86. Dariusz Chaberski
Procesory rodziny x86 Dariusz Chaberski 8086 produkowany od 1978 magistrala adresowa - 20 bitów (1 MB) magistrala danych - 16 bitów wielkość instrukcji - od 1 do 6 bajtów częstotliwośc pracy od 5 MHz (IBM
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2
Technika mikroprocesorowa I Studia niestacjonarne rok II Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci,
Struktura i działanie jednostki centralnej
Struktura i działanie jednostki centralnej ALU Jednostka sterująca Rejestry Zadania procesora: Pobieranie rozkazów; Interpretowanie rozkazów; Pobieranie danych Przetwarzanie danych Zapisywanie danych magistrala
Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika
Rejestry procesora Procesor podczas wykonywania instrukcji posługuje się w dużej części pamięcią RAM. Pobiera z niej kolejne instrukcje do wykonania i dane, jeżeli instrukcja operuje na jakiś zmiennych.
Sygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników.
Płyty główne Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Układ DMA Układ DMA zawiera dwa sterowniki przerwań 8237A połączone kaskadowo. Każdy sterownik 8237A
Projekt prostego procesora
Projekt prostego procesora Opracowany przez Rafała Walkowiaka dla zajęć z PTC 2012/2013 w oparciu o Laboratory Exercise 9 Altera Corporation Rysunek 1 przedstawia schemat układu cyfrowego stanowiącego
Laboratorium - Przechwytywanie i badanie datagramów DNS w programie Wireshark
Laboratorium - Przechwytywanie i badanie datagramów DNS w programie Wireshark Topologia Cele Część 1: Zapisanie informacji dotyczących konfiguracji IP komputerów Część 2: Użycie programu Wireshark do przechwycenia
INSTRUKCJA UŻYTKOWNIKA MPCC
V1.0.0 (10.14.2015) 1 (7) INSTALACJA UWAGA: Produkt działa jako urządzenie nadrzędne Modbus. Dlatego w przypadku podłączania narzędzia do istniejącej sieci Modbus konieczne może okazać się odłączenie innego
Współpraca procesora ColdFire z pamięcią
Współpraca procesora ColdFire z pamięcią 1 Współpraca procesora z pamięcią zewnętrzną (1) ROM Magistrala adresowa Pamięć programu Magistrala danych Sygnały sterujące CS, OE Mikroprocesor FLASH, SRAM, DRAM
Technika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury
Technika Mikroprocesorowa Laboratorium 5 Obsługa klawiatury Cel ćwiczenia: Głównym celem ćwiczenia jest nauczenie się obsługi klawiatury. Klawiatura jest jednym z urządzeń wejściowych i prawie zawsze występuje
1. Wstęp Różnice pomiędzy mikrokontrolerami ST7 a ST7LITE Rdzeń mikrokontrolerów ST7FLITE... 15
3 1. Wstęp... 9 2. Różnice pomiędzy mikrokontrolerami ST7 a ST7LITE... 11 3. Rdzeń mikrokontrolerów ST7FLITE... 15 3.1. Jednostka centralna...16 3.2. Organizacja i mapa pamięci...19 3.2.1. Pamięć RAM...20
Błąd pamięci karty graficznej lub Uszkodzona lub źle podpięta karta graficzna
W zależności od producenta BIOS-u sygnały dźwiękowe mogą mieć różne znaczenie: długość i liczba piknięć wskazują na przyczynę błędu. Najpierw więc musimy ustalić, jaki BIOS znajduje się w naszym komputerze
LABORATORIUM SIECI. Zakład Cyberbezpieczeństwa IT PW. Instrukcja do ćwiczenia: Switching, VLAN & Trunking Przedmiot: Sieci Lokalne (LAN)
Zakład Cyberbezpieczeństwa IT PW LABORATORIUM SIECI Instrukcja do ćwiczenia: Switching, VLAN & Trunking Przedmiot: Sieci Lokalne (LAN) Autor: Wojciech Mazurczyk Aktualizacja: Artur Janicki wersja 1.3 Warszawa,
Użycie AVR Studio do kompilacji AVRUB
Użycie AVR Studio do kompilacji AVRUB 1. Utwórz nowy folder, skopiuj wszystkie pliki z avrub do niego. 2. Otwórz AVR Studio, utwórz nowy projekt, dodaj plik bootldr.c do grupy "Source Files". 3. Otwórz
Rejestr HKEY_LOCAL_MACHINE
Rejestr HKEY_LOCAL_MACHINE Poddrzewo HKEY_LOCAL_MACHINE zawiera dane konfiguracyjne lokalnego systemu. Informacje tutaj przechowywane są wykorzystywane przez aplikacje i sterowniki urządzeń, a także przez
CPU. Architektura FLAGS Bit: dr Paweł Kowalczyk; DPTNS, KFCS UŁ. SI 16 bit. 16 bit. 16 bit.
Architektura 8086 8086 posiada 4 rejestry ogólnego użytku AX, BX, CX, DX, 2 rejestry indeksowe SI, DI, 3 rejestry wskaźnikowe SP, BP, IP, 4 rejestry segmentowe CS, DS, SS i ES oraz rejestr flag FLAG AH
MODBUS RTU wersja M1.14 protokół komunikacyjny wyświetlaczy LDN
MODBUS RTU wersja M1.14 protokół komunikacyjny do wyświetlaczy SEM 04.2010 Str. 1/5 MODBUS RTU wersja M1.14 protokół komunikacyjny wyświetlaczy LDN W wyświetlaczach LDN protokół MODBUS RTU wykorzystywany
DZT Licznik energii elektrycznej Sieć trójfazowa 4-przewodowa Połączenie bezpośrednie 100A Wyjście impulsowe oraz RS485/Modbus.
DZT 6037 Licznik energii elektrycznej Sieć trójfazowa 4-przewodowa Połączenie bezpośrednie 100A Wyjście impulsowe oraz RS485/Modbus. WEJŚCIE Napięcie znamionowe: (U n ) 3x230/400V AC Napięciowy zakres
dokument DOK 02-05-12 wersja 1.0 www.arskam.com
ARS3-RA v.1.0 mikro kod sterownika 8 Linii I/O ze zdalną transmisją kanałem radiowym lub poprzez port UART. Kod przeznaczony dla sprzętu opartego o projekt referencyjny DOK 01-05-12. Opis programowania
LabVIEW PLATFORMA EDUKACYJNA Lekcja 5 LabVIEW i Arduino konfiguracja środowiska i pierwszy program
LabVIEW PLATFORMA EDUKACYJNA Lekcja 5 LabVIEW i Arduino konfiguracja środowiska i pierwszy program Przygotował: Jakub Wawrzeńczak 1. Wprowadzenie Lekcja przedstawia wykorzystanie środowiska LabVIEW 2016
Architektura systemu komputerowego. Działanie systemu komputerowego. Przerwania. Obsługa przerwań (Interrupt Handling)
Struktury systemów komputerowych Architektura systemu komputerowego Działanie systemu komputerowego Struktura we/wy Struktura pamięci Hierarchia pamięci Ochrona sprzętowa Architektura 2.1 2.2 Działanie
Komputery klasy PC. Dariusz Chaberski
Komputery klasy PC Dariusz Chaberski Start systemu adres 0xFFFF:0x0000 POST (ang. Power On Self Test) sprawdzenie zmiennej BIOSu 0x0040:0x0072-0x1234 - zimny start (RESET, włączenie zasilania), gorący
Programowanie niskopoziomowe
Programowanie niskopoziomowe ASSEMBLER Teodora Dimitrova-Grekow http://aragorn.pb.bialystok.pl/~teodora/ Program ogólny Rok akademicki 2011/12 Systemy liczbowe, budowa komputera, procesory X86, organizacja
MIKROKONTROLERY - ŁADOWANIE KODU
DOSYĆ POWSZECHNYM STANDARDEM DLA FORMY ZBIORU WYNIKOWEGO ASEMBLERA JEST TZW. HEXFILE, CZASEM ZWANY IBM HEX-File WIELE KOMPILATORÓW, ZWŁASZCZA C i C++ POTRAFI RÓWNIEŻ DOSTARCZAĆ WYNIKU KOMPILACJI I KONSOLIDACJI
PROCESORY ARM TRUDNO ZNALEŹĆ PROCESORY O TAK LICZNYCH, ORYGINALNYCH, NOWYCH, POMYSŁOWYCH ROZWIĄZANIACH!
TRUDNO ZNALEŹĆ PROCESORY O TAK LICZNYCH, ORYGINALNYCH, NOWYCH, POMYSŁOWYCH ROZWIĄZANIACH! ASEMBLERY Pola Separatory Wizytówki Kody operacji Pseudo operacje adresy I dane Dyrektywy Stałe Komentarze SZKICE
OS-9 modułowy, wielozadaniowy system czasu rzeczywistego
OS-9 modułowy, wielozadaniowy system czasu rzeczywistego elastyczna, modułowa architektura 100% romowalność, praca bezdyskowa wielozadaniowość i wielodostepność podział czasu z wywłaszczaniem funkcje czasu
Architektura systemu komputerowego
Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami
Moduł mikrokontrolera PROTON (v1.1)
Moduł mikrokontrolera OPIS Moduł mikrokontrolera PROTON (Rys. 1) przeznaczony jest do stosowania w prototypowych systemach uruchomieniowych. Podstawowym elementem modułu jest układ scalony mikrokontrolera
Podstawy technologii informacyjnej. Beata Kuźmińska
Podstawy technologii informacyjnej Beata Kuźmińska Podstawowe definicje Informatyka - nazwa powstała w 1968 roku, stosowana w Europie. Informatyka zajmuje się całokształtem przechowywania, przesyłania,
Struktura systemów komputerowych
Struktura systemów komputerowych Działanie systemu komputerowego Struktury WE/WY Struktura pamięci Hierarchia pamięci Ochrona sprzętowa Ogólna architektura systemu Wykład 6, Systemy operacyjne (studia
Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
Wstęp...9. 1. Architektura... 13
Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości
3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22
ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy
DZT WEJŚCIE Napięcie znamionowe: (U n
DZT 6129 Licznik energii elektrycznej do sieci trójfazowej 4-przewodowej. Połączenie przez przekładnik prądowy.../5a Wyjście impulsowe oraz RS485/Modbus. WEJŚCIE Napięcie znamionowe: (U n ) 3x230/400V
SmartDRIVE protokół transmisji szeregowej RS-485
SmartDRIVE protokół transmisji szeregowej RS-485 Dokumentacja przygotowana przez firmę Gryftec w oparciu o oryginalną dokumentację dostarczoną przez firmę Westline GRYFTEC 1 / 12 1. Przegląd Kontrolery
Systemy plików i zarządzanie pamięcią pomocniczą. Struktura pliku. Koncepcja pliku. Atrybuty pliku
Systemy plików i zarządzanie pamięcią pomocniczą Koncepcja pliku Metody dostępu Organizacja systemu plików Metody alokacji Struktura dysku Zarządzanie dyskiem Struktura pliku Prosta sekwencja słów lub
Interfejsy: Ethernet do połączenia z siecią LAN Serial do połączenia z siecią WAN. pełną konfigurację urządzenia. Zadanie.01-2 -
Wybrane urządzenia Procesy Bezpieczeństwa Sieciowego Przełącznik sieciowy. Dostępny sprzęt: Cisco modele 1900, 2900, 2950, 2960. Interfejsy: technologia Ethernet, szybkość 10/100/1000 Mb/s. Medium: kabel
ICD Wprowadzenie. Wprowadzenie. Czym jest In-Circuit Debugger? 2. O poradniku 3. Gdzie szukać dodatkowych informacji? 4
ICD 2 Czym jest In-Circuit Debugger? 2 O poradniku 3 Gdzie szukać dodatkowych informacji? 4 ICD 1 ICD 25.08.2009 Czym jest In-Circuit Debugger? Większość procesorów dostarcza systemów debugowania (ang.
Podstawy Techniki Mikroprocesorowej
Podstawy Techniki Mikroprocesorowej Architektury mikroprocesorów Wydział Elektroniki Mikrosystemów i Fotoniki dr inż. Piotr Markowski Na prawach rękopisu. Na podstawie dokumentacji ATmega8535, www.atmel.com.
Architektura systemu komputerowego
Architektura systemu komputerowego Klawiatura 1 2 Drukarka Mysz Monitor CPU Sterownik dysku Sterownik USB Sterownik PS/2 lub USB Sterownik portu szeregowego Sterownik wideo Pamięć operacyjna Działanie
MS Visual Studio 2005 Team Suite - Performance Tool
MS Visual Studio 2005 Team Suite - Performance Tool przygotował: Krzysztof Jurczuk Politechnika Białostocka Wydział Informatyki Katedra Oprogramowania ul. Wiejska 45A 15-351 Białystok Streszczenie: Dokument
Moduł uruchomieniowy mikrokontrolera MC68HC912B32
Instytut Cybernetyki Technicznej Systemy Mikroprocesorowe Moduł uruchomieniowy mikrokontrolera MC68HC912B32 Grzegorz Cielniak Wrocław 1999 1. Informacje ogólne Moduł uruchomieniowy jest tanim i prostym
Systemy operacyjne system przerwań
system przerwań przerwanie: procesor zawiesza wykonanie bieżącego zadania i przechodzi do obsługi przerwania przerwania: maskowalne i niemaskowalne wektor przerwań adres (tablica adresów) kodu obsługi
URZĄDZENIA WEJŚCIA-WYJŚCIA
Wykład czwarty URZĄDZENIA WEJŚCIA-WYJŚCIA PLAN WYKŁADU Budowa ogólna komputerów PC Urządzenia zewnętrzne w PC Podział urządzeń zewnętrznych Obsługa przerwań Bezpośredni dostęp do pamięci Literatura 1/24
Moduł Ethernetowy. instrukcja obsługi. Spis treści
Moduł Ethernetowy instrukcja obsługi Spis treści 1. Podstawowe informacje...2 2. Konfiguracja modułu...4 3. Podłączenie do sieci RS-485 i LAN/WAN...9 4. Przywracanie ustawień fabrycznych...11 www.el-piast.com
Kod produktu: MP-W7100A-RS232
KONWERTER RS232 - TCP/IP ETHERNET NA BAZIE W7100A FIRMY WIZNET MP-W7100A-RS232 jest gotowym do zastosowania konwerterem standardu RS232 na TCP/IP Ethernet (serwer portu szeregowego). Umożliwia bezpośrednie
Tworzenie sterowników dla FreeBSD. Michał Hajduk mih@semihalf.com
Tworzenie sterowników dla FreeBSD Michał Hajduk mih@semihalf.com AGH, Kraków 23.04.2009 Szkic prezentacji Wstęp, defnicje Architektura urządzeń RTC, I2C, DMA Wprowadzenie do tworzenia sterowników Newbus,
Opis instalacji i konfiguracji programu HW Virtual Serial Port z kasą PS3000Net
Opis instalacji i konfiguracji programu HW Virtual Serial Port z kasą PS3000Net Spis treści Wstęp... 3 Konfiguracja kasy PS3000 Net...4 [45141] Ustawienia TCP/IP...4 [45142] Protokół Kasa-PC...4 Instalacja
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
petla:... ; etykieta określa adres w pamięci kodu (docelowe miejsce skoku) DJNZ R7, petla
Asembler A51 1. Symbole Nazwy symboliczne Symbol jest nazwą, która może być użyta do reprezentowania wartości stałej numerycznej, wyrażenia, ciągu znaków (tekstu), adresu lub nazwy rejestru. Nazwy symboliczne
Programowanie mikrokontrolerów. 8 listopada 2007
Programowanie mikrokontrolerów Marcin Engel Marcin Peczarski 8 listopada 2007 Alfanumeryczny wyświetlacz LCD umożliwia wyświetlanie znaków ze zbioru będącego rozszerzeniem ASCII posiada zintegrowany sterownik
UW-DAL-MAN v2 Dotyczy urządzeń z wersją firmware UW-DAL v5 lub nowszą.
Dokumentacja techniczna -MAN v2 Dotyczy urządzeń z wersją firmware v5 lub nowszą. Spis treści: 1 Wprowadzenie... 3 2 Dane techniczne... 3 3 Wyprowadzenia... 3 4 Interfejsy... 4 4.1 1-WIRE... 4 4.2 RS232
ZADANIE.01 Cisco.&.Juniper Wprowadzenie do ZiMSK (budowa sieci, połączenie konsolowe, usuwanie konfiguracji urządzeń) 1h
Imię Nazwisko ZADANIE.01 Cisco.&.Juniper Wprowadzenie do ZiMSK (budowa sieci, połączenie konsolowe, usuwanie konfiguracji urządzeń) 1h 1. Zbudować sieć laboratoryjną 2. Rozpocząć konfigurację urządzeń
Architektura typu Single-Cycle
Architektura typu Single-Cycle...czyli budujemy pierwszą maszynę parową Przepływ danych W układach sekwencyjnych przepływ danych synchronizowany jest sygnałem zegara Elementy procesora - założenia Pamięć
Ćwiczenia z S7-1200. Komunikacja S7-1200 z miernikiem parametrów sieci PAC 3200 za pośrednictwem protokołu Modbus/TCP.
Ćwiczenia z S7-1200 Komunikacja S7-1200 z miernikiem parametrów sieci PAC 3200 za pośrednictwem protokołu Modbus/TCP FAQ Marzec 2012 Spis treści 1 Opis zagadnienie poruszanego w ćwiczeniu. 3 1.1 Wykaz
Ćwiczenie Konfiguracja statycznych oraz domyślnych tras routingu IPv4
Ćwiczenie Konfiguracja statycznych oraz domyślnych tras routingu IPv4 Topologia Tabela adresacji Urządzenie Interfejs Adres IP Maska podsieci Brama domyślna R1 G0/1 192.168.0.1 255.255.255.0 N/A S0/0/1
GND(VSS) i VCC - masa i zasilanie. V0 - regulacja kontrastu
Programowanie wyświetlacza LCD według: http://radziu.dxp.pl Wyświetlacz graficzny 2 x 16 ma 2 wiersze, 16 znaków w wierszu, każdy znak jest wyświetlany w matrycy 5 x 8 pikseli. (2*8 wierszy * 5*16 kolumn
Architektura mikroprocesorów z rdzeniem ColdFire
Architektura mikroprocesorów z rdzeniem ColdFire 1 Obsługa sytuacji wyjątkowych (Exception Processing) 2 Wyjątki Wyjątek (ang. exception) mechanizm kontroli przepływu danych występujący w mikroprocesorach
Główne pytania. Sieci komputerowe Router sprzętowy WAN, LAN - CISCO Co to jest? Po co nam routing? Jak go zrealizować? Czy można lepiej?
Główne pytania Sieci komputerowe Router sprzętowy dr inż. Piotr Kowalski Katedra Automatyki i Technik Informacyjnych Co to jest? Po co nam routing? Jak go zrealizować? Czy można lepiej? WAN, LAN - CISCO
Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU
Instrukcja podstawowego uruchomienia sterownika PLC LSIS serii XGB XBC-DR20SU Spis treści: 1. Instalacja oprogramowania XG5000 3 2. Tworzenie nowego projektu i ustawienia sterownika 7 3. Podłączenie sterownika
PROGRAMOWANIE SYSTEMÓW CZASU RZECZYWISTEGO
PROGRAMOWANIE SYSTEMÓW CZASU RZECZYWISTEGO LABORATORIUM Temat: QNX Neutrino Interrupts Mariusz Rudnicki 2016 Wstęp W QNX Neutrino wszystkie przerwania sprzętowe przechwytywane są przez jądro systemu. Obsługę
A Machine Architecture that is Really Intuitive and Easy. Dane: notacja dwójkowa, zapis w kodzie dopełnieniowym
MARIE A Machine Architecture that is Really Intuitive and Easy http://computerscience.jbpub.com/ecoa Słowo 16b Dane: notacja dwójkowa, zapis w kodzie dopełnieniowym od 8000h (- 32,768 = -2^15) do 7FFFh
IEEE 1284 - Centronics
IEEE 1284 - Centronics Interfejs Centronics w wersji oryginalnej - łącze jednokierunkowe przesyłające informacje od komputera do drukarki przeznaczony jedynie do tego zadania, co wynikało z braku potrzeby
Technika mikroprocesorowa I Wykład 2
Technika mikroprocesorowa I Wykład 2 Literatura: www.zilog.com Z80 Family, CPU User Manual Cykle magistrali w mikroprocesorze Z80 -odczyt kodu rozkazu, -odczyt-zapis pamięci, -odczyt-zapis urządzenia we-wy,
Kurs Zaawansowany S7. Spis treści. Dzień 1
Spis treści Dzień 1 I Konfiguracja sprzętowa i parametryzacja stacji SIMATIC S7 (wersja 1211) I-3 Dlaczego powinna zostać stworzona konfiguracja sprzętowa? I-4 Zadanie Konfiguracja sprzętowa I-5 Konfiguracja
Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)
Wstęp doinformatyki Architektura co to jest? Architektura Model komputera Dr inż Ignacy Pardyka Slajd 1 Slajd 2 Od układów logicznych do CPU Automat skończony Slajd 3 Slajd 4 Ile jest automatów skończonych?
System mikroprocesorowy i peryferia. Dariusz Chaberski
System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób
ZiMSK. mgr inż. Artur Sierszeń mgr inż. Łukasz Sturgulewski ZiMSK 1
ZiMSK mgr inż. Artur Sierszeń asiersz@kis.p.lodz.pl mgr inż. Łukasz Sturgulewski luk@kis.p.lodz.pl ZiMSK 1 Model warstwowy sieci OSI i TCP/IP warstwa aplikacji warstwa transportowa warstwa Internet warstwa
ARCHITEKTURA PROCESORA,
ARCHITEKTURA PROCESORA, poza blokami funkcjonalnymi, to przede wszystkim: a. formaty rozkazów, b. lista rozkazów, c. rejestry dostępne programowo, d. sposoby adresowania pamięci, e. sposoby współpracy
Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek
Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,
LCD (Liquid Crystal Display)
LCD (Liquid Crystal Display) Polarizing filter. Thin film with a vertical ais. Liquid crystal Polarizing filter. Thin film with a horizontal ais. Polarizing filter. Thin film with a horizontal ais. Polarizing
Kod produktu: MP-W7100A-RS485
KONWERTER RS485/422 - TCP/IP ETHERNET NA BAZIE W7100A FIRMY WIZNET MP-W7100A-RS485 jest gotowym do zastosowania konwerterem standardu RS485 lub RS422 na TCP/IP Ethernet. Umożliwia bezpośrednie podłączenie
m e d i a s e r v i c e Moduł kamery JPEG z komunikacją szeregową CJ0706A
1. Opis ogólny: /XXX/YYY (XXX przyjmować może wartości 232, 485 lub TTL, zaś YYY, to 090 lub 120) jest wysokozintegrowaną płytką, stanowiącą bazę do budowy systemów współpracujących z urządzeniami PDA,
Zwory na płycie z łączem szeregowym ustawienie zworek dla programowania.
I. OPIS STANOWISKA DO BADANIA SILNIKÓW KROKOWYCH LINIOWYCH Pracą silnika można sterować za pomocą sterownika lub przez łącze szeregowe RS485/232 z komputera. Rysunek przedstawiający sposób podłączenia
PBS. Wykład Organizacja zajęć. 2. Podstawy obsługi urządzeń wykorzystywanych podczas laboratorium.
PBS Wykład 1 1. Organizacja zajęć. 2. Podstawy obsługi urządzeń wykorzystywanych podczas laboratorium. mgr inż. Roman Krzeszewski roman@kis.p.lodz.pl mgr inż. Artur Sierszeń asiersz@kis.p.lodz.pl mgr inż.
Informator techniczny
Synchronizacja czasu z serwerem SNTP w kontrolerach RX3i i sterownikach VersaMax Wstęp Synchronizacja zegara sterownika może być konieczna, gdy kilka jednostek rejestruje czasy zajść pewnych zdarzeń, a
Instalacja sterownika portu USB
Instrukcja instalacji modemu TechLab ED77 w systemach Mac OS 8.x i 9.x. Instalacja modemu podzielona jest na pięć etapów: instalacja sterownika portu USB, instalacja skryptu modemu, konfiguracja modemu,
WPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
STM32Butterfly2. Zestaw uruchomieniowy dla mikrokontrolerów STM32F107
Zestaw uruchomieniowy dla mikrokontrolerów STM32F107 STM32Butterfly2 Zestaw STM32Butterfly2 jest platformą sprzętową pozwalającą poznać i przetestować możliwości mikrokontrolerów z rodziny STM32 Connectivity
ZADANIE.02 Podstawy konfiguracji (interfejsy) Zarządzanie konfiguracjami 1,5h
Imię Nazwisko ZADANIE.02 Podstawy konfiguracji (interfejsy) Zarządzanie konfiguracjami 1,5h 1. Zbudować sieć laboratoryjną 2. Podstawowe informacje dotyczące obsługi systemu operacyjnego (na przykładzie