METODA PROJEKTOWANIA WYSOKOCZĘSTOTLIWOŚCIOWYCH FALOWNIKÓW KLASY E DESIGN METHOD OF HIGH-FREQUENCY CLASS E INVERTERS

Transkrypt

1 ELEKTYKA 2014 Zeszyt 4 (232) ok LX Zbigniew KACZMACZYK Politechnika Śląska w Gliwicach METOA POJEKTOWANIA WYSOKOCZĘSTOTLIWOŚCIOWYCH FALOWNIKÓW KLASY E Streszczenie. W artykule przedstawiono metodę projektowania wysokoczęstotliwościowych falowników klasy E. Ze zwiększaniem częstotliwości pracy falowników rezonansowych konieczne staje się stosowanie bardziej złożonych (dokładniejszych) metod ich projektowania, uwzględniających istotne parametry pasożytnicze (np. nieliniową pojemność wyjściową tranzystora MOSFET). Zaproponowana metoda została wyjaśniona oraz zweryfikowana. Zaprojektowano i przebadano laboratoryjnie dwa falowniki klasy E (30 MHz, 300 W). Słowa kluczowe: falowniki rezonansowe, falownik klasy E, wysoka częstotliwość, wysoka sprawność, miękkie przełączanie ESIGN METHO OF HIGH-FEQUENCY CLASS E INVETES Summary. A design method of high-frequency Class E inverters is presented in the article. With increasing operating frequency of resonant inverters, more complex (more accurate) methods for their design are required. In this case, inverter parasitic parameters (e.g. nonlinear output capacitance of MOSFET transistor) are taken into consideration. The proposed method is explained and verified. Two Class E inverters (30 MHz, 300 W) were designed and laboratory tested. Keywords: resonant inverters, Class E inverter, high-frequency, high-efficiency, soft-switching 1. WSTĘP Falowniki klasy E są powszechnie znanymi przekształtnikami rezonansowymi, znajdującymi m.in. zastosowania w układach zasilania nowoczesnych źródeł światła [2], magnetronów [13] i przetworników ultradźwiękowych [14], a także wchodzącymi w skład przekształtników energoelektronicznych C/C [1] czy też bezprzewodowych systemów przesyłu energii elektrycznej [5]. ealizowane są jako układy niesymetryczne (z jednym tranzystorem) lub symetryczne (z dwoma lub czterema tranzystorami), przy czym każdorazowo zapewnione zostaje miękkie przełączanie ich tranzystorów [9]. W efekcie

2 54 Z. Kaczmarczyk falowniki klasy E cechują się wysokimi częstotliwościami pracy oraz uzyskują wysokie sprawności. Niestety, ze zwiększaniem częstotliwości muszą być stosowane coraz bardziej złożone (dokładniejsze) metody projektowania, gdyż nie jest możliwe dalsze pomijanie istotnych parametrów pasożytniczych ich podzespołów. Opracowanie efektywnej metody projektowania falowników klasy E pracujących z częstotliwościami rzędu kilkudziesięciu megaherców jest przedmiotem niniejszego artykułu. W artykule przedstawiono modele falownika klasy E i tranzystora MOSFET odpowiednie do projektowania falowników wysokoczęstotliwościowych, metodę obliczania napięć i prądów modeli dla stanu ustalonego oraz ostatecznie metodę projektowania wysokoczęstotliwościowych falowników klasy E dla pracy optymalnej lub z maksymalną sprawnością, którą następnie zweryfikowano laboratoryjnie. 2. MOTYWACJA Literatura związana z problematyką falowników klasy E, a w szczególności z metodami ich projektowania jest obszerna. Niestety, większość z tych metod (np. [3, 7, 15]) jest mało przydatna do projektowania falowników wysokoczęstotliwościowych. Związane jest to z wprowadzanymi uproszczeniami, całkowicie idealizującymi poszczególne elementy. Znane są również metody bardziej zaawansowane, które przykładowo zmodyfikowano o niezerowy czas wyłączania tranzystora [11] lub nieliniową pojemność wyjściową tranzystora [4, 6]. Niestety, metody zaprezentowane w [4, 6] uwzględniają jedynie wybrane funkcje, opisujące zmienność pojemności wyjściowej tranzystora. Ponadto, pomijają one fakt, że przeładowywaniu tej pojemności towarzyszą straty mocy oraz zaniedbują inne, istotne parametry pasożytnicze elementów. Takich wad nie ma metoda przedstawiona w niniejszym artykule. Bazuje ona na modelu falownika klasy E, w którym reprezentowane są najważniejsze parametry pasożytnicze elementów. Tranzystor MOSFET falownika zastępowany jest odpowiednim modelem trzystanowym, a jego pojemność wyjściowa zadawana przez dowolną funkcję lub podawana w formie tabelarycznej. Zarówno model falownika, jak i metoda projektowania mogą być w stosunkowo prosty sposób modyfikowane. Zaprezentowana w niniejszym artykule metoda projektowania falownika klasy E jest podobna do zaproponowanej przez autora metody projektowania wysokoczęstotliwościowego falownika klasy EF [10]. Stanowi ona istotne rozwinięcie metody opisanej w [8], polegające na rozszerzeniu o przypadek pracy falownika z maksymalną sprawnością, zwiększeniu efektywności metody przez zastosowanie rachunku macierzowego do obliczeń stanu ustalanego oraz poszerzeniu weryfikacji laboratoryjnej.

3 Metoda projektowania wysokoczęstotliwościowych MOEL FALOWNIKA KLASY E Podstawowy schemat zastępczy [3] oraz schemat zmodyfikowany falownika klasy E przedstawiono na rys. 1. Przy częstotliwościach pracy falownika rzędu kilkudziesięciu megaherców pojemność wyjściowa tranzystora CO nabiera istotnego znaczenia. la przypadku analizowanego w artykule przejmuje ona całkowicie rolę pojemności równoległej tranzystora (rys. 1.b). Ponieważ zakłada się, że rezystancja odbiornika jest niezmienna ( 50 Ω), więc do obwodu wprowadza się dodatkowy kondensator C3, pozwalający na większą swobodę doboru parametrów falownika na etapie jego projektowania. L 1 C 2 L 2 L 1 C 2 L 2 E Tr C O C 1 E Tr C O C 3 a) b) ys. 1. Schematy zastępcze falownika klasy E: a) podstawowy, b) zmodyfikowany Fig. 1. Circuit diagrams of Class E inverter: a) basic, b) modified Metoda projektowania wysokoczęstotliwościowych falowników klasy E opisywana w artykule odnosi się do schematu zmodyfikowanego (rys. 1.b) i odpowiadającego mu modelu falownika (rys. 2). Przyjęto następujące założenia: rezystancje P1, P2, P3 reprezentują rezystancje pasożytnicze elementów obwodu, rezystancja odbiornika jest niezmienna ( 50 Ω), indukcyjność L stanowi indukcyjność pasożytniczą odbiornika, pojemność wyjściowa tranzystora CO jest jedyną pojemnością równoległą, tranzystor Tr zastępowany jest odpowiednim modelem trzystanowym. L 1 P1 C 2 L 2 P2 E Tr i model tranzystora S u S u O C 3 P3 L ys. 2. Model falownika klasy E Fig. 2. Class E inverter model Początkowo wartości parametrów pasożytniczych P1, P2, P3, L przyjmowane są jako znane lub pomijane. Ich dokładne wartości uzupełniane są na podstawie pomiarów na etapie projektowania / konstruowania falownika. Należy zauważyć, że model falownika w sposób

4 56 Z. Kaczmarczyk pośredni zawiera również inne parametry pasożytnicze np. indukcyjność L2 jest sumą indukcyjności cewki rezonansowej oraz indukcyjności połączeń. Trzystanowy model tranzystora wyjaśniono w kolejnym rozdziale. u S,V i -i CO, i CO,A uo,v t on t on-off t off t,ns T ys. 3. Przebiegi obliczone dla pracy optymalnej falownika klasy E: napięcie tranzystora (u S ), prądy tranzystora (i -i CO, i CO ), napięcie wyjściowe (u O ) Fig. 3. Calculated waveforms of Class E inverter model for optimum operation: transistor voltage (u S ), transistor currents (i -i CO, i CO ), output voltage (u O ) Przykładowe przebiegi napięć i prądów obliczone na podstawie modelu falownika klasy E (rozdz. 6) zamieszczono na rys. 3. Tranzystor włączany jest przy zerowym napięciu (ZVS zero-voltage switching) oraz przy zerowej pochodnej napięcia (ZdVS zero-voltage slope switching). Warunki te odpowiadają pracy optymalnej falownika klasy E [9]. 4. MOEL TANZYSTOA Trzystanowy model tranzystora MOSFET przedstawiono na rys. 4. Uwzględnia on rezystancję przewodzenia tranzystora on, źródło prądu ion-off związane z odwzorowaniem niezerowego czasu wyłączania tranzystora oraz nieliniową pojemność pasożytniczą tranzystora, której przeładowywaniu towarzyszą straty mocy szeregowy dwójnik CO CO. Podczas stanu wyłączenia (stan OFF czas toff) tranzystor zastępowany jest dwójnikiem CO CO. la stanu włączenia (stan ON czas ton) do dwójnika dołączany jest równolegle rezystor on. Podczas stanu wyłączania (stan ON-OFF czas ton-off) w miejsce rezystora on wprowadzane jest źródło prądu ion-off o liniowo zmniejszającej się wartości. Każda uporządkowana sekwencja stanów tranzystora tworzy okres pracy T (T = ton + ton-off + toff).

5 Metoda projektowania wysokoczęstotliwościowych u S i i CO on C O CO u S i i CO i on-off C O CO u S i =i CO C O CO a) S b) S c) S ys. 4. Trzystanowy model tranzystora: a) włączenie (ON), b) wyłączanie (ON-OFF), c) wyłączenie (OFF) Fig. 4. Three-state transistor model: a) ON state, b) ON-OFF state, c) OFF state Przeważnie parametry modelu (on, ton-off, CO) można odnaleźć w danych katalogowych tranzystora, gdzie: on = S(on) rezystancja przewodzenia, ton-off = tf czas opadania prądu, CO = COSS pojemność nieliniowa mierzona pomiędzy drenem i źródłem przy zwartej bramce. Mogą one również zostać zmierzone, przy zwiększeniu dokładności danego modelu. Niestety, w danych katalogowych nie są podawane informacje dotyczące rezystancji CO. Jej określenie jest, przykładowo, możliwe przez zastosowanie temperaturowej metody porównawczej zaproponowanej w [8]. la tranzystora MOSFET E N16A uzyskuje się wówczas CO 0,45 Ω. 5. WŁAŚCIWOŚCI W STANIE USTALONYM Przebiegi napięć i prądów modelu falownika dla stanu ustalonego wyznaczane są z zastosowaniem obwodowych modeli dyskretnych kondensatora i cewki, dokonując sekwencyjnych obliczeń komputerowych. i C i Cn+1 = C h 2C i L i Ln+1 = L 2L h u C C u Cn+1 e Cn u L L u Ln+1 e Ln a) e Cn =u Cn + C i Cn b) e Ln =u Ln + L i Ln ys. 5. yskretne modele stowarzyszone z algorytmem trapezów: a) kondensatora, b) cewki Fig. 5. Companion models associated with the trapezoidal algorithm for: a) capacitor, b) inductor yskretne modele kondensatora i cewki stowarzyszone z algorytmem trapezów zamieszczono na rys. 5 [12]. Umożliwiają one przekształcenie modeli falownika (rys. 2) oraz tranzystora (rys. 4) w dyskretny model przedstawiony na rys. 6. Na jego podstawie obliczane są iteracyjnie z krokiem h wartości poszczególnych napięć i prądów oraz ostatecznie poszukiwane przebiegi dla stanu ustalonego.

6 58 Z. Kaczmarczyk L1 e L1n P1 i 1n+1 i 2n+1 C2 e C2n e L2n L2 P2 E u L1n+1 model tranzystora S u C2n+1 u L2n+1 C3 u Sn+1 e C3n P3 u C3n+1 u Ln+1 L u On+1 e Ln a) e L1n =u L1n + L1 i 1n, e L2n =u L2n + L2 i 2n, e Ln =u Ln + L (u On -u Ln )/ e C2n =u C2n + C2 i 2n, e C3n =u C3n + C3 (u On -u C3n )/ P3 u Sn+1 on C e COn u COn+1 u Sn+1 C i on-off e COn u COn+1 u Sn+1 C e COn u COn+1 CO CO CO b) S c) econ=ucon+c(usn-ucon)/co S d) S ys. 6. Modele dyskretne: a) falownika klasy E, b)-d) tranzystora Fig. 6. iscrete models of: a) Class E inverter, b)-d) transistor la każdego z trzech stanów tranzystora można zapisać dwa równania macierzowe, które przykładowo dla stanu wyłączenia tranzystora przyjmują postać: L1 P EeL1n i 0 1n+1 C2 L2 P2 1 1 ec2n e L2n i 1 e 2n+1 COn u,(1) Sn+1 C CO C CO u On ec3n e Ln C3 P3 L C3 P3 L L1 L1n 0 L2 0 0 el2n ul1n+1 L L u 1n+1 Ln Ln L2n+1 i e e L L u Ln+1 i 2n+1 C C u COn u e Sn+1 u C CO COn econ C CO C2n+1 uon+1 u C3n+1 0 C2 0 0 ec2n C3 C ec3n ec3n C3 P3 C3 P3 1 e, (2) gdzie ucon, uc2n, uc3n uc*n; ul1n, ul2n, uln ul*n; ucon+1, uc2n+1, uc3n+1 uc*n+1; ul1n+1, ul2n+1, uln+1 ul*n+1 są napięciami modeli dyskretnych kondensatorów i cewek odpowiednio dla

7 Metoda projektowania wysokoczęstotliwościowych n-tej oraz n+1-szej iteracji. Stan ustalony wyznaczany jest na podstawie prowadzonych sekwencyjnie obliczeń komputerowych. Napięcia modeli dyskretnych dla iteracji n+1-szej obliczane są przy wykorzystaniu napięć znanych dla iteracji n-tej. Stany tranzystora ulegają sukcesywnym zmianom, a pojemność wyjściowa tranzystora CO (rezystancja C = h/2/co) jest aktualizowana zgodnie z zadaną funkcją / charakterystyką CO(uS). Obliczenia kończą się (uzyskany zostaje stan ustalony), gdy względne różnice pomiędzy prądami falownika i1 oraz i2 nie przekraczają wartości 0,001 dla kolejnych okresów. Obliczenia komputerowe prowadzone są w środowisku oprogramowania MATLAB. 6. METOA POJEKTOWANIA PACA OPTYMALNA Metoda projektowania bazuje na modelu dyskretnym falownika (rozdz. 4) oraz uzyskiwanym rozwiązaniu dla stanu ustalonego (rozdz. 5). Wyjaśnia ją schemat blokowy przedstawiony na rys. 7. Przyjęto, że na etapie projektowania falownika klasy E dobierane jest jego napięcie zasilania E, indukcyjność L2 oraz pojemność C2 ze względu na zadaną funkcję celu. la przypadku pracy optymalnej funkcja celu przyjmuje postać: g E, L, C d us( t 0) u ( t 0) dt U U E E2πf E S Sm m, (3) gdzie us(t = 0) i dus(t = 0)/dt są odpowiednio wartościami napięcia i jego pochodnej w chwili włączania tranzystora oraz USm stanowi bieżącą wartość szczytową napięcia tranzystora wartości te obliczane są dla aktualnego zestawu parametrów (E, L2, C3) w stanie ustalonym. Ponadto, parametr Um jest zadaną wartością szczytową napięcia tranzystora. Minimalizacja funkcji celu przeprowadzana jest pod kontrolą procedury fminsearch z pakietu MATLAB. Na początku wprowadzane są parametry modelu falownika (rys. 2) E, L1, P1, C2, L2, P2, C3, P3,, L, parametry modelu tranzystora (rys. 4) on, ton-off, CO(uS), CO, parametry sterowania f (T = 1/f), ton, wartość szczytowa napięcia tranzystora Um oraz krok obliczeń h. Wartości początkowe parametrów E, L2, C3 mogą zostać oszacowane na podstawie metod uproszczonych lub wcześniejszych rozwiązań. Następnie inicjowane są pozostałe parametry oraz rozpoczynają się sekwencyjne obliczenia komputerowe, które kontynuowane są aż do osiągnięcia przez funkcję celu wartości minimalnej. PZYKŁA ane wejściowe: L1 = 5 µh, P1 = 0.1 Ω, C2 = 5 nf, P2 = 0.2 Ω, P3 = 0, = 50 Ω, L = 0, on = 0,4 Ω, ton-off = 5 ns, CO(uS) charakterystyka z danych katalogowych tranzystora MOSFET E N16A, CO = 0,45 Ω, f = 30 MHz (T = 1/f = 33,3 ns), ton = 11,7 ns, Um = 400 V, h = 1/ f /1000 = 33,3 ps.

8 60 Z. Kaczmarczyk t n t n+1 u Sn u Sn+1 u On u On+1 i 1n i 1n+1 i 2n i 2n+1 u L*n u L*n+1 u C*n u C*n+1 Start ane wej.: L 1, P1, C 2, P2, P3,, L on, t on-of f, C O (u S ), CO, T, t on, U m, h Wartości początkowe: E, L 2, C 3 t n+1 t on L* =2L * /h, C* =h/2/c *, t n =0 e C*n =0, e L*n =0, i 1P =0, i 2P =0 C =h/2/c O (u COn ), t n+1 =t n +h e L*n, e C*n - rys. 6 NIE NIE t n+1 t on +t on-off TAK stan ON TAK stan ON-OFF stan OFF u Sn+1, u On+1, i 1n+1, i 2n+1 - np. (1) u L*n+1, u C*n+1 - np. (2) NIE t n+1 <T t n+1 =0 i 1P =i 1n+1, i 2P =i 2n+1 Zmień: E, L 2, C 3 NIE TAK NIE Stan ustalony i TAK 1n+1 -i 1P /i 1n+1 < 0,001 i 2n+1 -i 2P /i 2n+1 < 0,001 g(e, L 2, C 3 )=min TAK ane wyj.: E, L 2, C 3 Stop ys. 7. Schemat blokowy metody projektowania Fig. 7. Block diagram of design method Wartości początkowe: E = 100 V, L2 = 200 nh, C3 = 200 pf. ane wyjściowe: E = 106,4 V, L2 = 174,7 nh, C3 = 307,6 pf. Uwagi: 1) Indukcyjność L1 jest na tyle duża, że tętnienia prądu zasilającego są pomijalnie małe. 2) Możliwe jest zaprojektowanie falownika dla mniejszych pojemności C2, jednak towarzyszy temu wzrost indukcyjności L2, a tym samym niekorzystne zwiększenie rezystancji pasożytniczej P2. 3) Na tym etapie parametry P3 oraz L zostały pominięte. 4) Tranzystorem wybranym do przeprowadzonych obliczeń projektowych był tranzystor mocy MOSFET E N16A. 5) Uzyskane parametry stanowią wytyczne do skonstruowania falownika laboratoryjnego (rozdz. 7). Podstawowe przebiegi obliczone dla powyższego przykładu zamieszczono na rys. 3. Uzyskano moc wejściową PI = 304,0 W, moc wyjściową PO = 257,4 W oraz sprawność falownika η = 84,7%. okonując podziału całkowitych strat mocy tranzystora, uzyskano dla stanu włączenia 6,8 W, wyłączania 18,4 W oraz wyłączenia 9,0 W.

9 Metoda projektowania wysokoczęstotliwościowych WEYFIKACJA LABOATOYJNA PACA OPTYMALNA Zdjęcie i schemat falownika laboratoryjnego przedstawiono na rys. 8. Zastosowano w nim tranzystor mocy MOSFET E N16A (500 V, 16 A). Częstotliwość pracy f oraz czas włączenia tranzystora ton zadawane są przez generator LTC6906 i linię opóźniającą MC100EP196. W obwodzie bramki tranzystora zastosowano cztery połączone równolegle drajwery EL7457. Wyjście falownika i rezystor odbiornika Bird 500-CT-FN połączono za pomocą kabla koncentrycznego. Pomiary mocy wyjściowej wykonano za pomocą dedykowanego watomierza Bird 4421 z głowicą typu 4027A25M. Na zdjęciu (rys. 8.a) widoczne są złącza do podłączenia napięć zasilających układ sterowania (5 V), drajwery (12 V) oraz obwód główny (E). Parametry falownika zmierzone przy częstotliwości 30 MHz za pomocą precyzyjnego analizatora impedancji Agilent 4294A zestawiono w tabeli 1. a) L 1 P1 C 2 L 2 P2 E E N16A Tr C 3 L 4xEL7457 C O u S u O P3 b) u GS ys. 8. Laboratoryjny falownik klasy E: a) zdjęcie, b) schemat zastępczy Fig. 8. Laboratory Class E inverter: a) photograph, b) circuit diagram

10 62 Z. Kaczmarczyk Parametry falownika klasy E praca optymalna Tabela 1 Parametr Wartość zmierzona Uwagi L 1 4,98 μh indukcyjność dławika L 1 P1 0,05 Ω rezystancja pasożytnicza dławika L 1 oraz połączeń L nh indukcyjność cewki powietrznej L 2 oraz połączeń P2 0,2 Ω rezystancja pasożytnicza cewki L 2 oraz połączeń C 2 5,05 nf pojemności kondensatorów C 2 oraz C 3 C pf (kondensatory mikowe) P3 0,02 Ω rezystancja pasożytnicza kondensatora C 3 52,5 Ω rezystancja odbiornika L 12 nh indukcyjność pasożytnicza odbiornika oraz połączeń o rejestracji przebiegów z rys. 9 zastosowano oscyloskop cyfrowy Tektronix TS620B. Odpowiadają one pracy optymalnej falownika. Pomiary wykonano przy napięciu zasilaniu E = 106,4 V, a więc takim samym jak w przykładzie z rozdz. 6. Zmierzone parametry falownika laboratoryjnego zamieszczono w tabeli 2. a) b) ys. 9. Przebiegi falownika klasy E dla pracy optymalnej: a) napięcie bramka-źródło u GS (Ch1) oraz napięcie tranzystora u S (Ch2), b) napięcie wyjściowe u O (Ch1) oraz napięcie tranzystora u S (Ch2) Fig. 9. Waveforms of Class E inverter for optimum operation: a) gate-source voltage u GS (Ch1) and transistor voltage u S (Ch2), b) output voltage u O (Ch1) and transistor voltage u S (Ch2) Wyniki pomiarów falownika klasy E praca optymalna Tabela 2 Parametr Wartość zmierzona Uwagi E 106,4 V napięcie zasilania I 1 3,185 A średni prąd zasilania U Sm 390,0 V szczytowe napięcie tranzystora P I 338,9 W moc wejściowa (P I = E I 1 ) P O 284,2 W moc wyjściowa η 83,9% sprawność drenowa (η = P O / P I 100%) P 22,3 W moc zasilania drajwera (4xEL7457) η 78,7% sprawność całkowita (η = P O / (P I + P ) 100%)

11 Metoda projektowania wysokoczęstotliwościowych Wyniki obliczeń teoretycznych (przykład z rozdz. 6) i pomiarów pozostają w zadowalającej zgodności. Ponieważ metoda projektowania bazuje na dyskretnym modelu falownika, przeprowadzono dodatkową weryfikację. Parametry modelu falownika przyjęto zgodnie z parametrami podanymi w tabeli 1. Ponadto, pojemność wyjściową tranzystora zwiększono o pojemność związaną z dołączaną sondą pomiaru napięcia (7 pf) oraz o pojemność pomiędzy izolowanym od radiatora drenem a połączonym z radiatorem źródłem tranzystora (5 pf). Ponownie przeprowadzono obliczenia, uzyskując wyniki przedstawione w tabeli 3. Występuje duża zgodność pomiędzy wynikami obliczeń i pomiarów różnice względne nie przekraczają 6%. Potwierdza to ostatecznie przydatność opracowanego modelu i zaproponowanej metody projektowania wysokoczęstotliwościowych falowników klasy E. Wyniki obliczeń i pomiarów falownika klasy E praca optymalna Tabela 3 Parametr Obliczony Zmierzony óżnica względna P I 319,6 W 338,9 W 5.7% P O 269,2 W 284,2 W 5.3% η 84,2% 83,9% -0.4% U Sm 394,5 V 390,0 V -1.2% 8. METOA POJEKTOWANIA SPAWNOŚĆ MAKSYMALNA Sprawność maksymalna falownika uzyskiwana jest po zminimalizowaniu straty mocy dla danej mocy wyjściowej. Okazuje się, że w falowniku klasy E przypadek taki występuje przy nieznacznym odstrojeniu od pracy optymalnej tzw. płytka praca nieoptymalna [9]. Wówczas metoda projektowania falownika wymaga wprowadzenia następującej funkcji celu: P P E E ge, L2, C3 1 1 P P E O O Sm m, (4) E gdzie PO, PI, USm obliczane są dla aktualnego zestawu poszukiwanych parametrów (E, L2, C3), PE jest mocą wyjściową zadaną jak dla pracy optymalnej falownika (PE = 284,2 W), natomiast Um jest daną wartością szczytową napięcia tranzystora (Um = 400 V). Parametry obliczone analogicznie jak dla przykładu z rozdz. 6 wynoszą wówczas: E = 124,8 V, L2 = 212,2 nh, C3 = 243,5 pf, PI = 325,4 W, PO = 284,2 W, η = 87,3%. W porównaniu z przypadkiem pracy optymalnej uzyskuje się wzrost sprawności o około 3%. I

12 64 Z. Kaczmarczyk 9. WEYFIKACJA LABOATOYJNA SPAWNOŚĆ MAKSYMALNA Parametry laboratoryjnego falownika klasy E zostały odpowiednio zmodyfikowane w celu uzyskania weryfikacji przypadku z rozdz. 8. W tabeli 4 zestawiono jedynie parametry zmodyfikowane (zmierzone przy częstotliwości 30 MHz). Tabela 4 Parametry falownika klasy E sprawność maksymalna Parametr L 2 P2 C 3 P3 Wartość zmierzona 220 nh 0,23 Ω 251 pf 0,02 Ω Wyniki pomiarów laboratoryjnych zilustrowano na rys. 10 i zamieszczono w tabeli 5. Widoczne jest nieznaczne odstrojenie falownika od pracy optymalnej włączanie tranzystora przy niezerowym napięciu. W porównaniu z przypadkiem pracy optymalnej potwierdzono przewidywany teoretycznie wzrost sprawności o około 3%, przy zachowaniu mocy wyjściowej oraz wartości szczytowej napięcia tranzystora. a) b) ys. 10. Przebiegi falownika klasy E dla maksymalnej sprawności: a) napięcie bramka-źródło u GS (Ch1) i napięcie tranzystora u S (Ch2), b) napięcie wyjściowe u O (Ch1) i napięcie tranzystora u S (Ch2) Fig. 10. Waveforms of Class E inverter for maximum efficiency: a) gate-source voltage u GS (Ch1) and transistor voltage u S (Ch2), b) output voltage u O (Ch1) and transistor voltage u S (Ch2) Wyniki pomiarów falownika klasy E sprawność maksymalna Tabela 5 Parametr E I 1 U Sm P I P O η P η Wartość zmierzona 123,6 V 2,672 A 388,0 V 330,3 W 286,9 W 86,9% 22,1 W 81,3% 10. WNIOSKI Przedstawiono efektywną metodę projektowania wysokoczęstotliwościowych falowników klasy E. Metoda ta bazuje na modelu odwzorowującym istotne właściwości tego typu falowników, a w szczególności na trzystanowym modelu tranzystora MOSFET, który

13 Metoda projektowania wysokoczęstotliwościowych uwzględnia rezystancję przewodzenia, niezerowy czas wyłączania, nieliniową pojemność wyjściową oraz towarzyszące jej przeładowywaniu straty mocy. Może być ona modyfikowana w zależności od szczegółowych wymagań projektowych, ze względu na wybór znanych i poszukiwanych parametrów oraz warunki pracy falownika np. praca optymalna lub z maksymalną sprawnością. Metoda projektowania została pozytywnie zweryfikowana. Zaprojektowano, skonstruowano i przetestowano dwa falowniki laboratoryjne pracujące optymalnie i z maksymalną sprawnością przy częstotliwości 30 MHz, uzyskując odpowiednio: moce wyjściowe 284,2 W oraz 286,9 W, sprawności drenowe 83,9% oraz 86,9%, sprawności całkowite 78,7% oraz 81,3%. alsze badania powinny być kontynuowane w kierunku opracowania prostej i efektywnej metody wyznaczania zastępczej rezystancji związanej ze stratami mocy towarzyszącymi przeładowywaniu pojemności wyjściowej tranzystora MOSFET. BIBLIOGAFIA 1. Jałbrzykowski S., Bogdan A., Citko T.: A dual full-bridge resonant Class-E bidirectional C C converter. IEEE Trans. Ind. Electron., Sep. 2011, vol.58, no. 9, p Lam J. C. W., Jain P. K.: A high-power-factor single-stage single-switch electronic ballast for compact fluorescent lamps. IEEE Trans. Power Electron., Aug. 2010, vol. 25, no. 8, p Sokal N. O., Sokal A..: Class E A new class of high-efficiency tuned single-ended switching power amplifiers. IEEE J. Solid-State Circuits, Jun. 1975, vol. SSC-10, no. 3, p Suetsugu T., Kazimierczuk M. K.: Comparison of Class-E amplifier with nonlinear and linear shunt capacitance. IEEE Trans. Circuits Syst. I, Fundam. Theory and Appl., Aug. 2003, vol. 50, no. 8, p Low Z. N., Chinga. A., Tseng., Lin J.: esign and test of a high-power highefficiency loosely coupled planar wireless power transfer system. IEEE Trans. Ind. Electron., May 2009, vol. 56, no. 5, p Mediano A., Molina-Gaudo P., Bernal C.: esign of Class E amplifier with nonlinear and linear shunt capacitances for any duty cycle. IEEE Trans. Microw. Theory Tech., Mar. 2007, vol. 55, no. 3, p Kazimierczuk M. K., Puczko K.: Exact analysis of Class E tuned power amplifier at any Q and switch duty cycle. IEEE Trans. Circuits and Syst., Feb. 1987, vol. CAS-34, no. 2, p Kaczmarczyk Z., Jurczak W.: Falownik klasy E 27 MHz, 500. Prace Naukowe Politechniki Śląskiej Elektryka Zeszyt 4 (208), s

14 66 Z. Kaczmarczyk 9. Kaczmarczyk Z.: Poprawa właściwości energetycznych falowników klasy E przez maksymalizację wykorzystania tranzystora. Zeszyty Naukowe Pol. Śl., 2007, z Kaczmarczyk Z.: Model i metoda projektowania wysokoczęstotliwościowego falownika klasy EF. Przegląd Elektrotechniczny 2014,. 90, nr 6, s Kazimierczuk M. K.: Effects of the collector current fall time on the Class E tuned power amplifier. IEEE J. Solid-State Circuits, Apr. 1983, vol. SC-18, p Chua L. O., Lin P. M.: Komputerowa analiza układów elektronicznych (Algorytmy i metody obliczeniowe). WNT, Warszawa Woo Y.-J., Lee M.-C., Lee K.-C., Cho G.-H.: One-chip Class-E inverter controller for driving a magnetron. IEEE Trans. Ind. Electron., Feb. 2009, vol.56, no. 2, p Cheng H.-L., Cheng C.-A., Fang C.-C., Yen H.-C.: Single-switch high-power-factor inverter driving piezoelectric ceramic transducer for ultrasonic cleaner. IEEE Trans. Ind. Electron., Jul. 2011, vol. 58, no. 7, p Sokal N. O.: Class E F power amplifiers. QEX, Jan./Feb. 2001, no. 204, p r hab. inż. Zbigniew KACZMACZYK, prof. Pol. Śl. Politechnika Śląska Wydział Elektryczny, Katedra Energoelektroniki, Napędu Elektrycznego i obotyki ul. B. Krzywoustego Gliwice Tel. (32) ; zbigniew.kaczmarczyk@polsl.pl