Pracownia elektryczna i elektroniczna. Elektronika cyfrowa. Ćwiczenie nr 5. Klasa III Opracuj projekt realizacji prac związanych z badaniem działania cyfrowych bloków arytmetycznych realizujących operacje sumowania (sumatory) i porównywania (komparatory), oraz badaniem działania rejestrów cyfrowych. Zrealizuj projekt. Opracuj wyniki badania: półsumatora i sumatora -bitowego, pojedynczego sumatora scalonego 7483, pojedynczego sumatora scalonego 7483 realizującego funkcję odejmowania, łączenia dwu sumatorów 7483, komparatora scalonego 7485, łączenia dwu komparatorów 7485, scalonego rejestru równoległego 7475 i (lub) 7475 oraz scalonego rejestru szeregowego 7494. Podczas badania zwróć szczególną uwagę na zmiany stanów logicznych badanych elementów i ich zgodność z zapisami katalogowymi. Podczas pomiarów dostępne są: - uniwersalne stanowisko laboratoryjne, umoŝliwiające zamontowanie 3 dowolnych układów scalonych do 2 nóŝek, posiadające zasilacz prądu stałego 5V, regulowany zasilacz prądu stałego,2-2v, zestaw kontrolnych diod LED, zestaw przełączników umoŝliwiających zadawanie poszczególnych stanów logicznych. - stanowisko do badania sumatorów i komparatorów. - zestaw podstawowych bramek logicznych oraz układów scalonych (sumatory, komparatory i rejestry) wskazanych do badania. Projekt realizacji prac poprzedź informacjami o charakterze danych do rozwiązania zadania, wynikającymi z analizy treści zadania i załączników. Projekt realizacji prac powinien zawierać: wykaz działań związanych z badaniem sumatorów, komparatorów i rejestrów, schematy układów pomiarowych do badania sumatorów, komparatorów i rejestrów, opis sposobu pomiarów funkcji logicznych realizowanych przez badane sumatorów, komparatorów i rejestrów, wskazania eksploatacyjne dla uŝytkownika badanych sumatorów, komparatorów i rejestrów, wynikające z załoŝonych warunków technicznych dotyczących zasilania, obciąŝenia oraz warunków środowiskowych wymaganych podczas ich działania. Strona z 3
Dokumentacja z badania sumatorów, komparatorów i rejestrów powinna zawierać: tabele funkcji arytmetycznych realizowanych w oparciu o badane sumatory i zestawy sumatorów dla kilku wybranych liczb (min. 5), wraz z porównaniem z wynikami teoretycznymi, tabele porównania kolejnych liczb 4-bitowych podawanych w takiej konfiguracji, aby bity, poczynając od najbardziej znaczących w dół najpierw były przeciwne, a następnie równe sobie. Uwzględnić stany wejść kaskadowych z poprzedniego komparatora, tabele porównania kilku (min. 3) liczb 8-bitowych, tabele funkcji realizowanych w oparciu o badane rejestry dla kilku wybranych liczb (min. 5), wraz z wynikiem przesunięcia dla rejestru szeregowego, wnioski z porównania wyników badań z załoŝeniami teoretycznymi (katalogowymi). Do wykonania zadania wykorzystaj: Załącznik Przykładowe operacje na liczbach binarnych. Załącznik 2 Topografia wyprowadzeń uŝytych układów scalonych. Załącznik 3 Zasady działania i zastosowania wybranych cyfrowych bloków arytmetycznych. Załącznik Przykładowe operacje na liczbach binarnych. Zapis liczb w formacie binarnym: 2 7 2 6 2 5 2 4 2 3 2 2 2 2 28 64 32 6 8 4 2 Liczbę moŝna podzielić na: cyfra bardziej znacząca cyfra mniej znacząca 8 4 2 8 4 2 Strona 2 z 3
Zmiana znaku: Przeprowadzamy poprzez negację i dodanie +/- = + = Dodawanie (A) + (B) = Odejmowanie (A) - (B) Zamiast odejmować, dodajemy zanegowaną liczbę i : (A) + + = EXOR (dodawanie modulo 2) = Załącznik 2 Topografia wyprowadzeń uŝytych układów scalonych. Sumator UCY 7483N Układ UCY 7483N jest monolitycznym układem scalonym średniej skali integracji. Jest to 4- bitowy sumator dwójkowy, równoległy, z przeniesieniem równoległym. Sumator ma wejścia sumy z kaŝdego bitu oraz wyjście przeniesienia (C4) z ostatniego bitu. Rys.2. Schemat wejść i wyjść układu UCY 7483 Strona 3 z 3
Komparator UCY 7485N Układ jest monolitycznym układ scalonym, który stanowi komparator wielkości dwóch liczb dwójkowych, 4- bitowych z moŝliwością ich porównania i określenia, która jest większa. Komparator ten posiada wejścia liczb porównywanych: A3, A2, A, A, B3, B2, B, B oraz wejścia i wyjścia kaskadowe: A>B, A=B, A<B, które umoŝliwiają tworzenie układów porównujących liczby więcej niŝ 4- bitowe. Rys. 2.2 Schemat wejść i wyjść układu UCY 7485 Strona 4 z 3
Rejestr przesuwny UCY 7494 Rys.2.3 Schemat wejść i wyjść układu UCY 7494 Układ jest 4-bitowym rejestrem przesuwnym z moŝliwością równoległego wpisywania danych. Wejścia A, B, C, D (X -X 3 ) są wejściami równoległymi danych. Wyjścia Q A, Q B, Q C, Q D (Q -Q 3 ) są wyjściami danych. Wejścia S i S słuŝą do ustawiania stanu pracy rejestru. Wejścia SR (X P ) i SL (X L ) słuŝą odpowiednio jako wejścia bitu ostatniego i pierwszego przy przesuwaniu w prawo lub w lewo. Wejście CLK (C) słuŝy jako wejście taktujące działanie rejestru. Wejście CLR (R) jest nadrzędnym wejściem zerującym rejestr. Rejestr równoległy UCY 7475 Rys.2.4 Schemat wejść i wyjść układu UCY 7475 Strona 5 z 3
Rejestr równoległy UCY 7475 Rys.2.5 Schemat wejść i wyjść układu UCY 7475 Załącznik 3 Zasady działania i zastosowania wybranych cyfrowych bloków arytmetycznych. a) Sumatory Sumator jest cyfrowym układem kombinacyjnym, co oznacza, Ŝe stan jego wyjść zaleŝy jedynie od stanu wejść. Sumator wykonuje arytmetyczną operację dodawania dwóch, lub więcej liczb binarnych. Logika operacji w sumatorze -bitowym przedstawiona jest w tabeli poniŝej: A i B i S i C i+ Suma S i przeniesienie C dodawania jednobitowych liczb dwójkowych A i B Zmienna S i reprezentuje rezultat operacji, jej wartość jest sumą modulo 2 (exclusive OR) składników A i, B i i C i. Zmienna Ci reprezentuje przeniesienie z pozycji młodszej sumatora wielopozycyjnego. C i+ jest przeniesieniem do pozycji starszej. C i nie występuje w tzw. półsumatorze, obecność C i daje sumator pełny. Z wartości przedstawionych na rys.. moŝna określić wyraŝenia logiczne dla półsumatora: - suma S i = A i -B i + ~A i B i = A i (+) B i, - przeniesienie C i+ = A i B i. Strona 6 z 3
Półsumator Półsumator pozwala nam na dodanie dwu jednobitowych liczb binarnych Ai oraz Bi. a) b) Rys.3. Schemat półsumatora: a) ideowy b) blokowy Sumator Sumatory dzielimy na: a. dwójkowe, gdzie działania wykonuje się na liczbach dwójkowych, b. dziesiętne, wykonujące działania na liczbach dziesiętnych kodowanych dwójkowo. Gdy za kryterium podziału przyjmuje się sposób podawania składników sumy, wtedy moŝna wyróŝnić sumatory: c. równoległe: z przeniesieniem szeregowym, z przeniesieniem równoległym, d. szeregowe. W pracy wykorzystane są dwa sumatory czterobitowe z moŝliwością połączenia ich w szereg, co pozwala uzyskać sumator ośmiobitowy. Strona 7 z 3
Rys. 3.2 Sumator dwuargumentowy jednobitowy Łączenie sumatorów Sumator kaskadowy n-bitowy jest układem powstałym przez połączenie n sumatorów jednobitowych. Schemat blokowy takiego sumatora przedstawiono na rysunku 3.3. Przy sumowaniu liczb dodatnich wejście przeniesienia początkowego C nie jest wykorzystywane (C =, dla pewności naleŝy podpiąć wejście to do szyny z sygnałami logicznymi ). Rys. 3.3 Schemat blokowy sumatora kaskadowego. W sumatorze kaskadowym wszystkie cyfry dodawanych liczb dwójkowych podawane są na sumator jednocześnie. Czas uformowania się wyniku zaleŝy od prędkości propagacji sygnału przeniesienia przez kolejne komórki sumatora. W najbardziej niekorzystnym przypadku sygnał C musi przejść przez wszystkie komórki sumatora. Czas sumowania moŝna znacznie skrócić przez zastosowanie sumatora z równoległym przeniesieniem. Sumator z przeniesieniem równoległym generuje wszystkie wartości przeniesień jednocześnie na podstawie wartości na poszczególnych bitach obu operandów. Przeniesienie C i+ = A i B i + A i C i + B i C i = A i B i + (A i +B i ) Strona 8 z 3
C i moŝna wyrazić w postaci: C i+ = G i +T i C i, gdzie: G i =A i B i, T i =A i +B i. Dla modułu czterobitowego i <{,,2,3}: C 4 =G 3 +T 3 G 2 +T 3 T 2 G +T 3 T 2 T G +T 3 T 2 T T lub C 4 = G + TC, gdzie G= G 3 +T 3 G 2 +T 3 T 2 G +T 3 T 2 T G ; T=T 3 T 2 T T, gdzie: G - przeniesienie generowane w bloku, T - sygnał warunkujący transmisję przeniesienia początkowego C. WyraŜenie dla sumy: S i = A i (+) B i (+)C i moŝna przekształcić do postaci: S i = C i (+)~(A i B i )(A i +B i )= C i (+) ~G i T i. b) Komparatory Komparatorem najprościej moŝna nazwać układ do porównywania dwóch liczb. W układach cyfrowych wykorzystywane są komparatory porównujące dwie liczby binarne. Wynikiem porównania liczb A i B moŝe być jedna z trzech relacji: A=B, A>B, A<B. Niekiedy wystarczy jedynie komparator pozwalający na odróŝnienie relacji: A=B i A B lub np. A B i A>B. Najprostszym komparatorem jest układ porównujący poziomy napięć na dwóch wejściach. Typowym jednak komparatorem jest układ 7485, który umoŝliwia porównanie dwóch liczb 4-bitowych. Rys.3.4 Schemat wejść i wyjść komparatora 4-bitowego Łączenie komparatorów Komparator scalony 7485 posiada 3 wyjścia: A=B, A>B, A<B. Na jednym z nich pojawia się poziom logiczny, określający zaleŝność między dwoma czterobitowymi Strona 9 z 3
słowami wejściowymi A i B. Układ ma ponadto 3 wejścia oznaczone identycznie jak wyjścia: A=B, A>B, A<B. SłuŜą one do współpracy z innymi układami scalonymi 7485 w celu porównywania liczb o długości większej niŝ czterobitowa. Wejścia te naleŝy wówczas połączyć z odpowiadającymi im wyjściami komparatora młodszych bitów. Przy takim łączeniu komparatorów waŝne jest, aby w komparatorze najmłodszych bitów lub pracującym pojedynczo była zapewniona następująca kombinacja sygnałów wejściowych: (A=B)=, (A>B)=, (A<B)=. Rys.5 Łączenie dwóch komparatorów 4-bitowych c) rejestry Rejestry moŝemy podzielić na: równoległe i przesuwające. Rejestry równoległe. Rejestr równoległy słuŝy do przechowywania (pamiętania) pojedynczego słowa binarnego. Zasadniczą mikrooperacją wykonywaną na rejestrze jest wpisanie słowa wejściowego X do rejestru. Mikrooperację tą moŝemy zapisać: Y:=X gdzie Y wyjście, na którym pojawia się przechowywane w rejestrze słowo. W niektórych rejestrach moŝliwa jest teŝ operacja zerowania zawartości rejestru (Y:=). Rejestr równoległy moŝe być zbudowany z przerzutników złoŝonych lub prostych. Przepisanie wejścia rejestrów na ich wyjścia następuje po pojawieniu się stanu wysokiego na wejściu L (ładuj). W zaleŝności od typu rejestru, stan wejściowy jest przekazywany na Strona z 3
wyjście tylko podczas narastania sygnału L (zbocze narastające) (7475) lub teŝ podczas całego trwania stanu wysokiego wejścia L (7475-rejestr zatrzaskowy). Rys. 3.6. Rejestr równoległy 7475 Rys. 3.7. Rejestr równoległy 7475 Rejestry przesuwające: Rejestr przesuwający realizuje przesunięcie zapamiętanego w nim słowa o jedną pozycję w lewo lub prawo. Mikrooperacja przesunięcia w lewo polega na jednoczesnym wpisaniu do kaŝdego przerzutnika Q i stanu poprzedniego przerzutnika Q i-. Do pierwszego Strona z 3
przerzutnika (Q ) zostaje wpisany sygnał wejściowy X L, a zawartość ostatniego przerzutnika (Q 3 na rys.) jest tracona. Q :=X L Q :=Q Q 2 :=Q Q 3 :=Q 2 Mikrooperacja przesunięcia w prawo polega na jednoczesnym wpisaniu do kaŝdego przerzutnika Q i stanu następnego przerzutnika Q i+. Do ostatniego przerzutnika (Q 3 na rys.) zostaje wpisany sygnał wejściowy X P, a zawartość pierwsego przerzutnika (Q ) jest tracona. Q :=Q Q :=Q 2 Q 2 :=Q 3 Q 3 :=X P Rejestry przesuwające są realizowane w wielu wersjach. W niektórych z nich jest moŝliwy równoległy zapis danych, a następnie ich przesuwanie w prawo lub w lewo (7494). Kierunek przesuwania moŝe być zadawany w nim wejściami S i S 2. S S Czynność przesunięcie w prawo przesunięcie w lewo wpisywanie Q:=X pamiętanie Rys. 8. Rejestr przesuwający. Rys. 3.9 Operacja przesunięcia w prawo Strona 2 z 3
Rys. 3.. Rejestr przesuwający dwukierunkowy 7494 Rys.3.. Typy rejestrów przesuwających Strona 3 z 3