Chapter 1: Boolean Logic

Podobne dokumenty
Podstawy układów logicznych

Algebra Boola i podstawy systemów liczbowych. Ćwiczenia z Teorii Układów Logicznych, dr inż. Ernest Jamro. 1. System dwójkowy reprezentacja binarna

Instrukcja obsługi User s manual

Semantyka i Weryfikacja Programów - Laboratorium 7

DO MONTAŻU POTRZEBNE SĄ DWIE OSOBY! INSTALLATION REQUIRES TWO PEOPLE!

HAPPY ANIMALS L01 HAPPY ANIMALS L03 HAPPY ANIMALS L05 HAPPY ANIMALS L07

HAPPY ANIMALS L02 HAPPY ANIMALS L04 HAPPY ANIMALS L06 HAPPY ANIMALS L08

DO MONTAŻU POTRZEBNE SĄ DWIE OSOBY! INSTALLATION REQUIRES TWO PEOPLE!

HAPPY K04 INSTRUKCJA MONTAŻU ASSEMBLY INSTRUCTIONS DO MONTAŻU POTRZEBNE SĄ DWIE OSOBY! INSTALLATION REQUIRES TWO PEOPLE! W5 W6 G1 T2 U1 U2 TZ1

Sieciowa komunikacja procesów - XDR i RPC

Automatyzacja Ćwicz. 2 Teoria mnogości i algebra logiki Akademia Morska w Szczecinie - Wydział Inżynieryjno-Ekonomiczny Transportu

CS 6170: Computational Topology, Spring 2019 Lecture 09

Bardzo krótki wstęp do elektroniki cyfrowej

Modelowanie układów kombinacyjnych w VHDL (cz.1)

Moduł odtwarzacza plików MP3 audio

DO MONTAŻU POTRZEBNE SĄ DWIE OSOBY! INSTALLATION REQUIRES TWO PEOPLE!

USB firmware changing guide. Zmiana oprogramowania za przy użyciu połączenia USB. Changelog / Lista Zmian

Installation of EuroCert software for qualified electronic signature

Altera Quartus II. Opis niektórych komponentów dostarczanych razem ze środowiskiem. Opracował: mgr inż. Leszek Ciopiński


Maximum Ride Ostatnie Ostrzezenie Globalne Ocieplenie (Polska Wersja Jezykowa)

4.6. Gramatyki regularne

Modelowanie złożonych układów cyfrowych (1)

TTIC 31210: Advanced Natural Language Processing. Kevin Gimpel Spring Lecture 8: Structured PredicCon 2

LED PAR 56 7*10W RGBW 4in1 SLIM







INSTRUKCJA MONTAŻU MARBO E SPORT LISTA CZĘŚCI (PARTS LIST) (ASSEMBLY INSTRUCTION) MH-W102 NR CZĘŚCI (PART NO.) ILOŚĆ (QUANTITY) OPIS (DESCRIPTION)

Helena Boguta, klasa 8W, rok szkolny 2018/2019

Układy reprogramowalne i SoC Język VHDL (część 4)

Ankiety Nowe funkcje! Pomoc Twoje konto Wyloguj. BIODIVERSITY OF RIVERS: Survey to students



X11R5. .Xresources. Pliki konfiguracyjne X-Windows. Zasada działania X11. .xinitrc. X protocol X server. X client. X library

ABOUT NEW EASTERN EUROPE BESTmQUARTERLYmJOURNAL

Automatyka Lab 1 Teoria mnogości i algebra logiki. Akademia Morska w Szczecinie - Wydział Inżynieryjno-Ekonomiczny Transportu


TIGER I INITIAL PRODUCTION

Logo pole ochronne. 1/2 a. 1/4 a

U3000/U3100 Mini (Dla Komputera Eee na systemie operacyjnym Linux) Krótka Instrukcja

H L. The Nobel Prize in Physics 2000 "for basic work on information and communication technology"

ELEKTRONIKA CYFROWA. Materiały y pomocnicze do wykład sem.. 1

Testowy dokument raz dwa trzy

ARNOLD. EDUKACJA KULTURYSTY (POLSKA WERSJA JEZYKOWA) BY DOUGLAS KENT HALL

g]bbvd`cyw>[ealyb^vwvvzo]^vwp`[[ab]cfwxyzy[v\]^]bvwvazovf

WYŻSZA SZKOŁA INFORMATYKI STOSOWANEJ I ZARZĄDZANIA

CYFROWE UKŁADY SCALONE. Technologia planarna

H L. The Nobel Prize in Physics 2000 "for basic work on information and communication technology"

Rev Źródło:

WYŁĄCZNIK CZASOWY OUTDOOR TIMER

Conditionals: 0, 1, 2, 3 - Zadania warunkowe. O Conditional. Kiedy używamy? Zdanie podrzędne Zdanie nadrzędne

CYFROWE UKŁADY SCALONE. Technologia planarna

Realizacja systemów wbudowanych (embeded systems) w strukturach PSoC (Programmable System on Chip)

Zmiany techniczne wprowadzone w wersji Comarch ERP Altum

Tranzystor JFET i MOSFET zas. działania

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)


Pobieranie argumentów wiersza polecenia

Zastrzegamy sobie prawo do zmiany cen oraz asortymentu bez wcze niejszego zawiadomienia.


POLITYKA PRYWATNOŚCI / PRIVACY POLICY

Laboratorium Projektowania Systemów VLSI-ASIC Katedra Elektroniki Akademia Górniczo-Hutnicza


Weryfikacja modelowa jest analizą statyczną logiki modalnej

17-18 września 2016 Spółka Limited w UK. Jako Wehikuł Inwestycyjny. Marek Niedźwiedź. InvestCamp 2016 PL

1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File

Maximum Ride Ostatnie Ostrzezenie Globalne Ocieplenie (Polska Wersja Jezykowa)


Chapter 1: Review Exercises


Rys. 1.Okno główne serwera Cisco TFTP Server. Rys.2.Okno opcji serwera Cisco TFTP Server

FORMULARZ REKLAMACJI Complaint Form

MM210. Instrukcja obsługi User s Manual

Tuber radio BT MA407. Instrukcja obsługi User s Manual

Privacy policy. Polityka prywatności

Modelowanie logiki rewersyjnej w języku VHDL

LCD (Liquid Crystal Display)

Remember to set your printer to omit this page when running off copies.using this document.

Przeciwpożarowe sterowniki dla bram zwijanych, sekcyjnych i przesuwnych. Fire-proof controls for roller shutters, sectional doors and sliding gates

OpenPoland.net API Documentation

Robotic Arm Assembly Manual

THE RAIL RATES valid from 1st October 2015

Hippo Boombox MM209N CD. Instrukcja obsługi User s Manual

CYFROWE UKŁADY SCALONE

BLACKLIGHT SPOT 400W F

ZARZĄDZANIE PRODUKOWANĄ ENERGIĄ. 1 Zarządzanie produkowaną energią / / Fronius Polska

ĆWICZENIE 4 Zapoznanie ze środowiskiem CUPL Realizacja układów kombinacyjnych na układach PLD

OT 180/ /700 P5

Estimation and planing. Marek Majchrzak, Andrzej Bednarz Wroclaw,

Instrukcja współpracy wagi Eco Label z programem HYDRA przy użyciu Multipleksera MUX 8xRS232/RJ

National Insurance contributions. We need some more information (potrzebujemy pewnych dodatkowych informacji) Inland Revenue

Projektowanie układów VLSI-ASIC techniką od ogółu do szczegółu (top-down) przy użyciu pakietu CADENCE

Zasady bezpieczeństwa

Polskie Tlumaczenie Testy Prawo Jazdy UK - Samochody Osobowe (Polish Translation Driving Theory Test UK - Category B - Cars) 2008/2009 (Polish

099 Łóżko półpiętrowe 2080x1010(1109)x Bunk bed 2080x1010(1109)x1600 W15 INSTRUKCJA MONTAŻU ASSEMBLY INSTRUCTION

Transkrypt:

Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005 www.idc.c.il/tecs Chpter 1: Boolen Logic Usge nd Copyright Notice: Copyright 2005 Nom Nisn nd Shimon Schocken This presenttion contins lecture mterils tht ccompny the textook The Elements of Computing Systems y Nom Nisn & Shimon Schocken, MIT Press, 2005. The ook we site, www.idc.c.il/tecs, fetures 13 such presenttions, one for ech ook chpter. Ech presenttion is designed to support 3 hours of clssroom or self-study instruction. You re welcome to use or edit this presenttion for instructionl nd non-commercil purposes. If you use our mterils, we will pprecite it if you will include in them reference to the ook s we site. And, if you hve ny comments, you cn rech us t tecs.t@gmil.com Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 1

Alger Bool Pewne elementrne opertory oolowskie: Not(x) And(x,y) Or(x,y) Nnd(x,y) Funkcje oolowskie: x y z f ( x, y, z) ( x y) z x Not(x) 0 1 1 0 x y Or(x,y) 0 0 0 0 1 1 1 0 1 1 1 1 x y And(x,y) 0 0 0 0 1 0 1 0 0 1 1 1 x y Nnd(x,x) 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 Wyrżenie funkcji z pomocą tlicy prwdy Postć knoniczn: Kżd funkcj oolowsk może yć wyrżon z pomocą opertorów And, Or, Not. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 2

Wszystkie funkcje 2-rgumentowe oolowskie Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 3

Alger Bool Dne: Nnd(,), flse Not() = Nnd(,) true = Not(flse) And(,) = Not(Nnd(,)) George Boole, 1815-1864 ( A Clculus of Logic ) Or(,) = Not(And(Not(),Not())) Xor(,) = Or(And(,Not()),And(Not(),))) Etc. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 4

Brmki logiczne Brmk logiczn urządzenie fizyczne implementujące funkcję oolowską Brmki elementrne: Brmki złożone: Dw skłdniki: interfejs orz implementcj. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 5

Brmki logiczne Interfejs Xor Clude Shnnon, 1916-2001 0 0 0 0 1 1 1 0 1 1 1 0 Implementcj Not And ( Symolic Anlysis of Rely nd Switching Circuits ) Or Not And Xor(,) = Or(And(,Not()),And(Not(),))) Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 6

Implementcj przez owody elektryczne AND gte 0 0 0 0 1 0 1 0 0 1 1 1 OR gte 0 0 0 0 1 1 1 0 1 1 1 1 power supply power supply c 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 c AND (,,c) c AND AND Z perspektywy informtyk sposó fizycznej relizcji rmek logicznych jest ez znczeni. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 7

Projekt 1: rmki elementrne Dne: Nnd(,), flse Zudowć: Nnd(,) 0 0 1 0 1 1 1 0 1 1 1 0 Not() =... true =... And(,) =... Or(,) =... Mux(,,sel) =... Etc. w sumie 12 rmek. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 8

Multiplekser sel sel 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 Mux sel 0 1 Implementcj w oprciu o rmki Not, And, Or. Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 9

Przykłd: Budow rmki And z pomocą symultor Plik And.cmp Umow: And 0 0 0 0 1 0 1 0 0 1 1 1 Łdując plik.hdl do pliku.tst, wygenerowc plik wynikowy. identyczny z plikiem.cmp. Plik And.hdl Plik And.tst CHIP And { IN, ; OUT ; } // implementtion missing lod And.hdl, put-file And., compre-to And.cmp, put-list ; set 0,set 0,evl,put; set 0,set 1,evl,put; set 1,set 0,evl,put; set 1, set 1, evl, put; Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 10

Budow rmki And z pomocą symultor Interfejes: And(,) = 1 tylko, gdy ==1 And Plik And.hdl CHIP And { IN, ; OUT ; } // implementtion missing Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 11

Budow rmki And z pomocą symultor Implementcj: And(,) = Not(Nnd(,)) Plik And.hdl CHIP And { IN, ; OUT ; } // implementtion missing Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 12

Building n And gte Implementtcj: And(,) = Not(Nnd(,)) Nnd x in Not Plik And.hdl CHIP And { IN, ; OUT ; } // implementtion missing Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 13

Budow rmki And z pomocą symultor Implementtcj: And(,) = Not(Nnd(,)) NAND x in NOT Plik And.hdl CHIP And { IN, ; OUT ; } Nnd( =, =, = x); Not(in = x, = ); Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 14

Symultor progrm HDL Skrypt testowy digrm rmki And And Or Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 15

Symultor progrm HDL Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 16

Symultor progrm HDL Plik wynikowy Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 17

Wskzówki do projektu 1 Przeczytj plik Uzupełnieni1.pdf Poierz plik instlcyjny symultor Poierz instrukcję hrdwre-simultor.pdf Elements of Computing Systems, Nisn & Schocken, MIT Press, 2005, www.idc.c.il/tecs, Chpter 1: Boolen Logic slide 18