Politechnika Wrocławska Instytut Telekomunikacji, Teleinformatyki i Akustyki. Klucze analogowe. Wrocław 2010

Podobne dokumenty
Politechnika Wrocławska Wydział Elektroniki, Katedra K-4. Klucze analogowe. Wrocław 2017

Podstawy Elektroniki dla Elektrotechniki

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

19. Zasilacze impulsowe

Podstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Tranzystory polowe. Podział. Tranzystor PNFET (JFET) Kanał N. Kanał P. Drain. Gate. Gate. Source. Tranzystor polowy (FET) Z izolowaną bramką (IGFET)

zestaw laboratoryjny (generator przebiegu prostokątnego + zasilacz + częstościomierz), oscyloskop 2-kanałowy z pamięcią, komputer z drukarką,

LABORATORIUM PODSTAWY ELEKTRONIKI Badanie Bramki X-OR

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO

WSTĘP DO ELEKTRONIKI

PRACOWNIA ELEKTRONIKI

Układy zasilania tranzystorów. Punkt pracy tranzystora Tranzystor bipolarny. Punkt pracy tranzystora Tranzystor unipolarny

Instrukcja do ćwiczenia laboratoryjnego. Badanie przerzutników

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

LABORATORIUM PODSTAW ELEKTRONIKI PROSTOWNIKI

Elementy elektroniczne Wykłady 7: Tranzystory polowe

Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk

Różnicowe układy cyfrowe CMOS

Komparator napięcia. Komparator a wzmacniacz operacyjny. Vwe1. Vwy. Vwe2

Podstawy Elektroniki dla Elektrotechniki. Układy przełączające

( 3 ) Kondensator o pojemności C naładowany do różnicy potencjałów U posiada ładunek: q = C U. ( 4 ) Eliminując U z równania (3) i (4) otrzymamy: =

LABORATORIUM Z ELEKTRONIKI

Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.

Parametry układów cyfrowych

ELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH

Ćwiczenie 4- tranzystor bipolarny npn, pnp

(12) OPIS PATENTOWY (19) PL (11) (13) B1

ĆWICZENIE 8 ELEMENTY I UKŁADY PRZEŁĄCZAJĄCE WPROWADZENIE

Przekaźniki czasowe ATI opóźnienie załączania Czas Napięcie sterowania Styki Numer katalogowy

Układy akwizycji danych. Komparatory napięcia Przykłady układów

Badanie funktorów logicznych TTL - ćwiczenie 1

PRZEŁĄCZANIE DIOD I TRANZYSTORÓW

ZASTOSOWANIE WZMACNIACZY OPERACYJNYCH DO LINIOWEGO PRZEKSZTAŁCANIA SYGNAŁÓW. Politechnika Wrocławska

3. Funktory CMOS cz.1

Gr.A, Zad.1. Gr.A, Zad.2 U CC R C1 R C2. U wy T 1 T 2. U we T 3 T 4 U EE

Wykład VIII TRANZYSTOR BIPOLARNY

Układy elektroniczne I Przetwornice napięcia

Ćwiczenie nr 4 Tranzystor bipolarny (npn i pnp)

Ćwiczenie - 3. Parametry i charakterystyki tranzystorów

Wzmacniacze prądu stałego

Generatory impulsowe przerzutniki

Pracownia pomiarów i sterowania Ćwiczenie 3 Proste przyrządy elektroniczne

Przetworniki analogowo-cyfrowe.

PL B1 H03K 17/687 G05F 1/44. Fig. 1 (19) PL (11) (12) OPIS PATENTOWY (13) B1. Siemens Aktiengesellschaft, Monachium, DE

Właściwości tranzystora MOSFET jako przyrządu (klucza) mocy

Wydział Elektroniki Mikrosystemów i Fotoniki Politechniki Wrocławskiej STUDIA DZIENNE. Przełącznikowy tranzystor mocy MOSFET

Generatory impulsowe przerzutniki

Demonstracja: konwerter prąd napięcie

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Podstaw Elektroniki Cyfrowej Wykonał zespół w składzie (nazwiska i imiona): Dzień tygodnia:

TRANZYSTORY BIPOLARNE

IMPULSOWY PRZEKSZTAŁTNIK ENERGII Z TRANZYSTOREM SZEREGOWYM

Liniowe układy scalone. Wykład 4 Parametry wzmacniaczy operacyjnych

PL B1. Sposób podgrzewania żarników świetlówki przed zapłonem i układ zasilania świetlówki z podgrzewaniem żarników

Ujemne sprzężenie zwrotne, WO przypomnienie

Układy sekwencyjne asynchroniczne Zadania projektowe

7. Tyrystory. Tyrystor SCR (Silicon Controlled Rectifier)

Badanie diod półprzewodnikowych

Ćw. 8 Bramki logiczne

PL B1. POLITECHNIKA OPOLSKA, Opole, PL BUP 05/18. JAROSŁAW ZYGARLICKI, Krzyżowice, PL WUP 09/18

Politechnika Białostocka

Ćwiczenie 5. Zastosowanie tranzystorów bipolarnych cd. Wzmacniacze MOSFET

Rozdział 4 Instrukcje sekwencyjne

Wzmacniacz operacyjny

Podstawy elektroniki cz. 2 Wykład 2

2. Który oscylogram przedstawia przebieg o następujących parametrach amplitudowo-czasowych: Upp=4V, f=5khz.

Przetwarzanie analogowocyfrowe

Ćwiczenie 4. Parametry statyczne tranzystorów polowych JFET i MOSFET

Budowa. Metoda wytwarzania

Ćwiczenie 6 WŁASNOŚCI DYNAMICZNE DIOD

Zjawiska w niej występujące, jeśli jest ona linią długą: Definicje współczynników odbicia na początku i końcu linii długiej.

10. KLUCZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY CMOS

2 Dana jest funkcja logiczna w następującej postaci: f(a,b,c,d) = Σ(0,2,5,8,10,13): a) zminimalizuj tę funkcję korzystając z tablic Karnaugh,

Tabela doboru przekaźników czasowych MTR17

Projekt Układów Logicznych

Logiczne układy bistabilne przerzutniki.

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14

LABORATORIUM PRZYRZĄDÓW PÓŁPRZEWODNIKOWYCH

Układy zasilania tranzystorów

Przyrządy półprzewodnikowe część 5 FET

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój:

Realizacja regulatorów analogowych za pomocą wzmacniaczy operacyjnych. Instytut Automatyki PŁ

P-1a. Dyskryminator progowy z histerezą

BADANIE WŁAŚCIWOŚCI UKŁADÓW PÓBKUJĄCO- PAMIĘTAJĄCYCH

Projektowanie i produkcja urządzeń elektronicznych

Wejścia logiczne w regulatorach, sterownikach przemysłowych

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 2

Elementy elektroniczne Wykłady 5,6: Tranzystory bipolarne

Wzmacniacze operacyjne

Temat i cel wykładu. Tranzystory

POLITECHNIKA POZNAŃSKA FILIA W PILE LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW. grupa: A

Badanie charakterystyk elementów półprzewodnikowych

Tranzystory bipolarne. Właściwości dynamiczne wzmacniaczy w układzie wspólnego emitera.

Ćwiczenie nr 6 (część teoretyczna) Przełączanie tranzystora

Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach

Widok z przodu. Power Bus

Wykład X TRANZYSTOR BIPOLARNY

Politechnika Białostocka

Transkrypt:

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze analogowe Wrocław 200 Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Pojęcia podsawowe Podsawą realizacji układów impulsowych oraz cyfrowych jes wykorzysanie wielkosygnałowej pacy elemenów akywnych, przełączanych między sanami odcięcia i przewodzenia (zero - jeden). Przejścia pomiędzy ymi sanami powinny zachodzić w możliwe jak najkrószym czasie. Jeśli klucz jes włączony o U wyj powinno być równe U wej, jeżeli wyłączony o U wyj powinno być równe zero. ealizacja coraz szybszych układów przełączających wynika z konieczności przewarzania coraz większej ilości informacji w jednosce czasu. Współczesna echnologia umożliwia przełączanie elemenów półprzewodnikowych w zakresie nanosekund do kilkudziesięciu pikosekund.

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Pojęcia podsawowe deay klucz san włączenia san wyłączenia U U zerowa rezysancja w sanie włączenia nieskończona rezysancja w sanie wyłączenia Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Pojęcia podsawowe zeczywisy klucz F san włączenia F >> F san wyłączenia U U F U + U F niezerowa rezysancja w sanie włączenia F skończona rezysancja w sanie wyłączenia 2

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Pojęcia podsawowe Paramery kluczy analogowych rezysancja w sanie włączenia F rezysancja w sanie wyłączenia zakres napięć wejściowych przenikanie sygnału serującego na wyjście czasy przełączeń wprowadzane zniekszałcenia szcząkowe napięcie klucza maksymay prąd przewodzenia maksymaa moc rozproszenia Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor bipolarny jako klucz + C C B g U be U wy ranzysor jes serowany siym sygnałem od sanu zakania do nasycenia warunek nasycenia ranzysora = ( 0, L0, 2) β C B 3

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki F e g Klucze elekroniczne ranzysor bipolarny jako klucz san akywny ranzysora Csa i c - włączenie ranzysora u be u wy U Bwł - C b we san nasycenia ranzysora C U Csa d f s r i b Bwł B b san zakania ranzysora Poliechnika Wrocławska eg nsyu elekomunikacji, eleinformayki i Akusyki F - ube Klucze elekroniczne ranzysor bipolarny jako klucz UBwł - ib b C we czas opóźnienia (delay ime) ranzysor w sanie zakania d F + = gcwe U F Bwł C = C + C we je jc Bwł czas opadania (fall ime) ranzysor w sanie akywnym B ic b f β Bwł = τ n β Bwł Csa kf = τ n k F Csa C UCsa uwy τ - sała czasowa równa odwroności 3-dB pulsacji granicznej ω n g wzmacniacza O k F współczynnik przeserowania przy włączaniu ranzysora k F Bwł = β Csa d f s r 4

Poliechnika Wrocławska eg nsyu elekomunikacji, eleinformayki i Akusyki F - ube Klucze elekroniczne ranzysor bipolarny jako klucz UBwł - b C we czas magazynowania (sorage ime) czas usuwania namiarowego ładunku zgromadzonego w B, wynikający z przeserowania i głębokiego wejścia w nasycenie ib Bwł B ic Csa uwy C b kf + k s = τ s k + τ średni czas życia nośników w warunkach nasycenia s k współczynnik przeserowania zwronego k B = β > 0 Csa ( + U ) czas narasania (rise ime) ranzysor w sanie akywnym dalsze usuwanie ładunków aż do sanu zakania raznysora B = B Bwł UCsa d f s r r k + =τ n k Poliechnika Wrocławska eg nsyu elekomunikacji, eleinformayki i Akusyki F - ube Klucze elekroniczne ranzysor bipolarny jako klucz UBwł - b C we Gdy C = 0 koniec procesu przejściowego na wyj. Aby na wej napięcie U be osiągnęło poziom musi upłynąć czas bierny (czas po kórym U be =, (- ) Bwł ib = 2, 3 b B C we B b ic Csa C uwy UCsa d f s r 5

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor bipolarny jako klucz C + C lemenarny układ klucza jes sosunkowo woy sosuje się zaem pewne modyfikacje: g B C d U be U wy kondensaor przyspieszający C d skraca czas przełączania o rząd ale akże obciąża źródło dużym chwilowym prądem ładowania oraz zmniejsza częsoliwość powarzania impulsów (zwiększa się b ), rudno eż sosować dodakowe C w układach scalonych sosowanie siego serowania (małe B ) przy jednoczesnym unikaniu wchodzenia w san nasycenia dla redukcji czasu magazynowania s Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor MOSF jako klucz g g U GS D C o + D U wy Układy z MOS sosowane m.in. w scalonych układach cyfrowych, w analogowych ukł. przełączanymi pojemnościami lub w układach z przełączaniem prądów. Szeroki zakres sosowania wynika z faku, że MOS wyróżniają się prosoą echnologiczną i układową, małą powierzchnią i bardzo małym poborem mocy Pojemność C o w prakyce sanowią pojemności wejściowe ranzysora 6

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor MOSF jako klucz τ g ( C C ) = + gs gd U gs narasa z τ F e g - u gs włączenie klucza usalone u gs 2,2τ 2,2τ po czasie d, U gs = U OFF i zaczyna płynąć i d d = τ F U OFF narasające u gs powoduje powsanie przepięcia Cgd U D = Cgd + Co po czasie r usala się u gs r = 2,2τ d u wy = u ds maleje z powodu rozładowania się C o + C gd τ 2 pojawia się i d = D C o proces rozładowania rwa do momenu przejścia ranzysora z zakresu penodowego do riodowego czas 2 U OFF - i d DS DF u wy + D U DF d r U DSsa 2 3 U D f przepięcie pass Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor MOSF jako klucz po osiągnięciu zakresu riodowego r wyj = r d jes niewielka (/g m ) i nasępuje szybkie rozładowanie C o D τ 3 = C o + g D m po upływie 3 = 2,2τ 3 i d = DF zaś u wy = U DF równe spadkowi napięcia na rez.kanału /g m całkowiy czas włączenia klucza: = d + r + 2 3 wł + F e g - - u gs U OFF i d DS DF 2,2τ 2,2τ d r 2 3 f u wy pass + D U D U DF U DSsa 7

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor MOSF jako klucz po zmianie zbocza e g,maleje u gs ze sała τ prąd i d maleje do zera, gdy u gs osiąga warość U OFF po czasie: f = τ + U OFF napięcie u gs usala się po czasie 2,2τ F e g - - u gs U OFF i d maleje u 2,2τ gs 2,2τ d r f wyłączenie klucza usalone u gs ozpoczyna się ładowanie C o + C gd w pasywnym układzie odcięcia ranzysora. Napięcie drenu usala się po czasie: DS DF i d = 0 pass = 2,2τ 2 2 3 usalone U ds całkowiy czas wyłączenia klucza: u wy U D pass + wył = 2,2τ 2 pass + D U DF U DSsa Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Klucze elekroniczne ranzysor MOSF jako klucz CMOS Aby zwiększyć zakres dopuszczaych napięć wejściowych zamias jednego ranzysora MOSF sosuje się klucz CMOS, zbudowany z dwóch komplemenarnych ranzysorów MOSF łączonych równolegle. +U Klucz włączony na B ypu n podajemy +U, a B 2 ypu p łączymy z masą U we może być z zakresu 0 < U we +U U ser = +U U we 2 U wy U ser Klucz wyłączony U ser = 0 8

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Bramki logiczne Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Bramki logiczne Paramery Obciążaość logiczna bramki (N) - maksymaa liczba bramek, jaka może być równolegle serowana z wyjścia pojedynczej bramki. Napięcia poziomów logicznych (HGH, LOW) - zakresy napięć wejściowych oraz wyjściowych, kóre układ realizuje jako gwaranowany san oraz gwaranowany san 0. Margines zakłóceń - określa dopuszczaą warość napięcia sygnału zakłócającego, nie powodującego jeszcze nieprawidłowej pracy układu. Moc sra na bramkę - określa moc pobieraną przez układ zeźródła zasilania. 9

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Bramki logiczne Paramery Czas propagacji - określa czas opóźnienia odpowiedzi układu na sygnał serujący i jes podsawową miarą szybkości działania układu cyfrowego. Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki CMOS - L 0

Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Schema układu 74LS00 Poliechnika Wrocławska nsyu elekomunikacji, eleinformayki i Akusyki Porównanie L - CMOS