Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz przyrządów: zasilacz stabilizowany, woltomierz cyfrowy i / lub tester stanów logicznych, płytka montażowa do badania układów scalonych. 3. Przedmiot badań Przerzutniki: asynchroniczny typu S, synchroniczny typu S oraz synchroniczny typu D zbudowane przy wykorzystaniu bramek NAND (UCY-7400) i NO (UCY-7402) umieszczonych na płytce montażowej (rysunek ). 6 5 4 3 2 0 9 U CC 4 3 2 GND 2 3 4 5 6 7 8 D D2 D3 D4 GND 6 5 4 3 2 0 9 U CC 4 3 2 GND 2 3 4 5 6 7 8 ys.. Płytka montażowa do badania układów scalonych
4. Wprowadzenie teoretyczne Do tej pory w ramach ćwiczeń laboratoryjnych ( i 2) zajmowaliśmy się układami kombinacyjnymi - to znaczy takimi, w których stan sygnałów wyjściowych zależy w każdej chwili wyłącznie od bieżącego stanu sygnałów wejściowych. Natomiast przerzutniki są elementami zaliczanymi do grupy układów sekwencyjnych. W układach sekwencyjnych stan na wyjściu układu jest funkcją nie tylko bieżących stanów wejściowych, ale również stanów na wyjściu układu w poprzednich chwilach czasowych. W układach tych oprócz elementów logicznych (kombinacyjnych) występują elementy pamięciowe. W zależności od trybu pracy układy sekwencyjne możemy podzielić na asynchroniczne i synchroniczne. Układ asynchroniczny zmienia swój stan wyjść bezpośrednio po zmianie stanu wejść. W układach synchronicznych zmiana stanu wyjść odbywa się w chwilach wyznaczonych zmianą sygnału synchronizującego. Podział układów cyfrowych przedstawiono na rysunku 2. Układy Cyfrowe Układy Kombinacyjne Układy Sekwencyjne Asynchroniczne Synchroniczne ys. 2. Podział układów cyfrowych Podstawowym elementem sekwencyjnym, który zapamiętuje jeden bit informacji jest układ nazywany przerzutnikiem. Przerzutnik jest układem o co najmniej dwóch wejściach i z reguły dwóch wyjściach. Wejścia mogą być: zegarowe (ang. Clock), zwane inaczej synchronizującymi albo wyzwalającymi, informacyjne, programujące. Jeśli przerzutnik ma wejście synchronizujące, to jest nazywany przerzutnikiem synchronicznym, natomiast jeśli nie ma takiego wejścia przerzutnikiem asynchronicznym. Przerzutnik synchroniczny reaguje na informację podawaną na wejścia informacyjne tylko w obecności impulsu zegarowego. Przerzutnik może być wyposażony w dwa wejścia programujące: ustawiające S (ang. Set) i zerujące (ang. eset) nazywane również Preset i Clear. Wejścia programujące są zawsze wejściami asynchronicznymi (niezależne od sygnału zegarowego). Istnieje wiele typów przerzutników. Podstawowe to: S, D i JK. Działanie logiczne przerzutników najczęściej obrazuje się za pomocą tablicy stanów, w której przedstawione są stany na wejściach informacyjnych układu oraz odpowiadające im stany na wyjściu(ach) układu. Wyjścia przerzutników oznaczane są zazwyczaj symbolami i. W tablicy stanów zazwyczaj prezentuje się stan wyjścia pomijając wyjście, które jest jego negacją. Większość przerzutników to przerzutniki synchroniczne. Wyjątek stanowi najprostszy przerzutnik nazywany asynchronicznym przerzutnikiem S. 4.. Symbole graficzne przerzutników w wersji TTL Symbole graficzne przerzutników odzwierciedlają ich strukturę wewnętrzną. Jeżeli umieścimy wskaźnik negacji na wejściu przerzutnika to wejście jest aktywowane niskim poziomem logicznym (w symbolu graficznym należy umieścić okrąg przed nazwą wejścia rys 3.b). 2
Wejścia zegarowe (synchronizujące) oznaczone są poprzez trójkąt równoboczny. Niektóre przerzutniki są wyzwalane (aktywowane) przy zmianie sygnału na wejściu zegarowym; wejście takie nazywamy wejściem dynamicznym. Mówimy wówczas o takim przerzutniku, że jest wyzwalany frontem (sygnału zegarowego): narastającym, gdy sygnał zmienia się z 0 na opadającym, gdy sygnał zmienia się z na 0 Na rysunku 3 zebrano symbole graficzne oznaczające różne rodzaje wejść przerzutników. a) b) c) d) 0 0 ys 3. a) wejście statyczne aktywowane wysokim poziomem logicznym; b) wejście statyczne aktywowane niskim poziomem logicznym; c) wejście dynamiczne aktywowane frontem narastającym sygnału zegarowego; d) wejście dynamiczne aktywowane frontem opadającym sygnału zegarowego 4.2. Asynchroniczny przerzutnik S Przerzutnik ten składa się z dwóch odpowiednio połączonych ze sobą bramek. Do budowy tego przerzutnika można wykorzystać bramki NAND lub NO. Przerzutnik ten ma dwa wejścia informacyjne/programujące i S oraz dwa wyjścia i. Wejścia i S są wejściami asynchronicznymi tzn. ich stany natychmiast oddziaływują na stany wyjść. a) b) () (S) S c) S n- n 0 0 0 0 0 0 0 X 0 X 0 X N d) S n 0 0 n- 0 0 0 N ys. 4. Asynchroniczny przerzutnik S zbudowany z bramek NO: a) schemat logiczny; b) symbol graficzny; c) tablica stanów ysunek 4a przedstawia schemat przerzutnika asynchronicznego S zbudowanego z bramek NO. Podanie stanu na jedno z wejść informacyjnych (programujących) powoduje ustawienie na wyjściu odpowiadającej mu bramki stanu 0 (Suma dwóch sygnałów, z których co najmniej jeden jest równy wynosi a po zanegowaniu daje 0 NO A + B). Podanie stanu na obydwa wejścia przerzutnika spowodowałoby wystąpienie stanów 0 na obydwu wyjściach, co jest niezgodne z założeniem, że w przerzutniku jedno wyjście jest negacją drugiego. Stan ten jest nazywany stanem niedozwolonym N. Podanie stanu 0 na obydwa wejścia daje możliwość określenia stanu wyjść w chwili n-tej wyłącznie na podstawie stanu wyjść w chwili n-. Jest to stan w którym przerzutnik realizuje funkcję pamiętania sygnału poprzedniego. Na rysunkach 4b, 4c i 4d zamieszczono odpowiednio symbol graficzny asynchronicznego przerzutnika S jego tablicę prawdy oraz jej wersję uproszczoną. Symbol X oznacza dowolny sygnał. 3
4.3. Synchroniczny przerzutnik S Synchroniczny przerzutnik S różni się w swojej budowie od przerzutnika asynchronicznego dodatkowymi dwoma bramkami dołączonymi na wejścia układu. Odpowiednio połączone pełnią funkcję negacji, gdy na wejściu jest utrzymany stan 0 lub na ich wyjściach utrzymywany jest stan 0, gdy na wejściu jest stan. W tym ostatnim przypadku stany na wyjściach przerzutnika zależeć będą od stanu poprzedniego. Przerzutnik ten można zbudować zarówno z bramek NO, jak i NAND. a) () b) (S) S c) S n- 0 0 0 0 0 0 N 0 0 0 N 0 0 0 0 0 0 d) S 0 0 0 0 0 N 0 n- n- n- n- n- ys. 5. Synchroniczny przerzutnik S zbudowany bramek NO: a) schemat logiczny; b) symbol graficzny; c) tablica stanów; d) uproszczona tablica stanów ysunek 5a przedstawia schemat przerzutnika synchronicznego S zbudowanego z bramek NO. Na rysunkach 5b, 5c i 5d zamieszczono odpowiednio symbol graficzny synchronicznego przerzutnika S, jego tablicę prawdy oraz jej uproszczoną wersję. W tablicy na rysunku 5c podkreślono stany stabilne, tzn. nie powodujące zmiany stanu wyjść. 4.4 Synchroniczny przerzutnik D Modyfikując synchroniczny przerzutnik S poprzez dodanie bramki NOT pomiędzy wejścia i S otrzymamy przerzutnik typu D. Przerzutnik ten posiada jedno wejście informacyjne oznaczone literą D. Układ ten (w przypadku przerzutnika zbudowanego z bramek NO) przepisuje informację z wejścia D na wyjście gdy na wejściu pojawi się front opadający lub jest ono w stanie niskim. Jeżeli na wejście jest podany prostokątny sygnał zegarowy to przepisanie informacji z wejścia D na wyjście realizowane jest z opóźnieniem jednego impulsu taktującego. Nazwa przerzutnika pochodzi od pierwszej litery angielskiego słowa Delay (opóźnienie). Budowę przerzutnika, symbol graficzny oraz tabelę stanów podano na rysunku 6. 4
a) b) D D ys. 6. Synchroniczny przerzutnik D zbudowany z bramek NO: a) schemat logiczny; b) symbol graficzny; c) tablica stanów c) D n X n- 0 0 0 0 5. Przebieg ćwiczenia wykorzystując płytkę montażową zbudować kolejno układy pomiarowe przerzutników według schematów ideowych przedstawionych w podrozdziałach 5. 5.3, podłączyć wyjścia przerzutnika do diod wskazujących poziom logiczny, po sprawdzeniu poprawności zmontowanego układu podłączyć napięcie zasilania równe +5 V do odpowiednich zacisków wykorzystywanych układów scalonych. W celu wykorzystania diod LED do wskazywania stanów logicznych wyjść przerzutników, masę napięcia zasilania połączyć również z zaciskiem GND znajdującym się na płytce montażowej, na wejścia przerzutników (A i B) podawać stany logiczne lub 0 zgodnie z tabelą prawdy odpowiednią dla danego układu. 5.. Badanie asynchronicznego przerzutnika S zbudowanego z bramek NAND (A) (B) S A B n- n 0 0 0 0 Na podstawie przeprowadzonych obserwacji wypełnić tabelę prawdy, nadać nazwę wejściom badanego przerzutnika ( i S) i oznaczyć je na schemacie. Gdy na wejście podany jest wysoki poziom logiczny, a na wejście S niski, wyjście przerzutnika powinno znajdować się w stanie niskim. W sytuacji odwrotnej ( = 0, S = ) wyjście powinno być ustawione w stanie wysokim. ozważyć dwa przypadki:. obydwa wejścia w stanie wysokim i stan poprzedni na wyjściu niski, 2. obydwa wejścia w stanie wysokim i stan poprzedni na wyjściu również wysoki. 5
5.2. Badanie synchronicznego przerzutnika S zbudowanego z bramek NAND (A) S (B) AB n- 0 0 0 0 0 0 0 0 S 0 0 0 0 0 Na podstawie przeprowadzonych obserwacji wypełnić tabelę prawdy, nadać nazwę wejściom badanego przerzutnika ( i S) i oznaczyć je na schemacie Zwrócić uwagę na negację wejść i S. Gdy na wejście podany jest niski poziom logiczny, a na wejście S wysoki, wyjście przerzutnika powinno znajdować się w stanie niskim. W sytuacji odwrotnej ( =, S = 0 ) wyjście powinno być ustawione w stanie wysokim. 5.3. Badanie synchronicznego przerzutnika D zbudowanego z bramek NAND D D D n 0 X 0 Podczas badania przerzutnika D ustawić wyjście przerzutnika w stanie niskim, następnie zablokować jego wyjście poprzez zmianę na wejściu sygnału z wysokiego na niski. Zmienić stan na wejściu D na wysoki, następnie na wejściu wywołać front narastający. Ćwiczenie powtórzyć przy początkowym ustawieniu wejścia D w stanie wysokim. 6. Sprawozdanie z przebiegu ćwiczenia Na podstawie przeprowadzonych pomiarów należy przygotować sprawozdanie, które powinno zawierać: zrealizowane na zajęciach struktury przerzutników wraz z ich tabelami stanów logicznych i symbolami graficznymi oraz wnioski końcowe. Na schematach strukturalnych przerzutników zrealizowanych na zajęciach należy nanieść odpowiednie oznaczenia wejść (np. S, ) 6