Zegar - układ wysyłający regularne impulsy o stałej szerokości (J) i częstotliwości (f)

Podobne dokumenty
Budowa Mikrokomputera

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Budowa komputera. Magistrala. Procesor Pamięć Układy I/O

Architektura systemów komputerowych

Wykład 2. Mikrokontrolery z rdzeniami ARM

Architektury komputerów Architektury i wydajność. Tomasz Dziubich

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK

Architektura mikroprocesorów z rdzeniem ColdFire

Architektura komputerów

Procesory. Schemat budowy procesora

Miary i pomiary wydajności. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Technika mikroprocesorowa. Linia rozwojowa procesorów firmy Intel w latach

Wydajność obliczeń a architektura procesorów. Krzysztof Banaś Obliczenia Wysokiej Wydajności 1

Procesory firmy ARM i MIPS

Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC

Przetwarzanie potokowe pipelining

4/10/2013. Koszt wydajności komputerów. Miary wydajności komputerów (MIPS) Miary wydajności komputerów (SPEC)

Bibliografia: pl.wikipedia.org Historia i rodzaje procesorów w firmy Intel

Wykład 2. Mikrokontrolery z rdzeniami ARM

Prawo Moore a 4/10/2013. Wstęp do Informatyki

Programowanie współbieżne Wykład 2. Iwona Kochańska

Cezary Bolek Katedra Informatyki. Prawo Moore a

Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer

Architektura potokowa RISC

Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.

PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK

Nowoczesne technologie przetwarzania informacji

Architektura systemów komputerowych. dr Artur Bartoszewski

Analiza ilościowa w przetwarzaniu równoległym

Architektura systemów komputerowych

Architektura Systemów Komputerowych

Architektura mikroprocesorów TEO 2009/2010

Dariusz Brzeziński. Politechnika Poznańska, Instytut Informatyki

RDZEŃ x86 x86 rodzina architektur (modeli programowych) procesorów firmy Intel, należących do kategorii CISC, stosowana w komputerach PC,

MIKROKONTROLERY I MIKROPROCESORY

Dydaktyka Informatyki budowa i zasady działania komputera

Programowanie aplikacji na iphone. Wstęp do platformy ios. Łukasz Zieliński

Architektura komputerów

Informatyka - studium realizacji dźwięku -

Wydajność obliczeń a architektura procesorów

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

Zapoznanie z technikami i narzędziami programistycznymi służącymi do tworzenia programów współbieżnych i obsługi współbieżności przez system.

Budowa komputera Komputer computer computare

, " _/'--- " ~ n\l f.4e ' v. ,,v P-J.. ~ v v lu J. ... j -:;.",II. ,""", ",,> I->~" re. dr. f It41I r> ~ '<Q., M-c 'le...,,e. b,n '" u /.

Czym jest Java? Rozumiana jako środowisko do uruchamiania programów Platforma software owa

Architektura komputerów

Układy czasowo-licznikowe w systemach 80x86

Analiza i Synteza Układów Cyfrowych

Wykorzystanie architektury Intel MIC w obliczeniach typu stencil

Architektura von Neumanna. Jak zbudowany jest współczesny komputer? Schemat architektury typowego PC-ta. Architektura PC wersja techniczna

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08

Obliczenia Wysokiej Wydajności

Architektura Systemów Komputerowych. Architektura potokowa Klasyfikacja architektur równoległych

Architektura Komputerów

Witold Komorowski: RISC. Witold Komorowski, dr inż.

Logiczny model komputera i działanie procesora. Część 1.

SYSTEMY OPERACYJNE WYKŁAD 1 INTEGRACJA ZE SPRZĘTEM

Podstawowe zagadnienia

Wstęp do informatyki. Architektura co to jest? Architektura Model komputera. Od układów logicznych do CPU. Automat skończony. Maszyny Turinga (1936)

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Wprowadzenie. Dariusz Wawrzyniak. Miejsce, rola i zadania systemu operacyjnego w oprogramowaniu komputera

Systemy operacyjne. Wprowadzenie. Wykład prowadzą: Jerzy Brzeziński Dariusz Wawrzyniak

Kurs Zaawansowany S7. Spis treści. Dzień 1

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

LEKCJA TEMAT: Współczesne procesory.

Architektura typu Single-Cycle

Architektura komputerów

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08

Budowa i zasada działania komputera. dr Artur Bartoszewski

Wykład I. Podstawowe pojęcia. Studia Podyplomowe INFORMATYKA Architektura komputerów

4 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.02 Rok akad. 2011/ / 35

UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386

Organizacja typowego mikroprocesora

AMD Ryzen recenzja procesora. Wpisany przez Mateusz Ponikowski Piątek, 11 Październik :47

Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej. Instrukcja do zajęć laboratoryjnych z przedmiotu:

architektura komputerów w. 4 Realizacja sterowania

Przykładowe sprawozdanie. Jan Pustelnik

Materiały do wykładu. 4. Mikroprocesor. Marcin Peczarski. Instytut Informatyki Uniwersytet Warszawski

Architektura systemów komputerowych. Przetwarzanie potokowe I

Podstawy Techniki Mikroprocesorowej

Architektura komputerów Reprezentacja liczb. Kodowanie rozkazów.

Architektura komputerów

Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci

Programowalne układy logiczne

Rejestry procesora. Nazwa ilość bitów. AX 16 (accumulator) rejestr akumulatora. BX 16 (base) rejestr bazowy. CX 16 (count) rejestr licznika

Jednostka centralna. dr hab. inż. Krzysztof Patan, prof. PWSZ

Sprzęt komputera - zespół układów wykonujących programy wprowadzone do pamięci komputera (ang. hardware) Oprogramowanie komputera - zespół programów

Badanie wydajności maszyn wirtualnych

Wykład 7. Architektura mikroprocesorów powtórka

Projektowanie. Projektowanie mikroprocesorów

PRZEWODNIK PO PRZEDMIOCIE

MODYFIKACJA SPECYFIKACJI ISTOTNYCH WARUNKÓW ZAMÓWIENIA

W Załączniku nr 6 do SIWZ Opis Przedmiotu Zamówienia, punkt 1. Zestaw komputerowy (2 szt.), Zamawiający podaje następujący zapis:

Wydajność systemów a organizacja pamięci. Krzysztof Banaś, Obliczenia wysokiej wydajności. 1

PROCESOR Z ODBLOKOWANYM MNOŻNIKIEM!!! PROCESOR INTEL CORE I7 4790K LGA1150 BOX

Optymalizacja skalarna. Piotr Bała. Wykład wygłoszony w ICM w czercu 2000

Transkrypt:

Zegar Zegar - układ wysyłający regularne impulsy o stałej szerokości (J) i częstotliwości (f) http://en.wikipedia.org/wiki/computer_clock umożliwia kontrolę relacji czasowych w CPU pobieranie, dekodowanie, wykonanie instrukcji zaczyna się po impulsie ( tyknięcie (ang. tick)) zegara Odstęp między dwoma impulsami to cykl zegara (ang. clock cycle time) J =1/f f - zwykle 1MHz-3GHz I c liczba wykonanych instrukcji maszynowych (w odcinku czasu) CPI - średnia ilość cykli potrzebnych do wykonania instrukcji CPI i - średnia ilość cykli na instrukcję typu i; I i liczba instrukcji typu i CPI = (I c ) -1 E i CPI i I i

Zegar systemowy

Miary wydajności T czas CPU potrzebny do wykonania programu T = I c CPI J T = I c [p + m k] J p liczba cykli procesora do zdekodowania i wykonania instrukcji; m liczba odwołań do pamięci; k stosunek cyklu pamięci do cyklu procesora MIPS - Millions of instructions per second ile milionów instrukcji CPU wykonuje w ciągu sekundy MIPS = (T 10 6 ) -1 I c = (CPI 10 6 ) -1 f miara wydajności CPU Ex. 2M instrukcji, f=400mhz: 60% - CPI =1 (ALU); 18% - CPI=2 (cache load/store); 12% - CPI=4 (skoki); 10% - CPI=8 (RAM) CPI = 0.6 + 2 0.18 + 4 0.12+8 0.1=2.24 MIPS =(2.24 10 6 ) -1 (400 10 6 ) 178

Miary wydajności (c.d.) MFLOPS - Millions of floating point instructions per second ile milionów instrukcji zmiennoprzecinkowych CPU wykonuje w ciągu sekundy MFLOPS = (czas wykonania 10 6 ) -1 (liczba wykonanych w programie instrukcji zmiennorzecinkowych) miara stosowana przy oszacowaniu wydajności gier i programów obliczeniowych Miary zależne od zbioru instrukcji, architektury i oraganizacji CPU, hierachii pamięci, sposobu tworzenia kodu maszynowego przez kompilator CISC: add B(X), C(X), A(X); RISC: L R1, B(X): L R2, C(X): A R1,R2,R3: ST R3, A(X) czas wykonania nadaje się do porównań jednakowych architektur

Benchmarking Benchmark - program zaprojektowany do testowania wydajności napisany w języku wysokiego poziomu i przenaszalny na różne komputery reprezentuje rodzaj programowania: systemowe, numeryczne,... łatwy w pomiarze oraz szeroko rozpowszechniony Ex. System Performance Evaluation Corporation (SPEC) CPU2006 zestaw do pomiaru aplikacji ograniczonych przez CPU 17 zmiennoprzecinkowych programów w C, C++, Fortran 12 programów na liczbach całkowitych w C, C++ 3 miliony linii kodu R A = m -1 E i m R i śr. arytmetyczna; R H = m (E i m R i 1 ) -1 śr. harmoniczna R i tempo wykonywania instrukcji dla i-tego benchmarku dwie metryki: speed i rate pojedyńcze zadanie i przepustowość (ang. throughput)

SPEC Speed Pojedyńcze zadanie Bazowy czas wykonania na maszynie referencyjnej (ang. reference machine) Wyniki jako stosunek czasu referencyjnego do czasu wykonania Tref i czas wykonania benchmarku i na maszynie referencyjnej Tsut i czas wykonania benchmarku i na maszynie testowej Całkowita wydajność obliczana za pomocą średniej geometrycznej

SPEC speed (przykład) Sun Blade 6250 400.perlbench 17.5 401.bzip2 14.0 403.gcc 13.7 429.mcf 17.6 445.gobmk 14.7 456.hmmer 18.6 458.sjeng 17.0 462.libquantum 31.3 464.h264ref 23.7 471.omnetpp 9.23 473.astar 10.9 483.xalancbmk 14.7 (17.5 14 13.7 17.6 14.7 18.6 17 31.3 23.7 9.23 10.9 14.7) 1/12 18.5

SPEC Rate Mierzy przepustowość maszyny wykonującej wiele programów Wiele kopii benchmarków uruchamianych jednocześnie zwykle tyle ile procesorów Wyniki obliczane jako: Tref i - czas wykonania benchmarku i na maszynie referencyjnej N liczba kopii wykonywanych jednocześni Tsut i czas który upłynął od startu benchmarku i na wszystkich N procesorach do momentu zakończenia wszystkich kopii programu na maszynie testowej Całkowita wydajność obliczana za pomocą średniej geometrycznej

Prawo Amdahla Potencjalne przyspieszenie programu przy wykonaniu na wielu procesorach (Gene Amdahl,1967) Część f kodu zrównoleglonego (ang. infinitely parallelizable) bez szeregownania Cześć (1-f) kodu wykonywanego instrukcja po instrukcji T całkowity czas wykonania programu na procesorze N liczba procesorów wykorzystujących kod zrównoleglony Wnioski Jeśli małe f to małe przyspieszenie (ang. speedup) Jeśli N -> to przyspieszenie ograniczone przez 1/(1 f)