POLITECHNIKA POZNAŃSKA

Podobne dokumenty
Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

Automatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Technika Cyfrowa. Badanie pamięci

Elektronika cyfrowa i optoelektronika - laboratorium

Funkcja Boolowska a kombinacyjny blok funkcjonalny

Badanie właściwości multipleksera analogowego

Cyfrowe układy scalone c.d. funkcje

Kombinacyjne bloki funkcjonalne - wykład 3

Państwowa Wyższa Szkoła Zawodowa

Statyczne badanie przerzutników - ćwiczenie 3

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania.

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Ćw. 8 Bramki logiczne

Kombinacyjne bloki funkcjonalne

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Przetworniki AC i CA

LEKCJA. TEMAT: Funktory logiczne.

Ćw. 7 Przetworniki A/C i C/A

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Państwowa Wyższa Szkoła Zawodowa

10. KLUCZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY CMOS

Podstawy elektroniki cz. 2 Wykład 2

LABORATORIUM ELEKTRONIKI UKŁADY KOMBINACYJNE

Architektura komputerów Wykład 2

Uśrednianie napięć zakłóconych

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Politechnika Warszawska

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie liniowych układów ze wzmacniaczem operacyjnym (2h)

Tranzystor JFET i MOSFET zas. działania

GENERATORY KWARCOWE. Politechnika Wrocławska. Instytut Telekomunikacji, Teleinformatyki i Akustyki. Instrukcja do ćwiczenia laboratoryjnego

Elektronika. Wzmacniacz operacyjny

Podstawowe układy cyfrowe

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki

Politechnika Poznańska, Instytut Elektrotechniki i Elektroniki Przemysłowej, Zakład Energoelektroniki i Sterowania Laboratorium energoelektroniki

Instrukcja do ćwiczenia laboratoryjnego

Podstawy Elektroniki dla Informatyki. Pętla fazowa

Przetworniki analogowo-cyfrowe

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

Politechnika Białostocka

2. SYNTEZA UKŁADÓW LOGICZNYCH REALIZOWANYCH NA BAZIE DEMULTIFLEK3ERÓW

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0

Ćw. 7: Układy sekwencyjne

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7

Podstawy Elektroniki dla Informatyki. Wzmacniacze operacyjne

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Państwowa Wyższa Szkoła Zawodowa

LABORATORIUM ELEKTRONIKA. Opracował: mgr inż. Tomasz Miłosławski

POLITECHNIKA POZNAŃSKA

Laboratorium Analogowych Układów Elektronicznych Laboratorium 6

Wzmacniacze napięciowe z tranzystorami komplementarnymi CMOS

KARTA PRZEDMIOTU. Podstawy elektroniki cyfrowej B6. Fundamentals of digital electronic

1.2 Funktory z otwartym kolektorem (O.C)

POLITECHNIKA POZNAŃSKA KATEDRA STEROWANIA I INŻYNIERII SYSTEMÓW

LABORATORIUM. Technika Cyfrowa. Badanie Bramek Logicznych

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

LABORATORIUM TECHNIKI IMPULSOWEJ I CYFROWEJ (studia zaoczne) Układy uzależnień czasowych 74121, 74123

Synteza częstotliwości z pętlą PLL

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

Państwowa Wyższa Szkoła Zawodowa

ELEKTRONIKA. Generatory sygnału prostokątnego

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Bierne układy różniczkujące i całkujące typu RC

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

Pomiar podstawowych parametrów liniowych układów scalonych

Komputerowa symulacja przetworników A/C i C/A

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Zastosowania liniowe wzmacniaczy operacyjnych

Modulatory PWM CELE ĆWICZEŃ PODSTAWY TEORETYCZNE

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

Ćw. 1: Systemy zapisu liczb, minimalizacja funkcji logicznych, konwertery kodów, wyświetlacze.

Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

Automatyzacja i robotyzacja procesów produkcyjnych

LABORATORIUM ELEKTROTECHNIKI POMIAR PRZESUNIĘCIA FAZOWEGO

Układy cyfrowe. Kodowanie informacji

Elektronika (konspekt)

Politechnika Białostocka

Ćwiczenie 2 Mostek pojemnościowy Ćwiczenie wraz z instrukcją i konspektem opracowali P.Wisniowski, M.Dąbek

UKŁADY ELEKTRONICZNE Instrukcja do ćwiczeń laboratoryjnych Badanie transoptora

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie wzmacniacza różnicowego i określenie parametrów wzmacniacza operacyjnego

U 2 B 1 C 1 =10nF. C 2 =10nF

Laboratorium podstaw elektroniki

Tranzystory w pracy impulsowej

TEORIA OBWODÓW I SYGNAŁÓW LABORATORIUM

Podstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS

Oscyloskop. Dzielnik napięcia. Linia długa

ĆWICZENIE LABORATORYJNE. TEMAT: Badanie generatorów sinusoidalnych (2h)

WZMACNIACZ OPERACYJNY

CYFROWE BLOKI FUNKCJONALNE

TRANZYSTORY BIPOLARNE

WIECZOROWE STUDIA NIESTACJONARNE LABORATORIUM UKŁADÓW ELEKTRONICZNYCH

Laboratorium Elektroniczna aparatura Medyczna

Transkrypt:

POLITECHNIKA POZNAŃSKA INSTYTUT ELEKTROTECHNIKI I ELEKTRONIKI PRZEMYSŁOWEJ Zakład Elektrotechniki Teoretycznej i Stosowanej Laboratorium Podstaw Telekomunikacji Ćwiczenie nr 5 Rok akademicki: Wydział: Elektryczny Studia dzienne Nr grupy: Uwagi: Temat: Multiplekser i demultiplekser Wykonawcy: 1. 2. 3. 4. 5. 6. Wykonania ćwiczenia Ocena: Data Oddania sprawozdania Celem ćwiczenia jest zapoznanie z układami multipleksera i demultipleksera. 1. Wiadomości teoretyczne Multipleksery Multiplekser (skrót MUX) jest układem kombinacyjnym (czyli takim, w którym stan wejść układu jednoznacznie określa stan wyjść tego układu). Multiplekser jest układem komutacyjnym (przełączającym), posiadającym n linii (wejść) informacyjnych, k wejść adresowych (zwykle n=2 k ) i jedno wyjście. Posiada również wejście sterujące działaniem układu oznaczane jako G (wejście strobujące, ang. gate). Multiplekser umożliwia wielu sygnałom wejściowym współdzielić jedno urządzenie lub zasób (np. jeden przetwornik analogowo-cyfrowy lub jedną linię komunikacyjną). Jego działanie polega na przekazaniu wartości jednego z wielu wejść na jedno wyjście, numer wejścia jest podawany na linie adresowe a 0... a k-1. Jeśli na wejście strobujące (blokujące) G podane zostanie logiczne zero, to wyjście przyjmuje określony stan logiczny (zazwyczaj zero), niezależny od stanu wejść danych i adresowych. Multiplekser (inaczej krotnica) jest urządzeniem stosowanym w telekomunikacji do zwielokrotniania sygnałów. 1/5

Multipleksery są oferowane w postaci układów scalonych. Na rys. 1.1 przedstawiono opis wyprowadzeń układu 74LS153 - podwójnego multipleksera 4-wejściowego. Rys. 1.1. Opis wyprowadzeń podwójnego multipleksera 74LS153. W tabeli 1.1 przedstawiono sposób działania multipleksera 74LS153. Tabela 1.1. Działanie multipleksera 74LS153 1 wejścia adresowe strobujące danych wyjście B A G C 0 C 1 C 2 C 3 Y - - 1 - - - - 1 0 0 0 0 - - - 0 0 0 0 1 - - - 1 0 1 0-0 - - 0 0 1 0-1 - - 1 1 0 0 - - 0-0 1 0 0 - - 1-1 1 1 0 - - - 0 0 1 1 0 - - - 1 1 Jeśli na wejściu strobującym G (negacja G) wartość logiczna sygnału równa jest 1, to stan logiczny wyjścia układu jest równy 1 i nie zależy od stanu sygnałów na wejściach C 0 -C 3, ani na wejściach adresowych A,B. Dla wartości logicznej sygnału G =0, na wyjściu Y pojawia się sygnał z jednej z linii C 0 -C 3 wybranej przez adres na wejściach A,B. 1 znak (-) oznacza dowolną wartość sygnału, 0 lub 1 2/5

Demultipleksery Demultiplekser jest układem posiadającym jedno wejście, n wejść adresowych oraz k wyjść (zazwyczaj k=2 n ). Jego działanie polega na połączeniu wejścia x do jednego z wyjść y i. Numer wyjścia jest określany przez podanie jego numeru na linie adresowe a 0... a n-1. Na pozostałych wyjściach panuje stan zera logicznego. Jeśli na wejście strobujące (blokujące) G (ang. gate) podane zostanie logiczne zero, to wyjścia przyjmują określony stan logiczny, niezależny ani od stanu wejścia x, ani wejść adresowych. Na rys. 1.2 przedstawiono opis układu 74LS155 - podwójnego demultipleksera jednej linii wejściowej na cztery linie wyjściowe. Rys 1.2. Opis wyprowadzeń podwójnego demultipleksera 74LS155 W tabeli 1.2 przedstawiono zależności między sygnałami wejściowymi a wyjściowymi demultipleksera. Tabela 1.2. Działanie demultipleksera 74LS155 wejścia adresowe strobujące danych wyjścia B A 1 G 1C 1Y 0 1Y 1 1Y 2 1Y 3 - - 1-1 1 1 1 0 0 0 1 0 1 1 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 1 0 - - - 0 1 1 1 1 Dla obu demultiplekserów wspólne są jedynie wejścia adresowe A i B. Wejścia strobujące 1 G i 2 G służą do blokowania przepływu informacji z wejścia do wyjścia, niezależnie od stanu wejść adresowych. Dla pierwszego demultipleksera, wejście jest w postaci prostej (nie zanegowanej), w drugim wejście jest negowane. 3/5

2. Przebieg ćwiczenia 2.1. Badanie multipleksera Kolejno na wejścia strobujące 1 G i 2 G multipleksera podać stan niski L, na wejścia stan niski L, wysoki H oraz sygnał z generatora przebiegu prostokątnego o amplitudzie około 3.5 [V], a na oscyloskopie i próbniku stanów logicznych obserwować stan wyjścia multipleksera w zależności od stanu wejść adresowych A i B (LL, LH, HL). Wyniki obserwacji zapisać w tabeli. 2.2. Badanie demultipleksera Kolejno na wejścia strobujące 1 G i 2G demultipleksera podać stan niski L. Obserwować na oscyloskopie oraz próbniku stanów logicznych stan kolejnych wyjść jeśli na liniach adresowych A, B pojawią się stany LL, LH, HL, HH (czyli 00,01,10,11), a na wejściu kolejno: stan niski L, stan wysoki H oraz sygnał prostokątny z generatora o amplitudzie 3.5 [V]. 2.3. Badanie multipleksera i demultipleksera Połączyć wyjście multipleksera w wejściem demultipleksera, a na wejścia strobujące 1 G obu układów podać stan niski L. Na wejścia multipleksera podać stan niski L, stan wysoki H oraz sygnał prostokątny z generatora o amplitudzie 3.5 [V]. Na wejścia adresowe A,B multipleksera podać kolejne adresy (LL,LH,HL), a na wejścia adresowe A,B demultipleksera podać adresy (LL,LH,HL,HH). Obserwować stan wyjść demultipleksera na próbniku stanów logicznych i na oscyloskopie. 3. Sprawozdanie Dokonać analizy zaobserwowanych stanów wyjść poszczególnych układów. Określić stan wyjścia multipleksera, stan wejść poda prowadzący, a wyniki umieścić w tabeli 3.1. Tabela 3.1. Analiza pracy multipleksera Wejście 1 G =L B A 1C 0 1C 1 1C 2 1C 3 Y Uwagi Określić stan wyjść demultipleksera, stan wejść poda prowadzący, a wyniki umieścić w tabeli 3.2. 4/5

Tabela 3.2. Analiza pracy demultipleksera Wejście 1 G =L B A 1C 1Y 0 1Y 1 1Y 2 1Y 3 Uwagi Wyjście multipleksera połączone jest z wejściem demultipleksera, na wejścia strobujące 1 G obu układów podano stan niski L. Określić stan wyjść demultipleksera, stan wejść multipleksera i wejść obu układów poda prowadzący. Wyniki umieścić w tabeli 3.3. Tabela 3.3. Analiza pracy układu multiplekser-demultiplekser multiplekser demultiplekser Uwagi wejścia wejścia wyjścia B A 1C 0 1C 1 1C 2 1C 3 B A 1Y 0 1Y 0 1Y 0 1Y 0 4. Wnioski i uwagi końcowe Literatura [1] Głocki W., Układy cyfrowe, WSiP, Warszawa 2005. [2] Misiurewicz P., Podstawy techniki cyfrowej, WNT, Warszawa 1982 [3] Wilkinson B., Układy cyfrowe, Wydawnictwo WKiŁ, Warszawa 2000 5/5