zadanie: 1 2 3 4 5 6 7 Suma maks: 12 12 12 18 18 10 18 100 Imi i nazwisko: punkty: Architektury systemów komputerowych Egzamin, wersja A 6.II.2013 Do zdobycia jest 100 punktów. Przewidywana skala ocen: 0-40 ndst, 41-50 - dst, 51-60 +dst, 61-70 db, 71-80 +db, 81- bdb. Czas: 120 min. 1. [12 pkt. (=6+6)] Jak w o±miobitowej reprezentacji uzupeªnie«do 2 wygl daj liczby 82 oraz 10? 82 : 10 : 2. [12 pkt. (=6+6)] Jak w formacie IEEE 754 pojedynczej precyzji zostan zakodowane liczby 15.125 oraz 0.75? Przypominam,»e wykªadnik ma w tym standardzie 8, a mantysa 23 bity. Wykªadnik jest pami tany z przesuni ciem o 127; mantysa jest znormalizowana, a ukryta jedynka jest przed przecinkiem. 15.125 : 0.75 : 3. [12 pkt.] Zaªó»my,»e przedstawiony na rysunku ukªad SUM4 dodaje dwie czterobitowe liczby A i B oraz dodatkowe wst pne przeniesienie c in i wynik umieszcza na czterobitowym wyj±ciu Out (mo»emy my±le,»e ukªad SUM4 traktuje wej±cia jak nieujemne liczby w naturalnym kodzie binarnym). Wykorzystaj ten ukªad do (jak najprostszej!) realizacji ukªadu, który potra dodawa oraz odejmowa czterobitowe liczby w reprezentacji uzupeªnie«do 2. W tym celu uzupeªnij poni»szy rysunek o odpowiednie poª czenia i bramki logiczne. Sygnaªem operacji jest linia op: warto± 0 oznacza dodawanie (wylicz a 3 a 2 a 1 a 0 +b 3 b 2 b 1 b 0, warto± 1 odejmowanie (wylicz a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 ). Nie musisz przejmowa si bª dami przepeªnienia. a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 op A SUM4 B c in Out
4. [18 pkt. (=3+3+4+4+4)] Zaªó»my,»e w pewnej realizacji architektury MIPS poszczególne fazy wykonywania rozkazów trwaj odpowiednio: IF 400 ps (pikosekund), ID 200 ps, EX 350 ps, MEM 400 ps oraz WB 200 ps. (a) Jaka powinna by optymalna dªugo± cyklu w jednocyklowej wersji procesora? (b) A jaka w wersji z naturalnym przetwarzaniem potokowym (takim jak na wykªadzie)? (c) Jaki problem zwi zany z przetwarzaniem potokowym rozwi zuje tzw. forwarding? Opisz krótko (1-2 zdania) na czym polega to rozwi zanie. (d) Ile cykli zegarowych zajmie wykonanie poni»szego kodu na procesorze potokowym, który nie ma zaimplementowanego forwardingu (ale oczywi±cie ma ukªady opó¹niaj ce potok w sytuacjach koniecznych)? add $t2, $t1, $t3 sub $t4, $t2, $t1 add $t5, $t1, $t2 sub $t6, $t2, $t4 add $t7, $t2, $t3 (e) A ile cykli zajmie wykonanie kodu z poprzedniego podpunktu na procesorze potokowym, który ma zaimplementowany (peªny) forwardning? 5. [18 pkt. (=4+4+5+5)] Rozwa»my pami cache skªadaj c si z 8 wierszy po 16 bajtów ka»dy. Zakªadamy,»e pami gªówna jest adresowana bajtowo, za pomoc 12-bitowych adresów. (a) Przedstaw logiczny podziaª poni»szego adresu rzeczywistego wykorzystywany przy odwoªaniach do cache, przy zaªo»eniu,»e mapowanie jest bezpo±rednie: 0 0 1 1 0 0 1 1 1 1 0 0 (b) Jak w (a), ale przy zaªo»eniu,»e mapowanie jest sekcyjno-skojarzeniowe, a cache jest podzielony na sekcje dwuwierszowe: 0 0 1 1 0 0 1 1 1 1 0 0 (c) Rozwa»my poni»sz sekwencj odwoªa«do pami ci gªównej. Na pocz tku cache jest pusty. Zakªadaj c,»e mapowanie jest bezpo±rednie, oznacz ka»de z poni»szych odwoªa«jako traenie (TR) lub chybienie (CH) (pierwsze odwoªanie zostaªo ju» oznaczone). 101010110101 101011000101 100010000000 101010111101 001110000000 100010001111 110011001011 100010000001 CH (d) Jak w (c), ale przy zaªo»eniu,»e mapowanie jest sekcyjno-skojarzeniowe, sekcje s dwuwierszowe, a algorytmem wymiany jest LRU (least recently used - najdawniej u»ywany). 101010110101 101011000101 100010000000 101010111101 001110000000 100010001111 110011001011 100010000001 CH 2
Imi i nazwisko: 6. [10 pkt.] Opisz krótko (2-4 zdania) jak wygl da proces tªumaczenia adresu wirtualnego (w systemie z mechanizmem stronicowania) na adres rzeczywisty. Uwzgl dnij rol bufora TLB. 7. [18 pkt. (=12+6)] (a) Zaprojektuj ukªad sekwencyjny, który na swoich trzech przerzutnikach wy±wietla w kolejnych cyklach zegara naturalny kod binarny liczb 2, 3, 5, 7, 2, 3, 5, 7,... (zakªadamy,»e przerzutniki na pocz tku same ustawiaj si na 010, czyli kod liczby 2). U»yj przerzutnika J-K do pami tania najbardziej znacz cego bitu, przerzutnika S-R do pami tania bitu ±rodkowego, oraz przerzutnika D do pami tania najmniej znacz cego bitu. Przedstaw caªy proces projektowania ukªadu, przedstaw wszystkie funkcje wej± przerzutników w zminimalizowanej postaci dysjunkcyjnej, narysuj schemat ukªadu. 3
(b) Czy ukªad o dziaªaniu równowa»nym do ukªadu z poprzedniego podpunktu (tzn. ukªad z trzema wyj±ciami na których pojawiaj si w kolejnych cyklach zegara odpowiednie liczby) da si zbudowa u»ywaj c w ±rodku mniej ni» trzech przerzutników? Je±li tak, to opisz ogóln ide rozwi zania (bez szczegóªowego projektowania ukªadu). Je±li nie - wyja±nij dlaczego. 4
Brudnopis Imi i nazwisko: 5
Brudnopis 6
Brudnopis Imi i nazwisko: 7
Brudnopis 8