Systemy. Pomiarowe Wielkości Fizycznych. Materiały do wykładu cz II. mikrosys@prz.edu.pl www.prz.edu.pl/~mikrosys

e-mail: www: mikrosys@prz.edu.pl www.prz.edu.pl/~mikrosys Systemy μp Pomiarowe Wielkości Fizycznych wykład cz.i 5 godz. prof. dr hab inż. Adam Kowalczyk bud. A pok 206 wykład cz.ii 5 godz. mgr inż. Kazimierz Brydak bud. A sala 204 (laboratorium A208) (7) 865-438 Materiały do wykładu cz II 203-06-7

SYSTEM POMIAROWY Systemem pomiarowym jest zbiór środków technicznych podporządkowanych wspólnemu celowi i ogólnemu algorytmowi działania, przeznaczony do automatycznego uzyskiwania informacji bezpośrednio z obiektu w celu przekształcenia, pomiaru, przetworzenia, utrwalenia i przedstawienia w formie dostosowanej do wykorzystania przez człowieka oraz dla wprowadzenia do zautomatyzowanego urządzenia sterującego. Cyfrowym systemem pomiarowym jest jednostek funkcjonalnych, współpracujących ze sobą według określonego algorytmu, połączonych układem przesyłania informacji, tzw. systemem interfejsu, przeznaczony do automatycznego uzyskiwania, przetwarzania, rejestracji i prezentacji w pożądanej formie informacji pomiarowych. Cechą charakterystyczną systemów pomiarowych jest algorytmizacja procesów pomiarowych oraz współdziałanie (integracja) sprzętu i oprogramowania.

Systemy pomiarowe badawcze pomiarowo-kontrolne Rys. Klasyfikacja systemów pomiarowych pomiarowodiagnostyczne Systemy badawcze stosowane są w pomiarach naukowych, do empirycznej weryfikacji hipotez naukowych. Systemy te są wykorzystywane w wielu dziedzinach nauki, jak: elektronika, fizyka, chemia, mechanika, biologia, medycyna. Systemy pomiarowo-kontrolne używane są w przemyśle do automatyzacji procesów technologicznych. W systemach takich stosuje się zwykle znaczne ilości czujników rozmieszczonych na całym kontrolowanym obiekcie i przetworników formujących sygnały wykorzystywane dalej przez regulatory sterujące procesem technologicznym. Systemy pomiarowo-diagnostyczne służą do detekcji i lokalizacji uszkodzeń. Celem diagnozowania jest nie tylko stwierdzenie stanu obiektu, ale często również wskazanie uszkodzonego elementu.

Konfiguracje systemów pomiarowych Konfiguracja systemu pomiarowego jest to sposób połączeń jednostek funkcjonalnych w systemie pomiarowym. Konfiguracja określa układ dróg przepływu informacji w systemie. Aktualnie są stosowane trzy podstawowe konfiguracje systemów pomiarowych: gwiazdowa, magistralowa i pętlowa, a także ich kombinacje. Jednostka funkcjonalna 2 Jednostka funkcjonalna 3 Jednostka funkcjonalna Kontroler procesu Jednostka funkcjonalna 4 Jednostka funkcjonalna N Rys. Konfiguracja gwiazdowa systemu pomiarowego Jednostka funkcjonalna Jednostka funkcjonalna 2 Jednostka funkcjonalna 3 Jednostka funkcjonalna 4 Jednostka funkcjonalna N Kontroler procesu M A G I S T R A L A Rys. Konfiguracja magistralowa systemu pomiarowego Jednostka funkcjonalna Jednostka funkcjonalna 2 Kontroler procesu Jednostka funkcjonalna 3 Jednostka funkcjonalna N Jednostka funkcjonalna 4 Rys. Konfiguracja pętlowa systemu pomiarowego

Mikroprocesorowe Systemy Pomiarowe Podstawowe jednostki funkcjonalne: czujniki pomiarowe blok(i) akwizycji danych pomiarowych kontroler systemu (jedno lub wieloprocesorowy) - jednostki procesorów procesor jednostki centralnej (CPU ang.) - jednostki wejścia/wyjścia (WE/WY) - jednostki pamięci (pamięć instrukcji programu, pamięć danych) - szyny (magistrale) systemowe (t.j. szyna adresu, szyna danych, szyna sterująca) blok komunikacji z użytkownikiem blok akwizycji sygnałów blok przetwarzania danych blok generacji sygnałów C/A, C/C Sygnały pomiarowe A/A A/C C/C Blok generacji sygnałów Obiekt pomiarowy Czujniki pomiarowe Blok akwizycji sygnałów Blok przetwarzania sygnałów K O N T R O L E R Blok komunikacji z użytkownikiem Rys. Struktura systemu pomiarowego Operator systemu Sygnały pomiarowe Przełącznik kanałów Wejściowy układ formujący Układ próbkującopamiętający Przetwarzanie A/C Blok przetwarzania danych Rys. Konfiguracja bloku akwizycji

Jednostki funkcjonalne realizowane są sprzętowo, sprzętowo-programowo lub tylko programowo. Realizacje sprzętowe są najdroższe, zapewniają jednak największą szybkość działania. Przykładem realizacji pewnego zbioru bloków funkcjonalnych może być multimetr cyfrowy jako samodzielny przyrząd pomiarowy. Najtańsze są rozwiązania programowe realizowane zwykle przy pomocy komputera pełniącego równocześnie funkcje kontrolera systemu, jednak szybkość takich rozwiązań jest zwykle mała. Przykładem takiego rozwiązania jest procedura programowa wykonywana przez komputer PC i realizująca funkcję bloku przetwarzania danych. Kompromisem cenowo-szybkościowym są rozwiązania sprzętowo programowe, w których część funkcji jest realizowana przez sprzęt, a pozostała część przez program komputera. Przykładem takiej koncepcji są wirtualne przyrządy pomiarowe.

Cyfrowe (dwustanowe) wejścia i wyjścia Analogowe wyjścia (sygnały napięciowe lub/i prądowe) Analogowe wejścia (sygnały napięciowe lub/i prądowe) Analogowe wejścia (sygnały napięciowe lub/i prądowe)............... Przełączniki, Przełączniki, przyciski,...... Przetworniki C/A Przetworniki A/C Przetworniki A/C pomocnicze (np. pomiar zimnych końców termopar) Ogólny schemat mikroprocesorowego systemu pomiarowego Interfejs komunikacyjny (RS232, RS485..) Myszka RAM (EEPROM) Mikroprocesor + procesor numeryczny ROM (FLASH ROM) Interfejs sieciowe (ethernet) Plotter Klawiatura Dysk elastyczne Dysk optyczny R/W Monitor ekranowy (graficzny) Drukarka (laserowa, atram., term.) Jednostki wejścia/wyjścia 8-bitowa wewnętrzna magistrala danych Rejestr sterujący PORT C PORT B PORT A Rejestr statusu 4 4 8 8 Przykładowy układ blokowy interfejsu urządzeń WE/WY cyfrowych dwukierunkowych - dedykowanych w procesie prgramowania trybu pracy jednostki Bufor trzy- stanowy: (tabela stanów) wejście zezwolenie wyjście

JEDNOSTKI PAMIĘCI pamięci półprzewodnikowe Pamięć o dostępie swobodnym RAM (random access memory), R/W statyczne (flip-flop), dynamiczne (pojemnościowe) adresowanie pamięci (metody): adresowanie bezpośrednie, adresowanie pośrednie, adresowanie indeksowe, adresowanie rejestrowe, stronicowanie pamięci,........ hierarchia urządzeń pamięciowych: Pamięć tylko do odczytu - ROM programowane maską (ROM), programowane przez użytkownika (PROM), kasowalne PROM (EPROM), przeprogramowywane elektrycznie (EAROM) AKUMULATOR REJESTRY ROBOCZE PAMIĘĆ PODRĘCZNA RAM / ROM Dyski Twarde (magnetyczne) Dyski Optyczne Pamięci taśmowe (streamer) Dyski elastyczne organizacja wewnętrzna pamięci: monitor ROM, rozszerzenie ROM obszar roboczy klawiatury, displeya, urządzeń peryferyjnych,... podstawowa pamięć RAM, rozszerzona pamięć RAM, obszary wolne, obszary rezerwowane obszary wymiany z innymi urządzeniami np. DMA (direct memory access)........

Procesor jednostki centralnej: zadania procesora: operacje transferu danych, operacje arytmetyczne, operacje logiczne, operacje skoków, odgałęzień, obsługa stosu, WE/WY, operacje sterowania grupowego, podzespoły procesora: licznik programu, dekoder instrukcji, moduł zegarowy i sterujący, moduł jednostki arytmetyczno-logicznej ALU, zbiór rejestrów roboczych,... mikroprocesory jednoukładowe (zawierające ROM, RAM, WE/WY cyfr. i analogowe, wewn. generator sygn. zegarowych,...) mikroprocesory zorientowane do ściśle wyznaczonych zadań (kontrolery), mikroprocesory bitowo-okrojone ( do prac wielo-sekcyjnych),... przykład architektury mikroprocesora: (uproszczony schemat blokowy zawierający jednostkę ALU, Akumulator, rejestry robocze, szynę danych we, szynę danych wy, moduł zegarowo/sterujący,...)

a. Architektura Von Neumanna (pojedyncza pamięć) PAMIĘĆ PROGRAMU i PAMIĘĆ DANYCH SZYNA ADRESOWA SZYNA DANCH JEDNOSTKA CENTRALNA CPU b. Architektura Harvardzka (podwójna pamięć) PAMIĘĆ PROGRAMU SZYNA ADR. PROGRAMU SZYNA KODU PROGRAMU JEDNOSTKA CENTRALNA CPU SZYNA ADR. DANYCH SZYNA DANCH PAMIĘĆ DANYCH c. Architektura super-harvardzka (podwójna pamięć, pamięć podręczna instrukcji, kontroler WE/WY) PAMIĘĆ PROGRAMU SZYNA ADR. PROGR. CPU SZYNA ADR. DANYCH PAMIĘĆ DANYCH SZYNA PROGR. instrukcje pam. podręcznej SZYNA DANYCH instrukcje i drugorzędne dane Kontroler I/O DANE Urządzenie I/O np. przetwornik A/C Wejścia analogowe

Architektura procesorów Intel 80C5 Organizacja pamięci Przerwania zewnętrzne Kontroler przerwań Pamięć ROM (4kB) Pamięć RAM (28B / 256B) Licznik/Zegar T0 Licznik/Zegar T We0 We CPU Oscylator Kontroler magistrali Porty We /Wy SIO P0 P2 P P3 Adresy/dane TxD RxD IRQ4 0023H Reset IRQ3 IRQ2 IRQ IRQ0 00BH 003H 000BH 0003H 0000H 80C5 P P0 ALE P3 P2 Latch EPROM ADDR OE System przerwań (wektor przerwań): Organizacja pamięci programu: Przestrzeń pamięci programu ROM Dołączenie zewnętrznej pamięci programu. Organizacja pamięci programu ROM FLASH/EE (big memory) 0FFFFh Zewn. EPROM obszar kodu programu ładującego producenta obszar kodu programu ładującego użytkownika 2 kb 6 kb 0FFFFh 0F800h 0F7FFh 0E000h 0DFFFh EA= Wewn. x kb FLASH/EE 0FFFh EA=0 Zewn. x kb 62kB kodu użytkownika obszar kodu programu użytkownika 56 kb 0000h 0000h PSEN

Organizacja pamięci danych 0FFFFFFh 0FFFFFFh Obszar zewnętrznej pamięci danych (24-bit adres) Obszar zewnętrznej pamięci danych (24-bit adres) 000000h 000000h 2 kb wewn. pamięci danych CFG8xx.0=0 CFG8xx.0= Model programowy mikrosystemu 62kB reprogr. nieulotnej pamięci programu FLASH/EE Rdzeń 805/52 2304 bajty RAM obszar 28- bajtów rejestrów specjalnych SFR 4 kb reprogr. nieulotnej pamięci danych FLASH/EE 8-kanałowy 2-bitowy przetwornik A/C inne urządzenia peryferyjne: czujnik temp. 2 x 2-bit C/A WDT PSM TIC

INSTRUKCJE PROGRAMOWE MIKROPROCESORA I80C5 Tryby adresowania Natychmiastowe (immediate) dotyczy argumentu umieszczonego w kodzie istrukcji (instrukcja z operandem bezpośrednim) Rejestrowe bezpośrednie (register direct) wskazuje jeden z rejestrów procesora jako miejsce operandu (w kodzie instrukcji podawany jest numer tego rejestru) Bezpośredni (direct) związany z adresowaniem danych w pamięci, efektywny adres operandu podany jest bezpośrednio w kodzie instrukcji (bezpośrednio mogą być tylko wewn. pamięć RAM i obszar rejestrów SFR) Rejestrowy pośredni (register indirect) adres komórki pamięci przechowującej dany operand odczytywany jest z rejestru procesora (przy wykorzystaniu rejestrów R0, R wybranego banku rejestrów - możliwe adresowanie pamięci RAM wewn. i zewn.) Pośrednie- zawartością rejestru bazowego i indeksowego - do 6-bitowego adresu bazowego (DPTR lub PC) jest dodawana 8-bitowa zawartość akumulatora A. Instrukcje arytmetyczne: ADD A,#27 ; adresowanie natychmiastowe ADD A,R7 ; adresowanie rejestrowe bezpośrednie ADD A,7FH ; bezpośrednie ADD A,@R0 ; adresowanie pośrednie

MIKROKONTROLERY ANALOGOWE MIKROKONWERTERY (Analog Devices ADuC8xx, ADuC70xx) Przykład mikrokontrolera z przetwornikiem A/C Główne moduły mikrokontrolera: - rdzeń sytemu 805 - rozbudowana pamięć programu, - rozbudowana pamięć danych - zestaw liczników z modulacją szerokości impulsów PWM, - moduł 8-kanałowego przetwornika A/C o rozdzielczości 0-bit z niezależnym zasilaniem i zewnętrznym źródłem napięcia referencyjnego, - moduł kontrolera komunikacyjnego I 2 C, - system nadzorcy systemu (watchdog dodatkowy moduł licznika L3), - dodatkowy moduł 6-bitowego zegara/licznika L2 współpracującego z 3 6-bitowymi komparatorami i 4-ma rejestrami typu zatrzask z możliwością sprzętowego sterowania liniami dodatkowego portu WE/WY P4, - rozszerzony zestaw portów WE/WY porty P4 i P5

SPECJALIZOWANE MODUŁY ZEGARÓW/LICZNIKÓW CT0I Int CTI Int CT2I Int CT2I Int CTI0 CTI CTI2 CTI3 CT0 CT CT2 CT3 off f osc T2 /2 Prescaler T2 Licznik przerwanie od 8-bitowego przepełnienia przerwanie od 6- bitowego przepełnienia RT2 T2ER zezwolenie zewn. zerowania magistrala 6-bitowa S S S S S S TG TG STE R R R R R R T T RTE P4.0 P4. P4.2 P4.3 P4.4 P4.5 P4.6 P4.7 Port P4 I/O Port 4 COMP Int COMP Int COMP Int CM0 (S) CM (R) CM2 (T) S = set R = reset T = toglle TG = toglle status T2 SFR address: TML2 = lower 8 bits TMH2 = higher 8 bits Schemat blokowy układu zegara/licznika 2 mikrokontrolera 80C552 Philips T2 Licznik COMP CM0, CM, CM2 STE, RTE CT0, CT, CT2, CT3 CTIi IRQi - zegar licznik 6 bitowy, dostęp 8-bitowy: rejestry TML2, TMH2 - komparator cyfrowy 6-bitowy (-arg: Licznik L2, 2-arg: rejestr CMi) - rejestry 6 bitowe, dostęp 8-bitowy, CMLi, CMHi - rejestry warunkujące działanie wybranych linii portu P4 na skutek cyfrowej komparacji CMi, - rejestry 6 bitowe, na skutek zdarzenia (opadające zbocze, narastające zbocze sygnału CTiI ) do rejestru wpisywana jest 6-bitowa, bieżąca zawartość, licznika L2 - jednobitowe wskaźniki zdarzenia i - przepełnienie 8 i 6 bitowe licznika L2 Rejestr sterujący zegara/licznika 2 mikrokontrolera 80C552 Philips (TM2CON)

Programowane moduły zliczające w pomiarach interwału czasu, okresu i częstotliwości badany sygnał jednobitowy wskaźnik wpisu do rejestru CT0 licznika L2 rejestr CT0 licznika L2 CTI0 CTL0 INT f x CTH0 wewnętrzna 6 bit. magistrala danych f osc =,0592MHz /2 rejestr licznika L2 Dzielnik wstępny /2/4/8 T2H T2L PRZERWANIE (INT): 6 bitowe przepełnienie licznika L2 moduł licznika L2 Schemat blokowy struktury układu do pomiaru okresu i częstotliwości przy wykorzystaniu struktury układu licznikowego L2. Bieżący stan licznika L2 65535 65534 65533 INT4 Przepełnienie licznika L2 Przerwania INT4 Przepełnienie licznika L2 25537 25538 25539 + 00002 0000 00000 Sygnał f x Sygnał f osc t Stan licznika L2 rejestrowany N N 2 w rejestrze CT0 (CTH0, CTL0) t długość słowa licznika L2: N (6) N Pojemność licznika L2: 2 (65536) Liczba przepełnień licznika L2 (zgłoszonych przerwań od L2): N irq Okres sygnału f x (interwał czasu τ x ): Częstotliwość f x : x osc T T N N N 2 2 f x T x irq N

Program pomiaru okresu (częstotliwości) - PB552 #include <stdio.h> #include <reg552.h> idata union { struct { char hi, lo; } byte; unsigned int word; } N, N2; idata unsigned N; idata unsigned long LN; static idata unsigned char irq; float Tosc,Tx,Fx; void T2_int() interrupt 4 { irq++; T20V=0; } main() { TM2CON=0x8; CTCON=0x0; Tosc=2.0/059200.0; EA=; while () { CTI0=0; while (CTI0==0); N.byte.hi=CTH0; N.byte.lo=CTL0; /* odbierz wartosc T2 */ } /* oczekujemy na drugie zbocze i zliczamy przepelnienia */ T20V=0; ET2=; CTI0=0; while (CTI0==0); ET2=0; /* zablokuj zglaszanie przerwan od przepelnien T2 */ N2.byte.hi=CTH0; N2.byte.lo=CTL0; /* odbierz wartosc N2 */ N=N2.word-N.word; if (N2.word < N.word) irq--; LN=N+irq*65536L; Tx=LN*Tosc; Fx=.0/Tx; printf("\nn=%5u N2=%5u i=%bu", N.word, N2.word, irq); printf(" N=%8Lu Tx=%.7f Fx=%5.5f", LN, Tx, Fx); irq=0; }

Ogólny schemat blokowy przetwornika A/C 80C552 Philips wraz z obwodami wejściowymi

Schemat blokowy modułu przetwornika A/C mikrokontrolera 80C552 Philips Rejestry SFR ADCON ADCH 7 6 5 4 3 2 0 ADC. ADC.0 ADEX ADCI ADCS AADR 2 AADR AADR 0 ADC.9 ADC.8 ADC.7 ADC.6 ADC.5 ADC.4 ADC.3 ADC.2 BIT Symbol Funkcja ADCON.7 ADC. Pierwszy bit wartości konwersji A/C ADCON.6 ADC.0 Drugi bit wartości konwersji A/C ADCON.5 ADEX Blokada zewnętrznego startu konwersji przez STADC: 0 = konwersja nie może być uruchomiona zewnętrznym sygnałem STADC (pin STADC); = konwersja może być uruchomiona zewnętrznym sygnałem STADC ADCON.4 ADCI Flaga przerwania od przetwornika A/C. Flaga ta jest ustawiana gdy wynik konwersji jest gotowy do odczytu. Flaga musi być zerowana programowo. ADCON.3 ADCS Start i status przetwarzania. Ustawienie tego bitu rozpoczyna konwersję. Musi być on ustawiany programowo lub poprzez zewnętrzny sygnał (pin STADC). Bit ADCS pozostaje w czasie procesu przetwarzania, gdy konwersja zostaje zakończona ADCS zostaje resetowany równocześnie z pojawieniem się przerwania i flagi ADCI. ADCS nie może być zerowany programowo. ADCI ADCS OPERACJA - / / - ADCON.2 ADCON. ADCON.0 ADCI ADCS AADR2 AADR AADR0 0 0 0 0 PRZETWORNIK A/C WOLNY, KONWERSJA MOŻE SIĘ ROZPOCZĄĆ, PRZETWORNIK A/C ZAJĘTY, BLOKADA STARTU NOWEJ KONWERSJI, KONWERSJA ZAKOŃCZONA, BLOKADA STARTU NOWEJ KONWERSJI, Stan nie możliwy. Wybór wejścia analogowego. Bity te kodują binarnie jedno z 8 wejść analogowych portu P5 jako wybrane do procesu konwersji. Mogą być ustawiane tylko gdy ADCI i ADCS są w stanie niskim.

N dł. słowa przetwornika, AV REF- AV REF+ - napięcia referencyjne przetwornika Rezultat 2 N V AV in REF AV AV REF REF V in Rezultat N 2 AVREF AVREF AVREF jeżeli: AV REF 0 [ V] Rezultat V in AV 2 N REF

Przykład algorytmu konwersji wyniku przetwarzania A/C przy parametrach: wartości zadane sprzętowo: N=0; odpowiadające im deklaracje programowe: AV REF 0 [ V] ; AV REF 2.5 [ V] float Vin, AVRef; AVRef=2.5; Vin=(float)((256*ADCH+(ADCON&0xC0))>>6)*AVRef/024; Przykład uproszczonego algorytmu konwersji wyniku przetwarzania A/C (bez stosowania arytmetyki liczb zmiennoprzecinkowych), wynik konwersji jest liczbą typu int reprezentującą wartość napięcia wejściowego w [mv] : N=0; AV REF 0 [ V] ; AV REF 5.2 [ V] /* uwaga: (5.2/024)*000 = 5 */ int Vin; Vin=5*((256*ADCH+(ADCON&0xC0))>>6);

Przykład algorytmu obsługi wielokanałowego przetwornika A/C z wyzwalaniem sprzętowym serii pomiarów (sygnał wyzwalający STADC przepełnienie 6-bitowe modułu zegara/licznika L2). Obsługa przetwornika, rejestru kontrolno sterującego ADCON w trybie przeglądania, zastosowano również uproszczony sposób konwersji wyników przy zastosowaniu źródła napięcia referencyjnego AVRef=5.2V. Wyniki konwersji przekazywane są kanałem transmisji szeregowej do zewnętrznego odbiornika. /************************************************************* * Moduł: adc_pol.c * Aplikacja: Programu demonstracyjny obsługi przetwornika ADC * mikrokontroler typu: 8xC552 * Obsługa przetwornika w trybie przeglądania * UWAGA: * Kanały są skanowane kolejno po narastającym zboczu sygnału STADC, * Sygnał jest podłączony do P4.7i jest powtarzany z okresem repetycji * co.4ms. Okres ten jest kontrolowany przez moduł zegara/licznika T2. * Rezultaty przetwarzania przekazywane są kanałem transmisji szeregowej UART. **************************************************************************/ #define ADEX 0x20 #define ADCI 0x0 #define ADCS 0x08 void write_uart (unsigned int *ptr, unsigned int k); void main(void) { unsigned int conversion, result_adc[8]; unsigned char ADC_Channel; S0CON=0x40; /* 8 bits, no parity, STOP bit */ TH=TL=0xFD; /* 9200 Baud @.0592MHz */ PCON=0x80; TMOD=0x20; TR=; TM2CON=0x0D; /* źródło sygn. zegarowego T2: osc/96 */ RTE=0x80; /* okres przepełnień: 0.569ms P4.7 zmienia stan na przeciwny co każde 0.569ms ADC konwersja narastającym zboczem sygnału STADC P4.7/STADC:.4ms szybkość konwersji */ conversion=0; while () { for (ADC_Channel=0; ADC_Channel < 8; ADC_Channel++) { ADCON=0; /* ADCI i ADCS są zerowane */ ADCON=ADC_Channel; /* przed wybraniem numeru kanału ADC */ if (ADC_Channel==0) ADCON=ADEX; /* ADC0: zewnętrzny start konwersji T2 */ else ADCON=ADCON ADCS; /* ADC..ADC7: programowy start */ while((adcon&adci)==0); /* Czekaj na zakończenie konwersji sprawdzając ADCI */ result_adc[adc_channel]=5*((256*adch+(adcon&0xc0))>>6); /* Oblicz 0 bitowy binarny rezultat przetwarzania dla Uref=5.2V */ } write_uart(&result_adc, conversion++); /* Wyprowadzenie rezulatu do modułu UART */ if (conversion==0000) conversion=0; } }

Schemat zastępczy obwodów wejściowych przetwornika A/C Charakterystyka przetwarzania i charakterystyka błędu kwantowania

Mikroprocesory Motorola - MC68HCA8 Hardware Features 8 Kbytes of ROM 52 Bytes of EEPROM 256 Bytes of RAM (All Saved During Standby) Relocatable to Any 4K Boundary Enhanced 6-Bit Timer System: Four Stage Programmable Prescaler Three Input Capture Functions Five Output Compare Functions 8-Bit Pulse Accumulator Circuit Enhanced NRZ Serial Communications Interface (SCI) Serial Peripheral Interface (SPI) Eight Channel, 8-Bit Analog-to-Digital Converter Real Time Interrupt Circuit Computer Operating Properly (COP) Watchdog System Available in Dual-In-Line or Leaded Chip Carrier Packages Software Features Enhanced M6800/M680 Instruction Set 6 x 6 Integer and Fractional Divide Features Bit Manipulation WAIT Mode STOP Mode

Mikrokontroler analogowy (mikrokonwerter) ADuC82 CHARAKTERYSTYKA OGÓLNA: Rys. Schemat blokowy mikrokonwertera ADuC82 Analogowe WE/WY: 8-kanałow, Wysoka dokładnośc przetwarzania 2-Bit C/A Źródło napięcie refencyjnego wewnątrz chpiu, 00 ppm/_c Wysoka prędkośc przetwarzania A/C 200 kprb/s Kontroler DMA wykorzystywany w procesie przetwarzania A/C do zapamiętywania wyników w pamięci RAM 2 x 2-Bit ptrzetworniki C/A z wyjściem napięciowym Wbudowany czujnik temeratury (On-Chip) Pamięć: Pamięć programu: 8K Bytes (On-Chip) Flash/EE Pamięć danych: 640 Bytes (On-Chip) Flash/EE Pamieć danych RAM: 256 Bytes (On-Chip) Pamięć danych zewnętrzna: do 6MB Pamięć programu zewnętrzna: do 64KB Rdzeń systemu kompatybilny 805 Zegar systemowy: 2 MHz (nominalnie) 6 MHz Max 3 moduły 6-Bit zegar/licznik Port 3 o zwiększonej obciążalności 9 wektorów przerwań, 2 poziomy priorytetów Zasilanie: 3 V lub 5 V Tryby pracy: Normal, Idle, and Power-Down Urządzenia peryferyjne( On-Chip): moduł transmisji szeregowych: UART and SPI Serial I/O 2-Wire (400 khz I2C Compatible) Serial I/O Watchdog Timer Monitor napięcia zasilania

Architektura pamięci mikrokonwerterów: Rys. Pamięć programu. Rys. Pamięć danych Rys. Model programowy mikrokonwertera Rys. Funkcja przetwarzania (statyczna) Rys. Format rezultatu przetwarzania A/C

Podstawowe problemy programowej obsługi przetworników A/C (na przykładzie programowania mikrokonwertera ADuC82) wybrane rejestry sterujące przetwornika A/C ( AduC82) zasady obsługi programowo-sprzętowej przetwornika A/C, programowanie rejestrów specjalnych (SFR) przetwornika dostęp bitowy i bajtowy do rejestrów specjalnych przetwornika programowa inicjalizacja pracy przetwornika A/C podstawowe problemy kalibracji przetworników A/C zasady obsługi programowo-sprzętowej przetworników A/C ADCCON MD MD0 Tryb aktywowania przetwornika: 0 0 ADC powered down 0 ADC normal mode 0 ADC powered down if not executing a conversion cycle ADC standby if not executing a conversion cycle CK CK0 MCLK Dzielnik częstotliwości systemowej (przetwornik wymaga 7 taktów zegara systemowego) 0 0 0 2 0 4 8 AQ AQ0 ADC Clks Liczba taktów układu wzmacniacza podtrzymującego sygnał wejściowy (Track-Hold) 0 0 0 2 0 4 8 T2C EXC Bit zezwolenia wyzwalania przetwornika sygnałem przepełnienia zegara/licznika L2 Bit zezwolenia wyzwalania przetwornika zewnętrznym sygnałem CONVST(sygnał aktywny LOW, min. czas utrzymania sygnału > 00ns) ADCCON2 ADCI: bit przerwania przetwornika, sygnalizuje zakończenie konwersji pojedynczej lub bloku DMA DMA: bit zezwala na tryb przetwarzania DMA CCONV: bit zezwolenia na tryb ciągły (ang. continuous) przetwornika SCONV: bit startu pojedynczej konwersji (jest automatycznie kasowany po zakończeniu cyklu konwersji) CS3..CS: bity wyboru kanału multipleksera, CS3 CS2 CS CS0 CH# 0 0 0 0 0 0 0 0 0 0 0 2 0 0 3 0 0 0 4 0 0 5 0 0 6 0 7 0 0 0 Temp Sensor DMA STOP ADCCON3 BUSY: status zajętości przetwornika podczas konwersji (automatycznie zerowany po zakończeniu konwersji lub kalibracji)

Wewnętrzna struktura przetwornika A/C Wyzwalanie pomiaru przetwornika A/C wyzwalanie programowe wyzwalanie sprzętowe o tryb pracy ciągły o wyzwalanie zewnętrznym źródłem pobudzającym (generator zewn.) o wyzwalanie wewnętrznym źródłem pobudzającym (generator modułu L2) tryby mieszany Systemowa obsługa przetwornika A/C obsługa programowa metodą podglądania stanu rejestrów kontrolnych przetwornika (ang. pooling) obsługa programowa z wykorzystaniem systemu przerwań obsługa programowo-sprzętowa z bezpośrednim przekazywaniem danych do pamięci danych systemu (tryb pracy DMA) Tryb DMA pracy przetwornika prekonfigurowanie zewnętrznej pamięci RAM mikrokonwertera (wstępne inicjowanie zawartości pamięci RAM docelowego transferu danych) Rys. Pamięć przed konwersją A/C Rys. Pamięć po wykonaniu cyklu przetwarzania DMA Rys. Cykl przetwarzania DMA (mikrooperacje procesora)

Algorytm obsługi przetwornika w trybie DMA:. Wyłącz zasilanie przetwornika (tryb power down: MD i MD0 ustawione na 0 w rejestrze ADCCON) 2. Adres wskaźnika przesyłanych danych ustawić na początek obszaru danych, wskaźnik danych określany jest 24-bitowo w rejestrach DMAL, DMAH i DMAP (DMAL musi być wpisany jako pierwszy, potem kolejno DMAH i DMAP) 3. Przygotować zewnętrzną pamięć danych...określić numery przetwarzanych kanałów pomiarowych oraz wielkość bloku danych (całkowitą liczbę próbek przetwarzanych sygnałów) 4. Przeprowadzić inicjalizację rejestrów ADC SFRs w następującej kolejności: a. w ADCCON2 ustaw tryb DMA ( MOV ADCCON2, #40H; DMA ) b. w ADCCONustaw parametry czasowe konwersji i włącz zasilanie przetwornika c. proces konwersji DMA może być wyzwalany sygnałem startu poj. konwersji, z układu licznika L2 lub sygnałem zewn.

// Zaawansowany przyklad obslugi przetwornika A/C z sprzętowym // wyzwalaniem startu przetwarzania z obsługą w trybie DMA #include <ADuC82.h> #include <stdio.h> // predefiniowane symbole ADuC82 #define DMACOUNT 00 // liczba AD odczytow do wykonania #define DMACHAN 0x0 // nr kanału // ZMIENNE DEFINIOWANE W WEWNETRZNEJ PAMIECI RAM idata int xdata *ptr; idata int num; bdata bit C; // SEGMENT PAMIECI ZEWNETRZNEJ DO PRZESLAN DMA xdata int DMASTART[ DMACOUNT + ]; // lokacja dla wyników przeslan DMA void end_of_adc(void) interrupt 6 { // int_6*8+3 = 5dec = 33hex = ADCI CCONV=0; // stop konwersji AC C=0; } // zeruje C wskazujac koniec przeslan DMA main() { int i; // KONFIGURACJA portu transmisji szeregowej - UART SCON = 0x52; // 8bit, noparity, stopbit TMOD = 0x20; // konfiguracja Timer.. TH = 0xFD; //..dla 9600baud.. TR = ; // PRE-KONFIGURACJA zewnetrznej RAM dla DMA w pojedynczym kanale for(i=0; i<dmacount; i++) DMASTART[i]=DMACHAN<<2; DMASTART[i]=0xF000; printf("%cprz ZMiSP\n", 0x0C); for (i=0; i<=dmacount; i++) { if (i % 8 ==0) printf("\n"); printf("[%3d]=%04x ", i, DMASTART[i] ); } // KONFIGURACJA ADC dla konwersji typu DMA... DMAL=(char)(&DMASTART); // adres inicjujacy kanal operacji DMA DMAH=(int)(&DMASTART)>>8; DMAP=0; // koniecznie w takim porzadku: DMAL, DMAH, DMAP) ADCCON=0x64; // 6.5us conv+acq time [0-0-0-00] ADCCON2=0x40; // DMA mode EA=; EADC=; // globalne zezwolenie obslugi przerwan // zezwolenie obslugi przerwan przetwornika ADC C=; // czekaj na koniec DMA CCONV=; // start przetwarzania ADC w trybie "continuous" // Trwa konwersja i przesylanie danych DMA //... kiedy transmisja DMA jest kompletna, przetwornik ADC generuje // przerwanie i zeruje bit C while (C); EA=0; EADC=0; // wynik przetwarzania ADC jest juz dostepny w RAM // wydruk kontrony zawartosci pamieci RAM for(i=0; i<=dmacount; i++) { if (i % 8== 0) printf("\n"); printf("[%3d]=%4d ", i, DMASTART[i] ); } printf("\n"); // wydruk kontrolny w postaci slupka danych for(i=0; i<=dmacount; i++) printf("\n%4d ", DMASTART[i] ); printf("\n"); // procedura mrugania dioda while() { for (i=0; i<0000; i++) ; P3 ^= 0x0 ; } } // KONIEC

PODSTAWOWE PARAMETRY PRZETWORNIKÓW A/C I C/A Metoda przetwarzania A/C Rozdzielczość, Długość słowa kodowego, metoda kodowania Zakres przetwarzania, napięcie referencyjne, maksymalne napięcia wejściowe Liczba kanałów przetwarzania, sposób sprzężenia sygnałów wejściowych Szybkość przetwarzania (próbki/s) Charakterystyka wzmacniaczy wejściowych o impedancja wejściowa (stanu włączenia, stanu wyłączenia, stanu przeciążenia) o prąd polarycji obw. wejściowych o wsp. tłumienia sygnałów współbieżnych CMMR o charakterystyki dynamiczne i czasy ustalania sygn. wejściowych dla poszcz. wzmocnień Rozmiar bufora FIFO Metody wyzwalania Metody transferu danych (DMA, przerwania) System rejestrów kontrolno-sterujących (pamięć) warunki otoczenia (pracy) stabilność (czas wygrzewania,..) błędy przetwarzania o nieliniowość całkowa (ang. integral nonlinearity) o nieliniowość różniczkowa (ang. differential nonlinearity) o przesunięcie zera (ang. offset error) o błąd wzmocnienia (ang. gain error) o stosunek sygnału do szumu (ang. signal to (noise + distortion) ratio ) o dokładność względna (ang. relative accuracy) o czas ustalania napięcia wyjściowego (ang. voltage output settling time) o zakłócenia szpilkowe sygnału wyjściowego (glittch) (ang. digital-to-analog glitch impulse)

BŁĘDY PRZETWARZANIA PRZETWORNIKÓW A/C Przetworniki A/C Nieliniowość całkowa (ang. integral nonlinearity) : Max odchylenie dowolnego kodu od linii łączącej punkty końcowe charakterystyki przetwarzania przetwornika A/C (określana w bitach, częściach ułamkowych bitów) np. ±0.3LSB) Nieliniowość różniczkowa (ang. differential nonlinearity): Największa zmierzona różnica pomiędzy dwoma sąsiednimi poziomami sygnału analogowego przy zmianie słowa kodowego o wyrażona (określana w bitach, częściach ułamkowych bitów) np. ±0.3LSB Przesunięcie zera (ang. offset error): Przesunięcie charakterystyki przetwarzania od punktu zerowego przy zerowej wartości sygnału wejściowego (określana w bitach, częściach ułamkowych bitów) np. ±4LSB Błąd wzmocnienia (ang. gain error): Przesunięcie charakterystyki przetwarzania od końcowego punktu przy sygnale wejściowym pełnego zakresu pomiarowego (po uprzedniej adjustacji przesunięcia zera) (określana w bitach, częściach ułamkowych bitów) np. ±2LSB Stosunek sygnału do szumu (ang. signal to (noise + distortion) ratio ): Stosunek sygnału do szumu określa się dla sygnału sinusoidalnego o max. amplitudzie, stosunek częstotliwości fali sinusoidalnej do częstotliwości próbkowania powinien być liczbą niewymierną. Teoretyczna wartość stosunku sygnał szum dla N-bitowego przetwornika: Dla N=2 S/N=74dB ( S / N) max (6.02N.76) db

Całkowite zniekształcenia harmoniczne (ang. total harmonic distortion) Całkowite zniekształcenia harmoniczne to stosunek sumy wartości średniokwadratowych harmonicznych do sygnału podstawowego. Przetworniki C/A Dokładność względna (ang. relative accuracy) Dokładność względna jest mierzona jako max odchylenie punktów charakterystyki przetwarzania od linii prostej przechodzącej przez punkt końcowy charakterystyki przetwarzania C/A, odniesioną do napięcia pełnego zakresu przetwarzania i wyrażona w procentach. Pomiar powinien być dokonywany po przeprowadzeniu adjustacji błędu przesunięcia zera i błędu pełnej skali przetwornika. Czas ustalania napięcia wyjściowego (ang. voltage output settling time) Jest to wartość czasu upływającego do momentu osiągnięcia specyfikowanego poziomu napięcia wyjściowego na skutek zmiany na wejściu odpowiadającej pełnemu zakresowi. Zakłócenia szpilkowe sygnału wyjściowego (glittch) (ang. digital-to-analog glitch impulse) Powstają w wyniku stanów przejściowych zmiany słów kodowych. Określane powierzchnią obszaru szpilek w nv/s. U U FS szpilka napięciowa o najw. polu powierzchni Przetwornik C/A mikrokontrolera analogowego ADuC82 ADuC82 jest wyposażony w dwa 2-bitowe napięciowe przetworniki C/A. Każdy z nich posiada wyjściowy bufor napięciowy typu rail-to-rail (wyjście od szyny do szyny zasilającej) obciążany do wartości 0kΩ/00pF. Każdy niezależnie może pracować w zakresie 0V do V REF (wewnętrzne źródło 2.5V) i 0V do AV DD. Każdy z nich może pracować w trybie 8 lub 2-bitowym. Przetworniki wykorzystują wspólnie jeden rejestr kontrolny DACCON oraz 4 rejestry danych, DACH, DACL, DAC0H, DAC0L. Mogą pracować w trybie 2-bitowym asynchronicznym w którym wartośc wyjściowa napięcia przetwornika C/A uaktualniana jest po wpisaniu danej do DACL dlatego ważana jest kolejność wpisywania danych, najpierw cz. starsza DACH, a potem, młodsza DACL. DACCON (wartość pocz. 04H, brak adresowania bitowego) MODE RNG RNG0 CLR CLR0 SYNC PD PD0 Alokacja Mnemo Opis bitowa nic bitu DACCON.7 MODE DAC MODE bit umieszcza nadrzędny działający tryb dla obu DACs = 8-bit tryb (pisz 8bitowy do DACxL SFR). 0 = 2-bit tryb.bitowy wybór zakresu DAC. DACCON.6 RNG Bit wyboru zakresu przetwornika. DAC =DAC zakres 0-V DD. 0 = DAC zakres 0-V REF. DACCON.5 RNG0 Bit wyboru zakresu przetwornika. DAC0. =DAC0 zakres 0-V DD. 0 = DAC0zakres 0-V REF. DACCON.4 CLR Bit zerowania DAC 0 =DAC wyjście wymusza do 0V. = DAC wyjście normalne. DACCON.3 CLR0 Bit zerowania DAC0 0 =DAC0 wyjście wymusza do 0V. = DAC0 wyjście normalne. DACCON.2 SYNC Bit uaktualnienia synchronicznego wyjścia przetworników są aktywowane wpisem danej do DACxL. Użytkownik może uaktualniać rejestry DACxL/H podczas SYNC=0. Uaktualnie jednoczesne wyjść nastąpi po wpisaniu do SYNC=. DACCON. PD Bit Power-Down = Power-On DAC. 0 = Power-Off DAC DACCON.0 PD0 Bit Power Down. = Power-On DAC0 0 = Power-Off DAC0 t

Architektura przetwornika C/A zawiera drabinkę rezystancyjną współpracującą ze buforowym wzmacniaczem wyjściowym (funkcjonalny ekwiwalent pokazany jest na rys.). Szczegóły architektury są opatentowane U.S. Patent Number 5969657. Zasada tej architektury gwarantuje monotoniczność i znakomitą różnicową liniowość.

#include <stdio.h> #include <ADuC83.h> sbit LED = 0x0B4; void main (void) { Przykładowy program generujący falę sinusoidalną chwilowe wartości amplitudy ( okres 64 próbki) przechowywane są w pamięci kodu programu unsigned code values[64][2]={{0x07, 0xFF},{0x08, 0xC8},{0x09, 0x8E},{0x0A, 0x5},{0x0B, 0x0F}, {0x0B, 0xC4},{0x0C, 0x7},{0x0D, 0x2},{0x0D, 0xA7},{0x0E, 0x2E}, {0x0E, 0xA5},{0x0F, 0x0D},{0x0F, 0x63},{0x0F, 0xA6},{0x0F, 0xD7}, {0x0F, 0xF5},{0x0F, 0xFF},{0x0F, 0xF5},{0x0F, 0xD7},{0x0F, 0xA6}, {0x0D, 0x2},{0x0C, 0x7},{0x0B, 0xC4},{0x0B, 0x0F},{0x0A, 0x5}, {0x09, 0x8E},{0x08, 0xC8},{0x07, 0xFF},{0x07, 0x36},{0x06, 0x70}, {0x05, 0xAD},{0x04, 0xEF},{0x04, 0x3A},{0x03, 0x8D},{0x02, 0xEC}, {0x02, 0x57},{0x0, 0xD0},{0x0, 0x59},{0x00, 0xF},{0x00, 0x9B}, {0x00, 0x58},{0x00, 0x27},{0x00, 0x09},{0x00, 0x00},{0x00, 0x09}, {0x00, 0x27},{0x00, 0x58},{0x00, 0x9B},{0x00, 0xF},{0x0, 0x59}, {0x0, 0xD0},{0x02, 0x57},{0x02, 0xEC},{0x03, 0x8D},{0x04, 0x3A}, {0x04, 0xEF},{0x05, 0xAD},{0x06, 0x70},{0x07, 0x36}}; DACCON = 0x0D; DAC0H = 0x08; DAC0L = 0x00; //DAC0 on 2-bit Asynchronous //DAC0 mid scale } while () { int i, j; for ( i = 0 ; i < 64; i++) { DAC0H = values[i][0]; DAC0L = values[i][]; for (j=0; j< 3000; j++) ; /* */ } LED ^= ; }

MIKROKONWERTERY Przetworniki inteligentne smart transducer W ciągu ostatnich 20 lat obserwuje się postęp w dziedzinie czujników inteligentnych. IEEE oraz NIST opracowały normę, która obejmuje funkcje i zasady transmisji sygnału. Przetworniki wykonane zgodnie z normą 45 są przetwornikami nowej generacji, przystosowanymi do pracy w sieci, o możliwościach niespotykanych w dotychczasowych rozwiązaniach. Są niezależne od rozwiązań konstrukcyjnych sprzętu i sieci. Sygnał cyfrowy zawiera informacje o wartości mierzonej wielkości, jej jednostce SI i symbolu przetwornika, może być także sygnałem sterującym. IEEE Institute of Electrical and Electronics Engineers NIST National Intitute of Standards and Technology (dawne National Bureau of Standards - NBS) Termin: czujniki inteligentne?... czy układy pomiarowe zdolne są do podejmowania decyzji? Od czujnika wymaga się znacznie mniej. W j. angielskim takie czujniki nazywane są smart sensors lub intelligent sensors. W roku 992 prof. Ryszard Jachowicz znając poglądy środowisk metrologów zarówno polskich jak i zachodnich zaproponował na konferencji COE 92 następującą definicję czujnika inteligentnego: Czujnik inteligentny jest elementem pomiarowym przekazującym informację o mierzonej wielkości w postaci cyfrowej, który komunikuje się z zewnętrznym cyfrowym systemem pomiarowym (komputerem) w oparciu o standardowy protokół komunikacji i z użyciem standardowego interfejsu W opracowanej normie IEEE 45 obejmującej sprzęgi przetworników (Smart Transducer Interface Standard For Sensors And Actuators) przyjęta jest inna definicja, obejmująca wszystkie przetworniki, zarówno czujniki jak i organy wykonawcze lub wzbudzające. Wspólne traktowanie czujników i organów wykonawczych wprowadza nowe podejście do sygnału pomiarowego zgodne z treścią tej normy. Sygnały pomiarowe maja taki sam charakter, co sygnały sterujące, są przesyłane po tych samych magistralach i mogą być użyte do sterowania. POSTĘP W DZIEDZINIE CZUJNIKÓW INTELIGENTNYCH Jednym z pierwszych układów jest produkowany seryjnie czujnik inteligentny Eμ358A. Ma on czujnik pierwotny wykonany w technologii IS-FET zintegrowany ze wzmacniaczem. Różne typy czujników inteligentnych nowszej generacji zawierają obecnie cztery podstawowe układy toru przetwarzania sygnałów: wzmacniacz dopasowujący (kondycjonujący) przetwornik analogowo-cyfrowy mikroprocesor 4-bitowy (8-bitowy) nadajnik transmisji szeregowej Wszystkie części toru pomiarowego można wykonać w jednej strukturze scalonej? Typowy dla początku lat dziewięćdziesiątych czujnik inteligentny zawierał trzy układy scalone: część analogową wraz z przetwornikiem A/C mikroprocesor część cyfrową.

Network Rs485 Mikrokomputer Zasilacz Czujnik Czujnik 2 inne czujniki Rys. Łączenie zespołu czujników inteligentnych z wykorzystaniem łącza RS 485 i dodatkowych przewodów zasilających CZUJNIK INTELIGENTNY WEDŁUG NOWEJ NORMY Network capable Application procesor (NCAP) Function block Transducer block Adres logic Smart transducer interface module (STIM) Transducer electronic data sheet (TEDS) A/D converter D/A converter Discrete I/O? Transducer Transducer Transducer Transducer Signal isolator Signal isolator Buffered analog output Buffered analog output Smart sensor per IEEE P 45 definition (5 july 996) output Rys. Czujnik inteligentny według IEEE 45.2. NCAP- sprzęg między czujnikiem a siecią. Moduł sprzęgu czujnika inteligentnego - STIM może zawierać wiele różnych czujników i musi posiadać pamięć nieulotną TEDS zawierającą szczegółowy zapis struktury STIM. NAJWAŻNIEJSZE USTALENIA NORMY Norma obejmuje następujące zagadnienia: P45. - normalizacja programów potrzebnych dla pracy NCAP, między innymi: - współpracy ze STIM - dostępu do TEDS - adresowania - sterowania przesyłaniem informacji - komunikacji między przetwornikami a siecią P45.2 normalizacja zarówno sprzętu jak i programów związanych z pracą STIM. Norma rozróżnia następujące typy przetworników w zależności od charakteru ich sygnałów: - czujniki - organy wykonawcze - czujniki kolejności zdarzeń - przetworniki próbkujące (wysyłające serie danych) - inne

Realizowane funkcje: - adresowanie - przesyłanie danych - przechowywanie informacji o wszystkich przetwornikach i dostępie do nich - identyfikacja - status - sterowanie całym STIM oraz poszczególnymi torami pomiarowymi - przełączanie - przerwania Inne funkcje (dodatkowe): kalibracja, autokalibracja itp. Oddzielny rozdział jest poświęcony jest pamięci TEDS, która zawiera poza danymi układu także funkcje matematyczne przydatne przy korekcji sygnału. Znormalizowane jest również zasilanie (4,5 5,5 V) (3V), pobór prądu przez STIM (nie więcej niż 75 ma ) oraz złącze między NCAP a STIM (dziewięciostykowe). P45.3 - komunikację dla systemów rozproszonych P45.4 - komunikację o charakterze mieszanym, np. przesyłanie niektórych cyfrowych danych dotyczących czujników analogowych. Z rys.3 wynika, że każdy czujnik inteligentny (mogący zawierać w sobie kilka czujników pierwotnych), ma własny, bardzo rozbudowany układ cyfrowy. Jest to oczywiście rozwiązanie nadmiarowe, ale umożliwiające uproszczenie zarówno układów sterujących systemem, jak i szybsze ich działanie. PRZETWARZANIE SYGNAŁÓW W CZUJNIKACH WEDŁUG NOWEJ NORMY Dla wytworzenia sygnału dostosowanego do przesyłania w sieci oraz do wykorzystania przez współpracujące urządzenia niezbędne jest wielokrotne przetwarzanie sygnału. Norma nie stawia warunków na przetwarzanie analogowe, więc na schematach funkcjonalnych nie jest ono wyodrębnione. Kalibracja i korekcja sygnału odbywa się przy użyciu informacji zapisanych w TEDS, a więc korygowany jest sygnał cyfrowy. Przy korekcji sygnału może być wykorzystany sygnał z innego przetwornika. Wyjściowy sygnał pomiarowy zawiera (w/g normy) trzy składniki: wartość wielkości mierzonej jednostkę symbol lub numer porządkowy przetwornika

a) Sieć Czujnik Przetwornik A/C TEDS Układ adresujący NCAP b) Wzmacniacz separujący Sieć NCAP Układ adresujący Przetwornik C/A Organ wykonawczy Wielkość wyjściowa (np. prąd, siła, moment obrotowy) Wzmacniacz separujący Rys. Przetwarzanie sygnału w czujnikach inteligentnych a) tor sygnału pomiarowego, b) tor sygnału sterującego Liczba użytych jednocześnie czujników może być bardzo wielka. W przykładzie przedstawionym na rys. zastosowano 6 magistral, przy czym do każdej z nich można przyłączyć 255 czujników. Networked snsor Networked snsor Networked snsor Networked snsor Host procesor Network HUB Networked snsor Networked snsor Networked snsor Bus Bus 2 Bus 3 Host controller Bus6 Networked snsor Networked snsor Networked snsor Rys. System czujników inteligentnych badany w Boeing Commertial Airplan Co.

KORZYŚCI Z WPROWADZENIA NORMY Najważniejsze zalety normalizacji w dziedzinie czujników inteligentnych to zwiększenie możliwości ich stosowania, a mianowicie: wykorzystywanie znacznie większej niż dotąd liczby czujników w jednym systemie pomiarowym współpracy między systemami zawierającymi różne czujniki, nawet produkowanych przez różne firmy transmisji na odległość niezależnej od rodzaju sieci stosowania w systemach rozproszonych wykorzystania tych samych sygnałów do sterowania brak zależności pracy systemów od rozwiązań sprzętowych. PODSUMOWANIE Ze względu na stosowane technologie i związaną z tym miniaturyzację czujniki inteligentne, mimo niespotykanych dotąd możliwości, będą miały małe wymiary i względnie niewielką cenę. Sygnały pomiarowe tych czujników będą dostarczały więcej niż dotychczas informacji, ponieważ będą zawierały także jednostkę oraz symbol identyfikacyjny czujnika. Będą mogły być skorygowane ze względu na wielkości wpływowe, możliwa jest również kalibracja. Przydatne są bezpośrednio w układów sterujących. Transmisja danych będzie szybka i niezależna od sieci. Mimo zastosowania techniki cyfrowej, dla użytkowników są dostępne również sygnały analogowe.

Podstawy akwizycji danych pomiarowych Konfiguracja systemów akwizycji danych Kontroler procesu C/A C/A Proces technolo -giczny A/C A/C System akwizycji danych z przetwarzaniem A/C i C/A w pojedynczych kanałach Adres Kanału Pom. Sygn. zegarowy Kan. Wejścia analogowe Kan.M Rejestr Adresu Dekoder adresu Adresu MUX R ON R ON Bufor, PP, Wzm., A/C R L Podstawowe parametry multipleksera: czas kluczowania: 50ns do >s rezystancja stanu włączenia: 25 do setek rezystancja włączenia modulowana (R ON zmienia się od poziomu sygnału) rezystancja izolacji: 50 do 90 db zabezpieczenia przepięciowe Nowe trendy w konstrukcjach multiplekserów: Trench Isolation gives high speed, latch-up protection, and low-voltage operation ADG5, ADG52, ADG53: +3.3V, +5V, 5V specified Ron < 50 @ 5V Switching Time: <200ns @ 5V ADG4, ADG42, ADG43: 5V, +2V specified Ron < 35 @ 5V Switching Time: <50ns @ 5V ADG508F, ADG509F, ADG528F: 5V specified Ron < 300 Switching Time: < 250ns Fault-Protection on Inputs and Outputs Kan. Kan.M f we f we f we FDP FDP Sygnał zmiany kanału Sygnał zmiany wzmocnienia MUX t mux t wzm f s SAR A/C (bez PP) t konw mux Sygnał startu konwersji A/C N f s t konw t 2 mux t 2 wzm dla przykładu: jeśli N=2 i t konw =20s to wtedy f we =4Hz Skąd to? : f we N 2 t konw

Jeżeli przetwornik A/C nie posiada układów próbkująco-pamiętających (PP) to dla zapewnienia dokładności przetwarzania na poziomie LSB: V(t) V t t dv LSB dt max t konw Przy max. amplitudzie sygnału sinusoidalnego zapewniającego przetwarzanie przy pełnej skali 2 N lub 2 2 N maks. szybkość zmian sygnału wejściowego: dv dt max N 2f 2 max fmax Biorąc pod uwagę te dwa równania możemy określić f max, f max 2 N tkonw Dla przykładu przy t konw =20s (co odpowiada częstości próbkowania 50kPS), i 2-bitowej rozdzielczości przetwornika maks. częstotliwość sygnału wejściowego jest limitowana do 4Hz. Modyfikacja układu pomiarowego przez dodanie układu PP (próbkujaco-pamiętającego) pozwala zwiększyć zakres dynamiki sygnałów wejściowych. 2 N Ogólnie: t 2 mux t 2 pga dlatego: f s t t akw akw t t konw Kan. Kan.M konw f we f we FDP FDP M Sygnał zmiany kanału Sygnał zmiany wzmocnienia MUX t mux dla przykładu: jeśli t akw =µs, t konw =9µs, wtedy f s =00kPs oraz: f we fs 2M PP Próbkuj / Zbieraj t wzm FDP Trzymaj f s Sygnał startu podtrzymania PP t akw A/C t konw Sygnał startu konwersji A/C Próbkuj / Zbieraj N t akw t konw A/C Dane ważne Konwersja A/C Dane ważne Mult/Wzm Zmiana kanału i wzmocn. Stan przejść. Mult./Wzm. /f s Typowy diagram czasowy dla systemu akwizycji multipleksowanych danych z użyciem PP

Kwantowanie i kodowanie y i y 8 y 8 000 y 7 Q y 7 00 x x 2 x 3 x 4 x 5 Q -U FS x 6 x 7 x 8 x 9 y 6 y 5 +U FS x a y 6 y 5 00 0 y 4 y 4 00 y 3 y 3 0 y 2 y 2 0 y e=x a -y i y y 2 y 3 y 4 y 5 y 6 y 7 y 8 y i x x 2 x 3 x 4 x 5 x 6 x 7 x 8 x 9 x a Rysunek 2. a) Charakterystyka przejściowa kwantyzatora równomiernego i b) przebieg zmian błędu kwantyzacji y i y 8 y 7 Q -U FS x y 6 x 2 x 3 x 4 y 5 +U F S x 5 x 6 x 7 x 8 x 9 y 4 x a y 3 y 2 y e=x a -y i Q x x 2 x 3 x 4 x 5 x 6 x 7 x 8 x 9 x a Rysunek. a) Charakterystyka przejściowa kwantyzatora równomiernego z przesunięciem, b) przykładowe przypisanie słów kodowych oraz c) przebieg zmian błędu kwantyzacji

Reprezentacje cyfrowe wielkości analogowych (liczbowe kody binarne) A a a a o długości N bitów, przy czym a i 0,, i 0,, 2, N słowa kodowe 0 N poszczególnym bitom przypisuje się wagi, MSB bit najbardziej znaczący (największa waga) a N- LSB bit najmniej znaczący (najmniejsza waga) a 0 U FS napięcie pełnej skali przetwarzania D wartość liczbowa reprezentowana przez słowo kodowe wartość napięcia reprezentowana przez słowo kodowe U a a). Przy zapisie słowa kodowego z użyciem liczb ułamkowych wagi bitów posiadają wartości: bi 2 N i b). Przy zapisie słowa kodowego z użyciem liczb całkowitych wagi bitów posiadają wartości: b 2 Słowo kodowe (wyjściowe słowo przetwornika) a). U (w naszych rozważaniach proponuję przyjąć sposób b. ) Wagi bitów słowa kodowego i i D N i0 b i a FS a UFS D b). a N i U U 2 a i 7 6 5 4 3 2 0 b i =2i 28 64 32 6 8 4 2 255 D b i = N i 2 2 4 8 6 32 64 28 256 255 256 kody unipolarne: reprezentacja napięć z przedziału (0, U FS ) kody bipolarne: reprezentacja napięć z przedziału (-U FS, +U FS )

Kody binarne przetworników A/C naturalny kod binarny 0 N i b i a i D kod uzupełnień do dwóch 2 0 N i N N i i a b b a D kod binarny przesunięty 0 N i N i i b b a D kod znak-moduł 0 N i i i N a b a z D 0 N N N a dla a dla a z kody dwójkowo-dziesiętne (dziesiętno-binarne) (BCD, CCD,...) o pozycyjne o symboliczne

Przykład binarnych kodów prostych Wartość reprezentowana przez kod U U D a FS Naturalny kod binarny Kod uzupełnień do 2 Kod binarny przesunięty Kod znakmoduł a7a6a5a4a3a2aa0 a7a6a5a4a3a2aa0 a7a6a5a4a3a2aa0 a7a6a5a4a3a2aa0 U FS Q 0 0 U FS 2Q 0 0 0 0 0 0 2U FS Q 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2U FS 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2U FS Q 0 0 0 0 0 0 Q 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 +0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q 0 0 0 0 0 0 0 2U FS Q 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2U FS 2U FS Q 0 0 0 0 0 0 0 0 U FS 2Q 0 0 0 0 0 0 0 0 0 0 0 0 0 0 U FS Q 0 0 0 0 0 0 0 0 0 0 0 0 0 U FS 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Pomiary wartości DC/RMS DC wartość średnia Poziom DC sygnału analogowego dla sygnału analogowgo RMS wartość skuteczna dla sygnału cyfrowego dla sygnału analogowego dla sygnału cyfrowego FFT transformata Fouriera Relacje parametrów próbkowania w dziedzinie czasu i częstotliwości

Podstawowe wiadomości i właściwości filtrów cyfrowych Filtry cyfrowe występują jako jeden z dwóch typów: SOI (z ang. FIR - Finite Impulse Response) - filtry o Skończonej Odpowiedzi Impulsowej NOI (z ang. IIR - Infinite Impulse Response) - filtry o Nieskończonej Odpowiedzi Impulsowej Jedną z najprostszych postaci jest filtr typu SOI nazywanymi również filtrem nierekursywnym. Filtr ten do uzyskania próbki sygnału wyjściowego wykorzystuje próbkę bieżącą i próbki przeszłe sygnału wejściowego, nie korzysta z żadnych przeszłych próbek sygnału wyjściowego. Na rys. przedstawiony został przykładowy schemat blokowy filtru nierekursywnego. x(n) x(n-) x(n-2 x(n-3) x(n-n-) Rys.. Schemat blokowy filtru nierekursywnego Można to również zapisać równaniem ogólnym: N y ( n) bk ( n) x( n k) k0 gdzie: x(n) oznacza sygnał wejściowy, y(n) sygnał wyjściowy, N to rząd filtru, zaś b k (n) to współczynniki filtru SOI. Ogromnymi zaletami tych filtrów są: prostota projektowania, stabilność (filtry te się nie wzbudzają) oraz możliwość uzyskania liniowej charakterystyki fazowo-częstotliwościowej, co nie powoduje zniekształceń sygnału. Cecha ta jest bardzo znacząca w wielu zastosowaniach m.in. w pomiarach biomedycznych. Wadą jednakże tych filtrów jest duża złożoność obliczeniowa w porównaniu z filtrami rekursywnymi. Bardziej obrazowo można to wytłumaczyć następująco: aby filtr nierekursywny posiadał stromą charakterystykę amplitudowo-częstotliwościową, szybko przechodził z pasma przejściowego do pasma zaporowego, wymagana będzie znaczna ilość współczynników. Liczba ich będzie znacznie większa, niż w przypadku filtrów rekursywnych o podobnej stromości zboczy. Filtry o nieskończonej odpowiedzi impulsowej NOI (z ang. Infinite Impulse Response - IIR) różnią się od filtrów SOI tym, iż posiadają pętlę sprzężenia zwrotnego. Próbki sygnału wyjściowego filtru zależą od próbek sygnału wejściowego i poprzednich próbek sygnału wyjściowego. Można to zapisać równaniem ogólnym o postaci: N y ( n) xk ( n) ak y( n k) k0 gdzie: x(n) oznacza sygnał wejściowy, y(n) sygnał wyjściowy, N to rząd filtru, a k (n) współczynniki filtru NOI.

Wielką zaletą filtrów rekursywnych jest możliwość uzyskania bardzo stromych charakterystyk amplitudowo- częstotliwościowych przy niewielkiej liczbie współczynników. We wszystkich systemach ze sprzężeniem zwrotnym tak i w filtrach NOI, mogą na wyjściu wystąpić niestabilności i oscylacje o nieskończonym czasie trwania. y(n) y(n- ) y(n-2) y(n-3) y(n-n-) Rys. 2. Schemat blokowy filtru rekursywnego Filtry cyfrowe rekursywne i nierekursywne różnią się dość znacznie między sobą. Podstawową różnicą (obok różnic strukturalnych) jest ilość wykonywanych obliczeń, gdzie w przypadku filtru NOI ich liczba jest znacznie mniejsza, niż w przypadki filtrów SOI. Filtry SOI natomiast posiadają dużą stabilność łatwość projektowania oraz liniową charakterystykę fazowo częstotliwościową.

PRZESYŁANIE SYGNAŁÓW INFORMACYJNYCH, STERUJĄCYCH I PROGRAMUJĄCYCH (w systemach pomiarowych) sygnały informacyjne niosą informację o wielkościach mierzonych, sygnały organizacyjne adresy, rozkazy i sygnały kontrolne systemu pomiarowego. Sygnały w systemach pomiarowych Informacyjne (dane) Organizacyjne (adresy, rozkazy) ANALOGOWE DYSKRETNE Naturalne Standardowe Z rozdziałem częstotliwościowym Z rozdziałem czasowym Kodowe Napięciowe Prądowe Impulsowe Potencjałowe Sposoby przesyłania informacji: We D D N szeregowy IS Wy We D D N równoległy N N2 N3 N4 2 3 4 WY szeregoworównoległy We D D N D,.. D N dekady licznika S selektor IS impulsy synchronizujące IS 2 3 4 WY

Synchroniczne przesyłanie danych (przykład) SZEREGOWE N Dane Impulsy zegarowe Magistrala O Dane T z Impulsy zegarowe Odbiór 0 0 diagram czasowy RÓWNOLEGŁE N 0 2 3 4 5 6 7 Dane Magistrala O Impulsy zegarowe 0 Dane.. 7 Impulsy zegarowe T z 0 Odbiór.. 7 0...... 0...0

Asynchroniczne przesyłanie danych (metoda start-stopowa) N Dane O Generator nadajnika Linia danych START 2 3 4 5 6 7 8 P STOP Generator odbiornika LSB MSB Par., ½,2 diagram czasowy RS-232-C Schemat blokowy konfiguracji interfejsu w trybie dwukierunkowym (full duplex) RS-232-C Przykłady rozwiązań ekonomicznych 3-liniowych (bez i z pętlami sprzężeń)

INTERFEJS SZEREGOWY DLA PROGRAMOWALNEJ APARATURY POMIAROWEJ (Standard IEEE 74 ) Standard IEEE 74 definiuje sposób implementacji popularnego interfejsu szeregowego RS 232 dla potrzeb sprzętu pomiarowego przeznaczonego do budowy systemów pomiarowych. Kontroler Urządzenie Aplikacja pomiarowa Aplikacja Aplikacja pomiarowa Rozkazy i zapytania SCPI Komunikaty SCPI Rozkazy i zapytania SCPI Kontroler IEEE 488. 2 Sk ł adnia i struktury danych Kontroler IEEE 488. 2 IEEE 74 GPIB VXI P o ł ą c z e n i e f i z y c z n e IEEE 74 GPIB VXI Rys.. Wzajemne relacje standardów łączy interfejsowych aparatury pomiarowej. DTE DCE DCE DTE DTE DTE Rys.2. Połączenie null modem. Oznaczenia: TxD - Transmit Data (transmisja danych) RxD - Receive Data (odbiór danych) DTE - Data Terminal Equipment (urządzenie końcowe danych, np. komputer) DCE - Data Circuit-terminating Equipment (urządzenie komunikacji danych, np. modem) DSR - Data Set Ready (gotowość odbioru danch) RTS - Request to Send Data (gotowość portu - żądanie transmisji) CTS - Clear to Send Data (sygnał kasowania transmisji) DCD - Data Carrier Detected (sygnalizacja wykrycia nośnej) SCPI - Standard Commands for Programmable Instruments (język programowania przyrządów pomiarowych) W połączeniu z modemami wykorzystuje się protokół CTS/RTS. Urządzenie końcowe DTE wysyłając dane musi uzyskać od swojego modemu DCE potwierdzenie nawiązania połączenia z oddalonym modemem. Wystawia więc sygnał RTS - żądając w ten sposób od swojego modemu nawiązania komunikacji z oddalonym DCE. Modem potwierdza nawiązanie łączności wystawiając sygnał CTS skierowany do swojego DTE w stan ON. Oznacza to, że DTE może transmitować dane. Linie danych (logika ujemna) logiczna od -5V do -3V 0 logiczne od +5V do +3V Linie sterujące (logika dodatnia) logiczna od +5V do +3V 0 logiczne od -5V do -3V

Protokoły sterowania przepływem danych Do sterowania przepływem danych standard IEEE 74 wykorzystuje dwa podstawowe protokóły:. Sterowanie sprzętowe, używające obwodu CTS/RFR 2. Sterowanie programowe, używające znaków XON/XOFF. Rys.3. Sprzętowe sterowanie przepływem danych (RFR - Ready For Receiving) Procedura sprzętowa używa obwodu RFR oraz obwodu CTS. Przez kabel null modem obwód RFR jednego urządzenia jest połączony z obwodem CTS drugiego. Urządzenie DTE odbierające dane obwodem RxD może ustawić : RFR=ON w celu zasygnalizowania oddalonemu DTE, że jest zdolne do przyjmowania danych. RFR=OFF w celu zatrzymania wysyłania danych przez oddalone DTE. Ustawienie RTS w stanie OFF musi nastąpić przed przepełnieniem bufora wejściowego. Urządzenie musi mieć możliwość odebrania jeszcze przynajmniej 6 znaków. Urządzenie DTE zdolne do transmitowania danych przez obwód TxD monitoruje z kolei swój obwód CTS. Stan : DTE RxD TxD RFR 2 3 7 CTS 8 Dane Dane DTE CTS=ON oznacza możliwość nadawania danych. CTS=OFF oznacza konieczność natychmiastowego wstrzymania nadawania. Zwłoka czasowa pomiędzy pojawieniem się stanu OFF a przerwaniem transmisji dopuszcza wysłanie maksymalnie 4 znaków. (Standardy implementacyjne jak RS 232 często nie wykorzystują obwodu RFR tylko obwód RTS. Uwzględniając potrzeby bezpośredniej komunikacji DTE-DTE najnowsze rewizje standardu RS 232 pozwalają zastąpić obwód RTS przez RFR, gdy jest wymagane sterowanie przepływem danych. Standard IEEE 74 używa tego obwodu i wymaga jego implementacji w celu zapewnienia możliwości sprzętowego sterowania przepływem danych) 2 3 RxD TxD 7 RFR 8 CTS DTE RxD 2 TxD 3 XOFF Dane XON 2 3 RxD TxD DTE Programowe sterowanie przepływem danych Rys.4. Programowe sterowanie przepływem danych. Metoda wykorzystuje specjalne znaki XON i XOFF kodu ASCII przesyłane obwodami TxD i RxD używanymi do przesyłania zwykłych danych. XON jest znakiem sterującym DC ( HEX ) a XOFF znakiem DC3 (3 HEX ). Urządzenie DTE odbierające dane przez obwód RxD może wysłać swoim obwodem TxD znak : XOFF w celu powstrzymania wysyłania danych przez oddalone DTE. Wysłanie XOFF musi nastąpić przed przepełnieniem swojego bufora wejściowego. Po wysłaniu znaku XOFF urządzenie musi mieć możliwość odebrania jeszcze przynajmniej 60 znaków (nadawca musi mieć czas zdekodować i zaakceptować polecenie wstrzymania transmisji, parametr ten można uzależnić od szybkości transmisji i urządzeń współpracujących). XON w celu wznowienia uprzednio zatrzymanej transmisji. Urządzenie DTE nadające dane, które odebrało przez obwód RxD polecenie : XOF zawiesza nadawanie. Po pojawieniu się rozkazu XOF w czasie transmisji ciągu znaków, nadawca może nadać jeszcze maksymalnie 30 znaków.

XON może wznowić zawieszony transfer danych. Podczas transmisji istnieje możliwość nadawania i odbioru danych w tym samym czasie, wobec czego komunikaty XON/XOFF wysłane są wewnątrz strumienia zwykłych danych. Z tego powodu sterowanie znakowe może być stosowane tylko w przypadku przekazywania danych tekstowych a nie binarnych (dla danych binarnych należy wykorzystywać metodę sprzętową RFR/CTS).

Interfejs Komunikacyjny IEE488 IEC-625 IEE-488 GPIB HP-IB IEE-488. IEE-488.2 Funkcje interfejsu SH AH T L SR DC DT RL PP C - Inicjator współpracy (ang. Source Handshake) - Akceptor współpracy (ang. Acceptor Handshake) - Nadawca (ang. Talker) - Odbiorca (ang. Listner) - Żądanie obsługi (ang. Service Request) - Zerowanie urządzenia (ang. Device Clear) - Wyzwalanie urządzenia (ang. Device Trigger) - Zdalny/Lokalny (ang. Remote/Local) - Kontrola równoległa (ang. Parallel Poll) - Kontroler (ang. Controller)

NDAC NRFD DAV DIO -8 Diagram czasowy sygnałów przy wymianie informacji za pomocą magistrali IEC-625 (konwencja logiczna ujemna) bajt informacyjny N bajt informacyjny N+ 3 2 t 4 6 ważny 0 nieważny 2 6 ważny 20 23 t 2 2 5 niektóre gotowe wszystkie gotowe 7 8 niektóre potwierdziły żaden nie jest gotowy wszystkie potwierdziły 9 3 4 niektóre gotowe żaden nie potwierdził 5 wszystkie gotowe 7 wszystkie potwierdziły 8 9 22 23 23 t t KLASYFIKACJA KOMUNIKATÓW STANDARDU IEC-625 Przesyłane po magistrali IEC-625 Komunikaty IEC-625 Przesyłane od funkcji interfejsu do funkcji urządzenia i na odwrót Zdalne Lokalne Wieloliniowe (grupowe) Jednoliniowe (pojedyncze) Do funkcji interfejsu Z funkcji interfejsu Instrukcje sterujące Dane

STANDARD SCPI (STANDARD COMMANDS FOR PROGRAMMABLE INSTRUMENTS) W strukturze systemów kontrolno-pomiarowych "komunikacja" pomiędzy urządzeniami realizowana jest za pośrednictwem komunikatów SCPI. Historia: Hewlett-Packard metajęzyk TMSL (Test & Measurement Systems Language) SCPI jest normą która określa środowisko programowe oraz język do sterowania urządzeniami pomiarowo-kontrolnymi i interpretacji danych. Standard umożliwia ujednolicenie sterowania urządzeniami pochodzącymi od różnych wytwórców. Stanowi warstwę programową normy IEEE-4888.2 interfejsu systemowego. urządzenie SCPI m Interfejsy komunikacyjne RS-232 RS-485 (422) IEE-488 Ethernet Język SCPI Model urządzenia SCPI (podstawowe bloki funkcjonalne) Budowa rozkazów i reguły syntaktyczne języka SCPI ATE Automatic Test Equipment Komunikat aplikacji ":MEAS:VOLT:DC?" IEEE488, RS-232, RS485, Ethernet, itp Rozkaz SCPI Driver komunikacyjny Port komunikacyjny Magistrala komunikacyjna Interfejs komunikacyjny Bufor WE/WY Dekoder rozkazów Aplikacja (Program) Kontroler Odpowiedź ".573E-3" Procesor SCPI (parser) Urządzenie Sterowanie urządzenia Odpowiedź urządzenia Rys. Ogólny i prosty schemat komunikacji w systemie ATE zgodny ze standardem SCPI Model urządzenia SCPI DISPlay ROUTe Pomiar sygnałów INPut SENSe CALCulate FORMat Magistrale sygnałowe CALibration DIAGnostic TRIGer MEMory SYSTem Magistrale danych ROUTe OUTput SOURce CALCulate FORMat Generacja sygnałów Rys. Model urządzenia SCPI. Podstawowe podsystemy funkcjonalne urządzeń pomiarowych: ROUTe steruje podłączeniem syganłu wejściowego lub wyjściowego, INPut określa własności portów wejściowych przetwornika, spełnia funkcje kondycjonowania sygnału przed jego przetworzeniem w bloku SENSe (tłumienie, wzmacnianie, filtracja itp.), dopasowuje rodzaj sprzężenia sygnału (DC, AC), konfiguruje pomiarowe obwody wejściowe (impedancja wejściowa, symetryczne, niesymetryczne pływające wejście itp.), SENse blok przetwarzania sygnału na dane w reprezentacji wewnętrznej przyrządu, wybór funkcji pomiarowej, metody pomiaru, własności przetwornika (zakres, rozdzielczość), sposobu akwizycji danych, (SENSe zawiera 22 podsystemów),

CALCulate podsystem wykonywania operacji obliczeniowych zebranych w podsystemie SENSe lub wykonywanie operacji obliczeniowych przed wygenerowaniem sygnału przez podsystem SOURce (obliczenia: zmiana jednostek, skali pomiarowej, transformata FOURIERA, obliczenia statystyczne, różniczkowanie, całkowanie, przetwarzanie wektorów i danych zespolonych, transformacje w domenie czasu i częstotliwości itp.), TRIGer realizuje proces wyzwolenia pomiaru sygnału wejściowego lub generacji sygnału wyjściowgo (synchr. działania przyrządu z funkcjami wewnętrznymi przyrządu i/lub sygnałami zewnętrznymi pochodzącymi z innych przyrządów), DISPlay prezentacja informacji pomiarowych graficznie i tekstowo, statusu przyrządu, statusu interfejsów itp., sterowanie terminalem (intensywność, jasność, FORMat konwersja danych, dostosowanie do innych przyrządów SOURce podsystem przetwarzania C/A oraz generacji sygnałów analogowych na podstawie dostarczonych danych. OUTPut podsystem poleceń sterujących kondycjonowaniem sygnału dostarczonego do portu wyjściowego urządzenia (tłumienie, wzmocnienie, filtracja sygnału, sposób sprzężenia (AC, DC), offset, dołączania lub odłączania sygnału. MEMory zapamiętywanie danych, OUTput określa własności portów wyjściowych (tłumienie, imedancja, filtracja, sposób sprzężenia, offset, sposób zabezpieczenia wyjścia itp.), STATus - obsługa systemu raportowania statusu urządzeń SCPI. SYSTem - podsystem globalnych konfiguracji takich jak czas, data, ochrona pewnych zasobów urządzenia. Pozwala też uzyskiwać informacje o błędach działania urządzenia gromadzonych w kolejce błędów (zapytanie SYST:ERR?). Drzewa poleceń SCPI SCPI grupuje polecenia w 28 podstawowych podsystemach. Polecenia danej grupy sterują zasobami funkcjonalnymi odpowiadającego podsystemu funkcjonalnego urządzenia. SENSe TRIGer SOURce VOLTage CURRent Język SCPI tworzy strukturę hierarchiczną, w której podobne funkcje programujące są zgrupowane pod określonym węzłem. Uogólniony model urządzenia wyszczególnia bloki funkcjonalne odpowiedzialne za specyficzne funkcje urządzenia, np. SENSe - funkcje pomiarowe, SOURCE - funkcje generacji sygnału, TRIGGER - funkcje wyzwolenia działania, CALIBRATION - funkcje kalibracji urządzenia itd. Z każdym blokiem jest związane osobne drzewo poleceń programujących. Korzenie tych drzew noszą nazwy odpowiadających im podsystemom urządzenia ( SENSe, SOURce, TRIGger, CALibration itd.) i pod każdym z nich są zgrupowane polecenia programujące danego podsystemu. :SENSe:VOLTage:RANGe:AUTO ( automatyczne dobieranie podzakresu przetwornika pomiaru napięcia )

SCPI zakłada zgodność urządzeń ze specyfikacją IEEE 488.2. Polecenia wspólne IEEE 488.2 są zatem dodatkowym podzbiorem poleceń urządzeniowych SCPI z tym, że tylko 3 z nich urządzenia zgodne z SCPI muszą obowiązkowo stosować. Są to: *CLS *ESE <NRf> *ESE? *ESR? *IDN? *OPC *OPC? *RST *SRE <NRf> *SRE? *STB? *TST? *WAI - Zerowanie systemu statusowego. - Ustawienie maski standardowego rejestru zdarzeń. - Zapytanie o maskę standardowego rejestru zdarzeń. - Zapytanie o zawartość standardowego rejestru zdarzeń. - Zapytanie o dane identyfikacyjne. - Zgłoszenie wykonania operacji bitem OPC. - Zgłoszenie wykonania operacji odpowiedzią ''. - Zerowanie urządzenia. - Ustawienie maski rejestru statusowego. - Zapytanie o maskę rejestru statusowego. - Zapytanie o zawartość rejestru statusowego. - Wykonaj testowanie i podaj wynik testowania. - Czekaj na zakończenie operacji nakładkowych.

Architektura systemów pomiarowych - interfejsy R T SEGMENT SIECI PRZEMYSŁOWEJ R T Nadajnik/ odbiornik RX TX Węzeł A MIKROPROCESOR Aplikacja + protokół komunikacyjny Nadajnik/ odbiornik Rx Tx Układ specjalizowany realizujący protokół Węzeł B Nadajnik/ odbiornik Rx Tx Węzeł C Protokół komunikacyjny MIKROPROCESOR APLIKACJA Rys. Struktury węzłów sieci przemysłowych PROTOKOŁY KOMUNIKACYJNE (wybrane) CAN (Controller Area Network BOSCH ISO 898) INTERBUS-S (Phoenix Contact) LONWORKS PROFIBUS

ARCHITEKTURA MULTIPLEKSEROWA A/C 4-20 ma 4-20 ma Węzeł anal. Węzeł anal. n ARCHITEKTURA MIESZANA (SIECIOWO-MULTIPLEKSEROWA) Protokół komunikacyjny A/C 4-20 ma 4-20 ma Węzeł anal. Węzeł anal. n Węzeł 2 Węzeł n ARCHITEKTURA SIECIOWA Protokół komunikacyjny Węzeł Węzeł 2 Węzeł n

HOST RS - 232C RS-485 RS - 232C Termination Resistor DATA OUTPUT TXD+ TXD- RXD+ RXD- Isolation Barrier Isolated COM GND Opto Coupler PWR GND DATA INPUT RXD+ TXD+ TXD- HOST COMPUTER RXD- RXD+ MAC-060 # Isolation Barrier RXD- Isolated COM GND Opto Coupler PWR GND TXD+ TXD- Connected to earth ground MAC-060 #2 RXD+ RXD- Isolated COM GND Opto Coupler TXD+ PWR GND TXD- MAC-060 #8 DATA OUTPUT TXD+ TXD- RXD+ RXD- Isolation Barrier Isolated COM GND Opto Coupler PWR GND DATA INPUT HOST COMPUTER RXD+ RXD- TXD+ TXD- MAC-060 Opto Coupler Connected to earth ground

Akwizycja danych pomiarowych (ADP) data acquisition (DAQ) Dokumentacje produktów NI: NI-DAQ for Windows NI-DAQmx for Linux NI-DAQmx Base LabVIEW LabWindows/CVI Measurement Studio ANSI C without NI Application Software.NET Languages without NI Application Software Device Documentation and Specifications Przegląd Systemów ADP (DAQ) Typowy system akwizycji danych pomiarowych:. Czujniki i przetworniki 2. Blok akcesoriów przyłączeniowych sygnałów pomiarowych 3. Moduły SCXI 4. Obudowa SCXI 5. Okablowanie 6. Urządzenia ADP 7. Komputer (mikrokomputer)..

Urządzenia ADP (DAQ Hardware) Urządzenia ADP dokonują digitalizacji sygnałów analogowych (kwantowanie i próbkowanie), konwersji C/A do generacji wyjściowych sygnałów analogowych, pomiarów, obsługi cyfrowych sygnałów WE/WY sterowania. DAQ-STC Urządzenia NI wykorzystują kontroler sterowania czasem (STC system timing controller ) do zadań sterowania funkcjami pomiarowymi. AQ-STC zawiera następujące grupy sterujące: AI dwa 24-bit, dwa 6-bit liczniki AO trzy 24-bit, jeden 6-bit licznik Zadania ogólnego przeznaczenia zegar/licznik dwa 24-bit liczniki Niezależna konfiguracja każdej grupy liczników z rozdzielczością czasu 50ns lub 0s. DAQ-STC wykorzystuje linie PFI do wprowadzania zewnętrznych sygnałów uzależnień czasowych i wyzwalania lub generuje sygnały zegarowe i wyzwalające dla urządzeń zewnętrznych. Układy kalibracji Kalibracja jest procesem adjustacji przyrządów i urządzeń w celu zmniejszenia błędów pomiarowych. Bez procesu kalibracji rezultaty pomiarów podlegają dryftowi w funkcji czasu i temperatury. Internal or Self-Calibration External Calibration Kondycjonowanie sygnałów Wiele czujników i przetworniki wymaga kondycjonowania sygnału zanim system kontrolno-pomiarowy skutecznie i dokładnie dokona pomiaru sygnału. Sygnały obejmują: napięcia i prądy stałe, napięcia i prądy zmienne, częstotliwość, ładunek elektryczny. Współpracują z układami pomiarowymi czujników typu: alceerometr, termopara, termistor, termorezystor, tensometr, układy mostkowe tensometrów, układy LVDT i RVDT. Sygnał dostarczany na zaciski wejściowe kondycjonera może podlegać przetwarzaniu: wzmocnienie sygnału, tłumienie sygnału, linearyzacja filtracja sygnału (ograniczanie pasma sygnału), izolacja elektryczna, jednoczesne próbkowanie, multipleksowanie sygnału. Ponadto wiele przetworników wymaga wzbudzenia poprzez doprowadzenie do nich prądów lub napięć, podłączenia w układzie mostków, procesu linearyzacji charakterystyki statycznej. W związku z tym systemy pomiarowe, najczęściej oparte na komputerach, zawierają pewną formę kondycjonowania sygnału bezpośrednio w urządzeniach DAQ w formie dodatków typu plug-in. Analog Devices jest liderem w produkcji i opracowywaniu podsystemów wstępnego przetwarzania sygnałów: podsystemy serii : o B o 3B o 5B * o 6B o 7B SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 68

rys. Moduł B2 konwerter napięcie prąd z izolacją elektryczną Rys. 5B37 Functional Block Diagram SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 69

Analogowe wejścia AI rys. Schemat blokowy obwodów analogowych wejść systemów ADP. Obwody analogowych wejść Mux Each E Series device has one analog-to-digital converter (ADC). The multiplexer (mux) routes one AI channel at a time to the ADC through the NI-PGIA. The mux also gives you the ability to use three different analog input terminal configuration. For more information, refer to the Analog Input Terminal Configuration section. Instrumentation Amplifier (NI-PGIA) The NI programmable gain instrumentation amplifier (NI-PGIA) is a measurement and instrument class amplifier that guarantees minimum settling times at all gains. The NI-PGIA can amplify or attenuate an AI signal to ensure that you use the maximum resolution of the ADC. E Series devices use the NI-PGIA to deliver full 6- and 2-bit accuracy when sampling multiple channels at high gains and fast rates. E Series devices can sample channels in any order at the maximum conversion rate, and you can individually program each channel with a different input polarity and range, as discussed in the Input Polarity and Range section. A/D Converter The analog-to-digital converter (ADC) digitizes the AI signal by converting the analog voltage into a digital number. AI FIFO A large first-in-first-out (FIFO) buffer holds data during A/D conversions to ensure that no data is lost. E Series devices can handle multiple A/D conversion operations with DMA, interrupts, or programmed I/O. Analog Trigger Refer to the Analog Input Triggering section for information about the trigger circuitry of E Series devices. AI Timing Signals Refer to the Analog Input Timing Signals section for information about the analog input timing signals available on E Series devices. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 70

Polaryzacja sygnałów wejściowych i zakres Konfiguracja złącza analogowego wejścia To be flexible enough to interface with various signal sources, E Series devices have three different terminal configurations, also referred to as input modes: Non-Referenced Single-Ended (NRSE) input, Referenced Single-Ended (RSE) input, and differential (DIFF) input. Konfiguracja złącza AI DIFF RSE NRSE Opis A channel configured in DIFF mode uses two AI lines. One line connects to the positive input of the device programmable gain instrumentation amplifier (PGIA), and the other connects to the negative input of the PGIA. A channel configured in RSE mode uses one AI line, which connects to the positive input of the PGIA. The negative input of the PGIA is internally tied to AI ground (AI GND). A channel configured in NRSE mode uses one AI line, which connects to the positive input of the PGIA. The negative input of the PGIA connects to the AI sense (AI SENSE) input. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 7

Input Signal Source Type Floating Signal Sources (Not Connect To Building Ground) Examples Ungrounded thermocouples Signal conditioning with isolated outputs Battery devices Ground-Referenced Signal Sources Examples Plug-in instruments with non-isolated outputs Differential (DIFF) Single-Ended Ground Referenced (RSE) NOT RECOMMENDED Ground-loop losses, Vg, are added to measured signal. Single-Ended Non-Referenced (NRSE) Types of Signal Sources When configuring the input channels and making signal connections, first determine whether the signal sources are floating or ground-referenced. Floating Signal Sources A floating signal source is not connected to the building ground system, but has an isolated ground-reference point. Some examples of floating signal sources are outputs of transformers, thermocouples, battery-powered devices, optical isolators, and isolation amplifiers. An instrument or device that has an isolated output is a floating signal source. You must connect the ground reference of a floating signal to the AI ground of the device to establish a local or onboard reference for the signal. Otherwise, the measured input signal varies as the source floats outside the common-mode input range. Ground-Referenced Signal Sources A ground-referenced signal source is connected to the building system ground, so it is already connected to a common ground point with respect to the device, assuming that the computer is plugged into the same power system as the source. Non-isolated outputs of instruments and devices that plug into the building power system fall into this category. The difference in ground potential between two instruments connected to the same building power system is typically between and 00 mv, but the difference can be much higher if power distribution circuits are improperly connected. If a grounded signal source is incorrectly measured, this difference can appear as measurement error. Follow the connection instructions for grounded signal sources to eliminate this ground potential difference from the measured signal. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 72

Differential Connection Considerations A DIFF connection is one in which the AI signal has its own reference signal or signal return path. These connections are available when the selected channel is configured in DIFF input mode. The input signal is connected to the positive input of the PGIA, and its reference signal, or return, is connected to the negative input of the PGIA. When you configure a channel for DIFF input, each signal uses two multiplexer inputs one for the signal and one for its reference signal. Therefore, half as many DIFF channel pairs are available compared to individual channels. Use DIFF input connections for any channel that meets any of the following conditions: The input signal is low-level (less than V). The leads connecting the signal to the device are greater than 3 m (0 ft.). The input signal requires a separate ground-reference point or return signal. The signal leads travel through noisy environments. DIFF signal connections reduce noise pickup and increase common-mode noise rejection. DIFF signal connections also allow input signals to float within the common-mode limits of the PGIA. Differential Connections for Ground-Referenced Signal Sources Figure 2-9 shows how to connect a ground-referenced signal source to a channel on the device configured in DIFF mode. Figure 2-9. Differential Connections for Ground-Referenced Signal Sources With this type of connection, the PGIA rejects both the common-mode noise in the signal and the ground potential difference between the signal source and the device ground, shown as Vcm in this figure. Common-Mode Signal Rejection Considerations Ground-referenced signal sources with differential connections to the device are referenced to some ground point with respect to the device. In this case, the PGIA can reject any voltage caused by ground potential differences between the signal source and the device. In addition, with DIFF input connections, the PGIA can reject common-mode noise pickup in the leads connecting the signal sources to the device. The PGIA can reject common-mode signals as long as AI + and AI (input signals) are both within ± V of AI GND. Differential Connections for Non-Referenced or Floating Signal Sources Figure 2-0 shows how to connect a floating signal source to a channel configured in DIFF mode. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 73

Figure 2-0. Connecting a Floating Signal Source to a DIFF Mode Channel The previous figure shows two bias resistors connected in parallel with the signal leads of a floating signal source. If you do not use the resistors and the source is truly floating, the source is not likely to remain within the commonmode signal range of the PGIA. The PGIA then saturates, causing erroneous readings. You must reference the source to AI GND. The easiest way to make this reference is to connect the positive side of the signal to the positive input of the PGIA and connect the negative side of the signal to AI GND as well as to the negative input of the PGIA, without using resistors. This connection works well for DC-coupled sources with low source impedance (less than 00 ). However, for larger source impedances, this connection leaves the DIFF signal path significantly off balance. Noise that couples electrostatically onto the positive line does not couple onto the negative line because it is connected to ground. Hence, this noise appears as a DIFF-mode signal instead of a common-mode signal, and the PGIA does not reject it. In this case, instead of directly connecting the negative line to AI GND, connect the negative line to AI GND through a resistor that is about 00 times the equivalent source impedance. The resistor puts the signal path nearly in balance, so that about the same amount of noise couples onto both connections, yielding better rejection of electrostatically coupled noise. This configuration does not load down the source (other than the very high input impedance of the PGIA). You can fully balance the signal path by connecting another resistor of the same value between the positive input and AI GND, as shown in this figure. This fully balanced configuration offers slightly better noise rejection but has the disadvantage of loading the source down with the series combination (sum) of the two resistors. If, for example, the source impedance is 2 kand each of the two resistors is 00 k, the resistors load down the source with 200 kand produce a % gain error. Both inputs of the PGIA require a DC path to ground in order for the PGIA to work. If the source is AC coupled (capacitively coupled), the PGIA needs a resistor between the positive input and AI GND. If the source has lowimpedance, choose a resistor that is large enough not to significantly load the source but small enough not to produce significant input offset voltage as a result of input bias current (typically 00 kto M). In this case, connect the negative input directly to AI GND. If the source has high output impedance, balance the signal path as previously described using the same value resistor on both the positive and negative inputs; be aware that there is some gain error from loading down the source Single-Ended Connection Considerations A single-ended connection is one in which the device AI signal is referenced to a ground that it can share with other input signals. The input signal connects to the positive input of the PGIA, and the ground connects to the negative input of the PGIA. When every channel is configured for single-ended input, up to 64 AI channels are available. You can use single-ended input connections for any input signal that meets the following conditions: The input signal is high-level (greater than V). The leads connecting the signal to the device are less than 0 ft. (3 m). The input signal can share a common reference point with other signals. DIFF input connections are recommended for greater signal integrity for any input signal that does not meet the preceding conditions. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 74

Using the DAQ Assistant, you can configure the channels for RSE or NRSE input modes. RSE mode is used for floating signal sources; in this case, the device provides the reference ground point for the external signal. NRSE input mode is used for ground-referenced signal sources; in this case, the external signal supplies its own reference ground point and the device should not supply one. Refer to the DAQ Assistant Help for more information about the DAQ Assistant. In the single-ended modes, more electrostatic and magnetic noise couples into the signal connections than in DIFF configurations. The coupling is the result of differences in the signal path. Magnetic coupling is proportional to the area between the two signal conductors. Electrical coupling is a function of how much the electric field differs between the two conductors. With this type of connection, the PGIA rejects both the common-mode noise in the signal and the ground potential difference between the signal source and the device ground, shown as Vcm in Figure 2-. Common-Mode Signal Rejection Considerations Ground-referenced signal sources with single-ended connections to a device are referenced to some ground point with respect to the device. In this case, the PGIA can reject any voltage caused by ground potential differences between the signal source and the device. Single-Ended Connections for Floating Signal Sources (RSE Configuration) Figure 2- shows how to connect a floating signal source to a channel configured for RSE mode. Figure 2-. Single-Ended Connections for Floating Signal Sources (RSE Configuration) Single-Ended Connections for Grounded Signal Sources (NRSE Configuration) To measure a grounded signal source with a single-ended configuration, you must configure your device in the NRSE input configuration. Connect the signal to the positive input of the PGIA, and connect the signal local ground reference to the negative input of the PGIA. The ground point of the signal, therefore, connects to the AI SENSE pin, as shown in Figure 2-2. Any potential difference between the device ground and the signal ground appears as a common-mode signal at both the positive and negative inputs of the PGIA, and this difference is rejected by the amplifier. If the input circuitry of a device were referenced to ground, as it is in the RSE input configuration, this difference in ground potentials would appear as an error in the measured voltage. SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 75

Figure 2-2. Single-Ended Connections for Grounded Signal Sources (NRSE Configuration) Field Wiring Considerations Environmental noise can seriously affect the measurement accuracy of the device if you do not take proper care when running signal wires between signal sources and the device. The following recommendations apply mainly to AI signal routing to the device, although they also apply to signal routing in general. Minimize noise pickup and maximize measurement accuracy by taking the following precautions: Use DIFF AI connections to reject common-mode noise. Use individually shielded, twisted-pair wires to connect AI signals to the device. With this type of wire, the signals attached to the positive and negative input channels are twisted together and then covered with a shield. You then connect this shield only at one point to the signal source ground. This kind of connection is required for signals traveling through areas with large magnetic fields or high electromagnetic interference. Refer to the NI Developer Zone document, Field Wiring and Noise Considerations for Analog Signals, for more information. Configuring AI Modes in Software You can program channels on an E Series device to acquire in different modes, but once a channel mode is specified, it cannot be reused for another mode. For example, to configure AI 0 for DIFF mode and AI for RSE mode, configure AI 0 and AI 8 in DIFF mode and AI and AI GND in RSE mode. In this configuration, AI 8 is not used in a single-ended configuration Traditional NI-DAQ (Legacy) NI-DAQmx SYSTEMY POMIAROWE WIELKOŚCI FIZYCZNYCH 76