AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Podobne dokumenty
LICZNIKI LABORATORIUM. Elektronika AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Instrukcja nr 9. Zegarek cyfrowy. AGH Zespół Mikroelektroniki Układy Elektroniczne J. Ostrowski, P. Dorosz Lab 9.1

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

dwójkę liczącą Licznikiem Podział liczników:

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Statyczne badanie przerzutników - ćwiczenie 3

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Automatyzacja i robotyzacja procesów produkcyjnych

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

U 2 B 1 C 1 =10nF. C 2 =10nF

Ćw. 7: Układy sekwencyjne

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Badanie rejestrów

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Politechnika Wrocławska, Wydział PPT Laboratorium z Elektroniki i Elektrotechniki

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Podstawy Techniki Cyfrowej Liczniki scalone

Podstawowe układy cyfrowe

Cyfrowe układy scalone c.d. funkcje

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

LEKCJA. TEMAT: Funktory logiczne.

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Układy sekwencyjne. 1. Czas trwania: 6h

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

UKŁADY CYFROWE. Układ kombinacyjny

Ćwiczenie 6. Przerzutniki bistabilne (Flip-Flop) Cel

LICZNIKI Liczniki scalone serii 749x

Projektowanie i badanie liczników synchronicznych i asynchronicznych

Wstęp działanie i budowa nadajnika

Układy sekwencyjne. 1. Czas trwania: 6h

Ćwiczenie D2 Przerzutniki. Wydział Fizyki UW

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Wydział Fizyki UW CC=5V 4A 4B 4Y 3A 3B 3Y

Ćwiczenie 27C. Techniki mikroprocesorowe Badania laboratoryjne wybranych układów synchronicznych

Proste układy sekwencyjne

Odbiór i dekodowanie znaków ASCII za pomocą makiety cyfrowej. Znaki wysyłane przez komputer za pośrednictwem łącza RS-232.

Układy kombinacyjne - przypomnienie

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

LICZNIKI PODZIAŁ I PARAMETRY

Podstawy Elektroniki dla Elektrotechniki. Układy cyfrowe - bramki logiczne i przerzutniki

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

LICZNIKI. Liczniki asynchroniczne.

CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Podstawy elektroniki cz. 2 Wykład 2

Laboratorium Analogowych Układów Elektronicznych Laboratorium 6

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

Politechnika Białostocka

Architektura komputerów Wykład 2

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0

LABORATORIUM ELEKTRONIKI. Jakub Kaźmierczak. 2.1 Sekwencyjne układy pamiętające

Cel. Poznanie zasady działania i budowy liczników zliczających ustaloną liczbę impulsów. Poznanie kodów BCD, 8421 i Rys. 9.1.

Liczniki, rejestry lab. 07 Układy sekwencyjne cz. 1

Przerzutniki. Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Sprawdzenie poprawności podstawowych bramek logicznych: NOT, NAND, NOR

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Zadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10

WSTĘP. Budowa bramki NAND TTL, ch-ka przełączania, schemat wewnętrzny, działanie 2

LABORATORIUM PODSTAWY ELEKTRONIKI PRZERZUTNIKI

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

Programowalne układy logiczne

Politechnika Białostocka

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

WSTĘP DO ELEKTRONIKI

Podstawy Elektroniki dla Informatyki. Pętla fazowa

Podstawy Informatyki Elementarne podzespoły komputera

WYKŁAD 8 Przerzutniki. Przerzutniki są inną niż bramki klasą urządzeń elektroniki cyfrowej. Są najprostszymi układami pamięciowymi.

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

Komputerowa symulacja generatorów cyfrowych

Układy TTL i CMOS. Trochę logiki

Cyfrowe układy scalone

A B. 12. Uprość funkcję F(abc) = (a + a'b + c + c')a

Podstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak

Podział układów cyfrowych. rkijanka

TECHNIKA CYFROWA ELEKTRONIKA ANALOGOWA I CYFROWA. Układy czasowe

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

Pracownia elektryczna i elektroniczna. Elektronika cyfrowa. Ćwiczenie nr 5.

6. SYNTEZA UKŁADÓW SEKWENCYJNYCH

Sekwencyjne bloki funkcjonalne

Państwowa Wyższa Szkoła Zawodowa

4. Karta modułu Slave

ćwiczenie 203 Temat: Układy sekwencyjne 1. Cel ćwiczenia

płytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa

Logiczne układy bistabilne przerzutniki.

2.1 Porównanie procesorów

Transkrypt:

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Elektroniki LABORATORIUM Elektronika LICZNIKI ELWIS Rev.1.0

1. Wprowadzenie Celem ćwiczenia jest zbudowanie i uruchomienie dwóch liczników modulo 10 na platformie National Instruments Elwis. Pierwszy licznik modulo 10 będzie asynchronicznym licznikiem modulo 10 wykonanym na przerzutnikach D. Drugi licznik modulo 10 będzie wykonany w oparciu o wybrany przez studenta układ scalony gotowego licznika. 2. Konspekt Wymagane jest przygotowanie jednego konspektu na zespół. Konspekt ma mieć postać rysunku przedstawiającego schemat połączeń rzeczywistych elementów elektronicznych. Konspekt ma być przygotowany dla licznika opisanego w punkcie 3 oraz 4 niniejszej instrukcji. Brak schematu połączeń powoduje niedopuszczenie do wykonywania laboratorium. Należy zapoznać się z notami katalogowymi układów, które będą wykorzystywane na laboratorium. Należy zwrócić uwagę na rozmieszczenie nóżek (które z nich są wejściami, które wyjściami, gdzie podłączyć zasilanie a gdzie masę) oraz funkcję poszczególnych wyprowadzeń. Można skorzystać z programu Multisim w celu przygotowania konspektu. W grupie TTL są dostępne komponenty, które zostaną wykorzystane na laboratorium. Proszę zignorować oznaczenie literowe w nazwie elementu (pod względem funkcjonalnym układy 7402, 74S02, 74LS02, 74F02, 74ALS02, 74AS02, 74HC02, 74HCT02 realizują dokładnie to samo). Podobnie jak poprzednio, wejście zegarowe licznika (i ewentualnie wejście reset) będzie dołączone do dowolnego ze źródeł sygnału cyfrowego na platformie Elvis.

Rys. 1. Źródła sygnału cyfrowego, kontrolowane z poziomu komputera PC. Wyjścia licznika zostaną podane na diody LED znajdujące się na płycie Elwis. Dostępne elementy elektroniczne: Oznaczenie Rys. 2. Diody świecące LED wraz z rezystorami ograniczającymi prąd. Opis Liczba elementów w obudowie Liczba wejść pojedynczej bramki Obudowa 74HCT74 przerzutnik D wyzwalany zboczem narastającym; asynchroniczny set i reset aktywny poziomem 2 nie dotyczy DIP14 niskim 74HCT08 bramki AND dwuwejściowe 4 2 DIP14 74LS11 bramki AND trójwejściowe 3 3 DIP14 74HCT00 bramki NAND dwuwejściowe 4 2 DIP14

74HCT10 bramki NAND trójwejściowe 3 3 DIP14 74HCT20 bramki NAND czterowejściowe 2 4 DIP14 74HCT02 bramki NOR dwuwejściowe 4 2 DIP14 74HCT27 bramki NOR trójwejściowe 3 3 DIP14 74HCT04 inwertery 6 1 DIP14 74HCT32 bramki OR dwuwejściowe 4 2 DIP14 4075 bramki OR trójwejściowe 3 3 DIP14 74HCT86 bramki XOR dwuwejściowe 4 2 DIP14 CD4077BE bramki XNOR dwuwejściowe 4 2 DIP14 74HCT151 multiplekser 8 do 1 1 nie dotyczy DIP16 4-bitowy licznik binarny z możliwością 74HCT161 załadowania wartości 1 nie dotyczy DIP16 4-bitowy licznik binarny z możliwością 74HCT193 załadowania wartości; dwa niezależne sygnały zegarowe do zliczania w gorę lub w dół 1 nie dotyczy DIP16 dwa liczniki modulo 2 oraz 74HC390 dwa liczniki modulo 5 4 nie dotyczy DIP16 3. Licznik modulo 10 na przerzutnikach D Schemat licznika przedstawiono poniżej. Ponieważ przerzutniki reagują na zbocze narastające, to wyjścia licznika Q 0 Q 1 należy wyprowadzić z zanegowanych wyjść przerzutników. Sprzężenie zwrotne jest zrealizowane na bramce NAND (U23A). Ponieważ nie mamy dodatkowego przerzutnika (poprzednie ćwiczenie w Multisim) to szukamy wartości 10 na wyjściu licznika. Jak tylko licznik doliczy do 10, to zostanie natychmiast wyzerowany. Ponieważ wyjścia licznika są wyprowadzone z wyjść ~Q przerzutników, to aby wyzerować licznik należy wpisać 1 do przerzutników. Ponieważ poziomem aktywnym (powodujący wpis) dla tych przerzutników jest poziom niski, to użyjemy bramkę NAND (zamiast AND). Rys. 3. Asynchroniczny licznik modulo 10 zbudowany z przerzutników.

4. Drugi licznik Proszę wybrać jeden, dowolny z trzech niżej podanych układów i zrealizować na nim licznik modulo 10. 4.1. Układ 74HCT161 Jest to scalony, synchroniczny licznik modulo 16 z możliwością synchronicznego załadowania stanu licznika (nie będziemy z tej opcji korzystać). Licznik zlicza zbocza narastające. Zerowanie licznika jest asynchroniczne. Aby licznik liczył w górę, należy podać: - poziom wysoki na wejście PE -> zablokowanie ładowania licznika; - poziom wysoki na wejścia CET i CEP -> zezwolenie na działanie licznika; - sygnał zegarowy na wejście CP; - sprzężenie zwrotne na wejście resetujące MR (zerowanie powoduje poziom niski); - wejścia D 0 D 3 niepodpięte (służą do załadowania licznika); - wyjście TC niepodpięte (informacja o przepełnieniu się licznika). Rys. 4. Wewnętrzny schemat blokowy układu 74HCT161. 4.2. Układ 74HCT193 Jest to scalony, synchroniczny licznik modulo 16 z możliwością asynchronicznego załadowania stanu licznika (nie będziemy z tej opcji korzystać). Licznik ma dwa, niezależne wejścia zegarowe. Jedno służy do zwiększania stanu licznika, drugie z kolei pozwala zmniejszyć stan licznika. Licznik zmienia stan gdy na jednym wejściu zegarowym ma poziom wysoki a na drugim pojawia się zbocze narastające. Zerowanie licznika jest asynchroniczne. Aby licznik liczył w górę, należy podać: - poziom wysoki na wejście PL -> zablokowanie ładowania licznika; - poziom wysoki na wejście CPD (sygnał zegarowy do zliczania w dół); - sygnał zegarowy na wejście CPU; - sprzężenie zwrotne na wejście resetujące MR (zerowanie powoduje poziom wysoki);

- wejścia D 0 D 3 niepodpięte (służą do załadowania licznika); - wyjście TCU oraz TCD niepodpięte (informacja o przepełnieniu się licznika). Rys. 5. Wewnętrzny schemat blokowy układu 74HCT193. 4.3. Układ 74HC390 Jest to scalony, podwójny, synchroniczny licznik czterobitowy. Każdy z dwóch liczników jest podzielony na dwie sekcje sekcję modulo 2 oraz sekcję modulo 5. Wykorzystując jeden licznik (połowę układu scalonego) można zbudować licznik modulo 2, 5 lub 10. Wykorzystując cały układ scalony (dwa liczniki) można zbudować licznik modulo 4, 20, 25, 50 lub 100. Wystarczy odpowiednio kaskadować poszczególne sekcje. Sekcje licznika zmieniają stan przy zboczu opadającym na swoim wejściu zegarowym. Zerowanie sekcji jest asynchroniczne. Aby licznik liczył modulo 10, należy podać: - sygnał zegarowy na wejście ncp 0 ; - spiąć ncp 1 z nq 0 (kaskada dwóch sekcji); - poziom wysoki na wejście nmr (ten licznik nie potrzebuje zewnętrznego sprzężenia zwrotnego).