Projekt z UCYF Specyfikacja II (realizacja projektu w CAD) Temat: Sprzętowa realizacja gry Arkanoid

Podobne dokumenty
Projekt z UCYF Dokumentacja końcowa. Temat: Sprzętowa realizacja gry Arkanoid

PROJEKT UCYF. Specyfikacja wstępna. 1. Informacje o grze: TEMAT: Sprzętowa realizacja gry Arkanoid przy pomocy języka opisu sprzętu VHDL.

Układy Cyfrowe. Symulacje komputerowe Realizacja prototypu projektu z wykorzystaniem systemu CAD. Projekt: Realizacja:

Układy Cyfrowe. Specyfikacja wstępna Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu.

Technika mikroprocesorowa. Konsola do gier

Mateusz Żyliński Tadeusz Włodarkiewicz. WireWorld. Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu

T2210HD/T2210HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika

Implementacja algorytmu szyfrującego

T2200HD/T2200HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

T201W/T201WA Szerokoekranowy monitor LCD 20 Podręcznik użytkownika

Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

My niżej podpisani... działając w imieniu i na rzecz... w odpowiedzi na ogłoszenie o przetargu nieograniczonym na :

Programowalne układy logiczne

MIKROKONTROLERY I MIKROPROCESORY

Podstawy grafiki komputerowej

PRUS. projekt dokumentacja końcowa

Sygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników.

GRAFIKA I ROZPOZNAWANIE OBRAZÓW

Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH,

Mikrokontrolery wytyczne do projektów

Specyfika projektowania Mariusz Rawski

WPROWADZENIE Mikrosterownik mikrokontrolery

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

ROZDZIAŁ 1 Instrukcja obsługi Grand Video Console

Podstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Obsługa graficznych wyświetlaczy TFT z chipsetem FSA506 Kurs Obsługa graficznych wyświetlaczy TFT z chipsetem FSA506

Procesor. Pamięć RAM. Dysk twardy. Karta grafiki

USB DVB-T STICK. Instrucja obsługi. Watch & record Digital TV programs on Your PC! MT4152

Ćwiczenie 01 - Strona nr 1 ĆWICZENIE 01

IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7

Scenariusz zajęć. Moduł V. Projekt Gra zręcznościowa odbijanie piłeczki

Pierwsze kroki z FPGA (9)

Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx

Monitory Opracował: Andrzej Nowak

Pomysłowe diody LED RGB

Załącznik Nr 2 do SIWZ. Sprzęt komputerowy i peryferyjny

Karta TV PVR-TV 883 SPIS TREŚCI. Ver 2.0

GRAFIKA RASTROWA. WYKŁAD 1 Wprowadzenie do grafiki rastrowej. Jacek Wiślicki Katedra Informatyki Stosowanej

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA.

MIKROKONTROLERY ARM DOKUMENTACJA WSTĘPNA PROJEKTU GRA PONG

Ćwiczenia z systemu operacyjnego WINDOWS

Przykładowy schemat podłączenia sterownika (wersja z pilotem podczerwieni) opcjonalna listwa bezpiecznikowa. obwody odbiorcze z listwami RGB

WYŚWIETLACZE GRAFICZNE I TEKSTOWE 7 KOLOROWE

Zmiana rozdzielczości ekranu

Szkolenia specjalistyczne

0. OpenGL ma układ współrzędnych taki, że oś y jest skierowana (względem monitora) a) w dół b) w górę c) w lewo d) w prawo e) w kierunku do

Język opisu sprzętu VHDL

Karta TV PVR-TV 713X

Systemy na Chipie. Robert Czerwiński

Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall

KURTYNA LED 31 LIGHT - budowa i zastosowanie

PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO

Karty graficzne możemy podzielić na:

interfejs szeregowy wyświetlaczy do systemów PLC

Pong to dwuwymiarowy symulator tenisa sportowego. Gracz, poruszając prostokątem symulującym paletkę, stara się zdobyć punkt poprzez posłanie piłki

Systemy Czasu Rzeczywistego FPGA

Projektowanie Systemów Wbudowanych

Systemy uruchomieniowe

Systemy wbudowane. Uniwersytet Łódzki Wydział Fizyki i Informatyki Stosowanej. Witold Kozłowski

Ochrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych

WASM AppInventor Lab 3. Rysowanie i animacja po kanwie PODSTAWY PRACY Z KANWAMI

Gniazdo D-Sub. Istnieją takŝe monitory podłączane do gniazda cyfrowego, gdzie sygnał do monitora przesyłany jest w postaci cyfrowej przez gniazdo DVI.

Podstawy programowania, Poniedziałek , 8-10 Projekt, część 1

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

Pierwsze kroki z FPGA (9)

Karta charakterystyki online. Ranger-E40434 Ranger SYSTEMY WIZYJNE 3D

Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik

Projektowanie Scalonych Systemów Wbudowanych VERILOG

Instrukcja obsługi Głowica Ruchoma LED 15W

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

4. Karta modułu Slave

2. Architektura mikrokontrolerów PIC16F8x... 13

Class B Radio Frequency. Statement Warning:

EXTENDER VGA, transmisja VGA po skrętce, max zasięg 300 m, TRVGA-300-P

1 Zakres dostawy. Podręcznik instalacji. Monitor LCD z funkcją zarządzania kolorami. Ważne

MODYFIKACJA TREŚCI SIWZ

Wyłącznik czasowy GAO EMT757

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.

Spis treści. Projekt współfinansowany ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego

Podręcznik instalacji

FINCH PONG. Realizator: Partner: Patronat:

Podstawy Informatyki. Michał Pazdanowski

1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych

Artur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM

Sprawdzian test egzaminacyjny 2 GRUPA I

Elektronika i techniki mikroprocesorowe

Plan wykładu. 1. Budowa monitora CRT 2. Zasada działania monitora CRT 3. Maski 4. Wady i zalety monitorów CRT 5. Testowanie monitora

My niżej podpisani... działając w imieniu i na rzecz... w odpowiedzi na ogłoszenie o przetargu nieograniczonym na :

Karta sieciowa, 10/100/1000Mbit Dopuszcza się możliwość stosowania kart sieciowych zintegrowanych z płyta główną 8. Nagrywarka DVD+-RW DL SATA

PAMIĘĆ OPERACYJNA...107

SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701.

Systemy Czasu Rzeczywistego FPGA

Zał nr 4 do ZW. Dla grupy kursów zaznaczyć kurs końcowy. Liczba punktów ECTS charakterze praktycznym (P)

Podstawy Elektroniki dla Informatyki. Pętla fazowa

Systemy Czasu Rzeczywistego FPGA

Transkrypt:

Studenci: Tomasz Biały, Grzegorz Chmielewski, Michał Stasiuk, Prowadzący: dr inż. Paweł Tomaszewicz Projekt z UCYF Specyfikacja II (realizacja projektu w CAD) Temat: Sprzętowa realizacja gry Arkanoid 1. Informacje ogólne, stan gry na II etap projektu: Gra składa się z następujących modułów: 1. Nadrzędny moduł kontrolera VGA 2. Moduł kontrolera paletki 3. Moduł kontrolera ruchu piłeczki 4. Pamięci ROM dla paletki i piłeczki 5. Pomocniczy moduł dzielnika zegara. 6. Pakiet stałych i komponentów 2. Moduł kontrolera VGA: v ga reset clk_f ster[1..0] hsy nc v sy nc rgb[2..0] inst Reset reset modułu Clk_f zegar systemowy Ster[1..0] - sterowanie Hsync impuls synchronizacji poziomej Vsync impuls synchronizacji pionowej Rgb[2..0] - sygnały kolorów przekazyane do VGA Moduł kontrolera VGA wyświetla na ekranie monitora plansze z obramowaniem, piłeczkę, paletkę, punkty, nr planszy oraz liczbę życ. W projekcie wybrano rozdzielczość obrazu 640x480. Częstotliwośc odświerzania: 60 Hz. 1/6

Jednostka taktowana jest zegarem oscylatora kwarcowego równym 25.175 MHz. Do napisania tego modułu wykorzystaliśmy sterownik VGA opisany w [1] na str. 163 oraz korzystaliśmy ze strony internetowej [6]. Illustration 1: Symulacja sterownika VGA 3. Moduł obsługi paletki modul_paletki clock_pal reset ster[1..0] restart ster_pom[1..0] rusz ruszaj przesuniecie[31..0] inst2 Clock_pal zegar paletki (zdzielnikowany zegar systemowy) Reset reset modułu Ster[1..0] sygnały sterujące Restart sygnał restartu ster_pom[1..0] pomocniczy sygnał sterowania Rusz sygnał pozwalający piłce poruszac się leżąc na paletce (sytuacja na początku gry lub po restarcie) Ruszaj sygnał zwalniający piłkę z paletki Przesunięcie współrzędna położenia (pozioma) lewego krańca paletki 2/6

Illustration 2: Symulacja działania modułu paletki 4. Moduł obsługi piłeczki modul_pileczki clock_pil reset rusz ruszaj ster_pom[1..0] przesuniecie[31..0] restart wart_poz[31..0] wart_pion[31..0] f laga kierunek_pion kierunek_poz inst1 Clock_pil zegar piłeczki (zdzielnikowany zegar systemowy) Reset reset modułu Rusz - sygnał pozwalający piłce poruszac się leżąc na paletce (sytuacja na początku gry lub po restarcie) Ruszaj - sygnał zwalniający piłkę z paletki Restart sygnał restartu wart_poz[31..0] współrzędna pozioma piłki wart_pion[31..0] współrzędna pionowa piłki Flaga sygnał mówiący o tym czy dany klocek został zbity, czy nie; w dalszej wersji wykorzystany zostanie RAM do przechowywania informacji o stanie całej planszy. 3/6

ster_pom[1..0] sygnał pomocniczy sterowania kierunek_pion zwrot wektora poruszania się piłki w pionie (0 dół, 1 - góra) Przesunięcie współrzędna położenia (pozioma) lewego krańca paletki kierunek_poz zwrot wektora poruszania się piłki w poziomie (1 lewo, 0 - prawo) Illustration 3: Symulacja modułu piłeczki Illustration 4: Symulacja modułu piłeczki c.d 5. Moduł dzielnika zegara dzielnik Param eter Value Type g 2 Signed Integer h 3 Signed Integer clock setup wy nik inst3 4/6

Clock zegar systemowy Setup sygnał startowy Wynik zegar po zdzielnikowaniu Dzielnik zegara wykorzystywany jest do zmniejszenia zegara systemowego odpowiednio do potrzeb taktowania poruszania się piłki (50 000 razy mniejszy = 503,5 Hz) lub paletki (30 000 razy mniejszy = 839,2 Hz).. 6. Moduł ROM piłki rom_pilka wy sokosc[3..0] data[0..29] inst4 Wysokość - wysokość piłki Data opis każdego piksela w linii (każdy piksel opisują 3 bity) Pamięć ROM piłki służy do nadania piłce okrągłych kształtów. Przechowuje ona sekwencje bitów odpowiadające konkretnym kolorom w rejestrze kolorów. 7. Moduł ROM paletki rom_paletka wy sokosc[4..0] data[0..299] inst5 Wyokość wysokość paletki Data - opis każdego piksela w linii (każdy piksel opisują 3 bity) Pamięć ROM paletki służy do wymodelowania kształtów paletki. Przechowuje ona sekwencje bitów odpowiadające konkretnym kolorom w rejestrze kolorów. 5/6

8. Podsumowanie W obecnej wersji projektu udało nam się uruchomić wszystkie opisane moduły, a więc moduł kontrolera VGA, moduł obsługi paletki, piłeczki, wykorzystując przy tym pomocnicze moduły dzielnika zegara oraz pamięci ROM dla paletki i piłeczki. W obecnej wersji projekt wygląda następująco: wyświetlana jest plansza gry wraz z paletką (z możliwością poruszania nią), po ekranie, po zwolnieniu z paletki, porusza się piłeczka, która ma możliwość zbicia jednego klocka. 9. Bibliografia [1] Projektowanie układów cyfrowych z wykorzystaniem języka VHDL Zwoliński Mark [2] Układy FPGA w przykładach Sterownik monitora VGA s.163 Majewski, Zbysiński [3] Synteza układów cyfrowych Łuba Tadeusz [4] VHDL język opisu i projektowania układów cyfrowych Włodzimierz Wrona [5] Rapid Prototyping of Digital Systems James O. Hamblen, Michael D. Furman [6] http://www.tinyvga.com/vga-timing/640x480@60hz 6/6