Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne

Podobne dokumenty
Wstęp do Techniki Cyfrowej... Teoria automatów

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

Asynchroniczne statyczne układy sekwencyjne

LICZNIKI PODZIAŁ I PARAMETRY

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji

Podstawy Automatyki. Wykład 13 - Wprowadzenie do układów sekwencyjnych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające

Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

Wykład nr 3 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Układy sekwencyjne. 1. Czas trwania: 6h

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Układy sekwencyjne przerzutniki 2/18. Przerzutnikiem nazywamy elementarny układ sekwencyjny, wyposaŝony w n wejść informacyjnych (x 1.

Układy kombinacyjne - przypomnienie

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść,

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

dwójkę liczącą Licznikiem Podział liczników:

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015

Cyfrowe układy scalone c.d. funkcje

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

LEKCJA. TEMAT: Funktory logiczne.

PRZERZUTNIKI: 1. Należą do grupy bloków sekwencyjnych, 2. podstawowe układy pamiętające

Proste układy sekwencyjne

Podstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak

Automat skończony FSM Finite State Machine

Architektura komputerów Wykład 2

UKŁADY SEKWENCYJNE Opracował: Andrzej Nowak

Układy sekwencyjne - wiadomości podstawowe - wykład 4

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

Sławomir Kulesza. Projektowanie automatów asynchronicznych

1. Poznanie właściwości i zasady działania rejestrów przesuwnych. 2. Poznanie właściwości i zasady działania liczników pierścieniowych.

Podstawy Informatyki Elementarne podzespoły komputera

Literatura. adów w cyfrowych. Projektowanie układ. Technika cyfrowa. Technika cyfrowa. Bramki logiczne i przerzutniki.

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

Statyczne badanie przerzutników - ćwiczenie 3

Układy asynchroniczne

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Ćw. 9 Przerzutniki. 1. Cel ćwiczenia. 2. Wymagane informacje. 3. Wprowadzenie teoretyczne PODSTAWY ELEKTRONIKI MSIB

f we DZIELNIKI I PODZIELNIKI CZĘSTOTLIWOŚCI Dzielnik częstotliwości: układ dający impuls na wyjściu co P impulsów na wejściu

Automat Moore a. Teoria układów logicznych

Układy logiczne układy cyfrowe

Krótkie przypomnienie

Synteza strukturalna automatów Moore'a i Mealy

Podstawy Techniki Cyfrowej Liczniki scalone

Podstawy elektroniki cz. 2 Wykład 2

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Spis treści. Przedmowa Wykaz oznaczeń Wstęp Układy kombinacyjne... 18

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie

Układy asynchroniczne

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Technika cyfrowa Synteza układów kombinacyjnych (I)

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

LABORATORIUM PODSTAWY ELEKTRONIKI REJESTRY

Układy logiczne układy cyfrowe

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

Technika cyfrowa Synteza układów kombinacyjnych

Ćw. 7: Układy sekwencyjne

Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym.

2.1. Metoda minimalizacji Quine a-mccluskey a dla funkcji niezupełnych.

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy

Sławomir Kulesza. Projektowanie automatów synchronicznych

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Projektowanie Scalonych Systemów Wbudowanych VERILOG

UKŁADY MIKROPROGRAMOWALNE

Podział układów cyfrowych. rkijanka

UKŁADY CYFROWE. Układ kombinacyjny

Podstawy Techniki Cyfrowej Teoria automatów

LICZNIKI Liczniki scalone serii 749x

LABORATORIUM ELEKTRONIKI. Jakub Kaźmierczak. 2.1 Sekwencyjne układy pamiętające

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Układy sekwencyjne. 1. Czas trwania: 6h

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

Teoria układów logicznych

Podstawowe układy cyfrowe

Minimalizacja automatów niezupełnych.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014

CYFROWE UKŁADY SCALONE STOSOWANE W AUTOMATYCE

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

WYKŁAD 8 Przerzutniki. Przerzutniki są inną niż bramki klasą urządzeń elektroniki cyfrowej. Są najprostszymi układami pamięciowymi.

Zapoznanie się z podstawowymi strukturami liczników asynchronicznych szeregowych modulo N, zliczających w przód i w tył oraz zasadą ich działania.

ćwiczenie 203 Temat: Układy sekwencyjne 1. Cel ćwiczenia

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1

Synteza strukturalna automatu Moore'a i Mealy

1. SYNTEZA UKŁADÓW SEKWENCYJNYCH

Ćwiczenie 6. Przerzutniki bistabilne (Flip-Flop) Cel

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Asynchroniczne statyczne układy sekwencyjne

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Sekwencyjne bloki funkcjonalne

Automatyzacja i robotyzacja procesów produkcyjnych

Transkrypt:

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne

Alfabety i litery Układ logiczny opisywany jest przez wektory, których wartości reprezentowane są przez ciągi kombinacji zerojedynkowych. Zwiększenie stopnia abstrakcji modelu przez przypisanie nazw występującym wartościom wektorów; nazwy te są niezależne od konkretnych reprezentacji. Zbiór nazw nazywamy alfabetem, nazwy literami. Pojęcie alfabetu podstawa definicji charakterystycznych dla teorii automatów, której wariantem szczegółowym jest teoria układów logicznych.

Automaty i ich stany Automaty pracują w dyskretnej skali czasowej zmiany liter odbywają się w ściśle określonych chwilach czasowych. Podając na wejście automatu określoną sekwencję liter, w pewnej (n-tej) chwili otrzymamy określoną literę wyjściową:..., x n-3, x n-2, x n-1, x n y n Nieskończenie wiele sekwencji liter wejściowych nawet dla skończonych liczności alfabetów wejściowych

Automaty i ich stany c.d. Sekwencje liter wejściowych tworzą historie automatu, reprezentowane przez jego stany wewnętrzne. Skończony alfabet wewnętrzny reprezentuje skończoną liczbę wszystkich możliwych historii danego automatu. Automat skończony alfabety charakteryzujące wejście, wyjście oraz stan wewnętrzny zawiera ograniczoną liczbę liter.

Automat Mealy ego Uporządkowana piątka: A = < X, S, Y, δ, λ >, gdzie: X = {x 0, x 1,..., x m-1 } alfabet wejściowy, S = {s 0, s 1,..., s l-1 } alfabet wewnętrzny (zbiór stanów), Y = {y 0, y 1,..., y n-1 } alfabet wyjściowy, δ:<x k, s k > s k+1 funkcja przejść λ:<x k, s k > y k funkcja wyjść Zakłada się ponadto, że dla funkcji przejść < x k, s k > D δ X S oraz analogicznie dla funkcji wyjść < x k, s k > D λ X S

Definiowanie automatu Mealy ego Definicja analityczna podanie alfabetów wejściowego, wewnętrznego, wyjściowego, funkcji przejść oraz wyjść a b c a b c Tablica przejść-wyjść Graf automatu q r q s - - z r r - s z y - s - r - y z -

Automat Moore a Uporządkowana piątka: A = < X, S, Y, δ, λ >, gdzie: X = {x 0, x 1,..., x m-1 } alfabet wejściowy, S = {s 0, s 1,..., s l-1 } alfabet wewnętrzny (zbiór stanów), Y = {y 0, y 1,..., y n-1 } alfabet wyjściowy, δ:<x k, s k > s k+1 funkcja przejść λ:<s k > y k funkcja wyjść

Definiowanie automatu Moore a Definicja analityczna analogicznie Tablica przejść-wyjść tylko jedna kolumna wartości wyjściowych Graf automatu zmieniona konwencja a b c p q r p y q q r q z r r q p y

Użyteczne definicje (1) Słowo wejściowe automatu A dowolna sekwencja liter alfabetu wejściowego. Jeżeli w wyniku pobudzenia automatu w stanie s słowem x końcowa litera wyjściowa jest określona, to słowo to nazywa się odpowiednim dla stanu s (x s). Dla automatu Moore a nieokreśloność stanu pociąga za sobą nieokreśloność litery wyjściowej.

Użyteczne definicje (2) Automat A 1 = < X, S 1, Y, δ 1, λ 1 > w stanie s 1 pokrywa automat A 2 = < X, S 2, Y, δ 2, λ 2 > w stanie s 2 (zapis s 1 s 2 ), jeśli każde słowo odpowiednie dla s 2 jest odpowiednie dla s 1 i dla każdego takiego słowa końcowe litery wyjściowe obu automatów są są sobie równe: λ 2 (x, s 2 ) = λ 1 (x, s 1 ) Automat A 1 = < X, S 1, Y, δ 1, λ 1 > pokrywa automat A 2 = < X, S 2, Y, δ 2, λ 2 > (zapis A 1 A 2 ), jeśli dla każdego stanu s 2 automatu A 2 istnieje przynajmniej jeden stan s 1 automaty A 1 taki, że s 1 s 2 A 1 A 2 Automat A 1 zawiera w sobie niejako funkcję automatu A 2 2 s S 2 s S 1 1 s 1 s 2

Użyteczne definicje (3) Automat A 1 = < X, S 1, Y, δ 1, λ 1 > w stanie s 1 jest nieodróżnialny od automatu A 2 = < X, S 2, Y, δ 2, λ 2 > w stanie s 2 (zapis s 1 s 2 ), jeśli każde słowo odpowiednie dla s 2 jest odpowiednie dla s 1 i odwrotnie, przy czym końcowe litery wyjściowe obu automatów są sobie równe. Graniczny (symetryczny) przypadek pokrywania. Automat A 1 = < X, S 1, Y, δ 1, λ 1 > jest nieodróżnialny od automatu A 2 = < X, S 2, Y, δ 2, λ 2 > (zapis A 1 A 2 ), jeżeli automaty te wzajemnie się pokrywają.

Użyteczne definicje (4) Automat A R = < X, S R, Y, δ Ρ, λ Ρ > jest zredukowanym dla automatu A = < X, S, Y, δ, λ > jeżeli automat A R pokrywa automat A i jednocześnie liczba stanów automatu zredukowanego nie jest większa od liczby stanów automatu A. Dla danego automatu może istnieć wiele automatów zredukowanych, bądź może ich nie być wcale. Każdy automat jest zredukowanym dla samego siebie. W zbiorze automatów zredukowanych znajduje się przynajmniej jeden o najmniejszej możliwej liczbie stanów wewnętrznych.

Relacja niesprzeczności stanów Relacja niesprzeczności stanów automatu A = < X, S, Y, δ, λ > zbiór wszystkich takich par jego stanów <s 1, s 2 >, dla których słowo odpowiednie dla jednego ze stanów, jeśli jest również odpowiednie dla drugiego, generuje z tych stanów jednakowe litery końcowe: R ~ ={<s 1, s 2 > S: x s 1 x s 2 λ(x, s 2 ) = λ(x, s 1 )}. Stany niesprzeczne oznacza się s 1 s 2. Dualnie definiuje się relację sprzeczności stanów ma ona mniejsze znaczenie i jest rzadziej używana.

Zbiory stanów niesprzecznych Zbiorem stanów niesprzecznych Q nazywa się zbiór, którego dowolne dwa elementy tworzą parę stanów niesprzecznych. Maksymalnym zbiorem stanów niesprzecznych Q max jest zbiór, do którego dodanie jednego elementu powoduje utratę właściwości niesprzeczności stanów. Zbiór wszystkich dla danego elementu maksymalnych zbiorów stanów niesprzecznych nazywa się rodziną maksymalnych zbiorów stanów niesprzecznych i oznacza {Q max }. Pojęcie to odgrywa kluczową role w procesie poszukiwania automatu minimalnego automatu zredukowanego o najmniejszej możliwej liczbie stanów.

Relacja nieodróżnialności stanów Relacja nieodróżnialności R stanów automatu A = <X, S, Y, δ, λ> jest zbiór wszystkich takich par jego stanów <s 1, s 2 >, dla których słowo odpowiednie dla jednego z nich jest jednocześnie odpowiednim dla drugiego i odwrotnie, a wygenerowane z tych stanów litery końcowe są jednakowe: Para stanów nieodróżnialnych różni się co najwyżej oznaczeniem.

Zbiory stanów nieodróżnialnych Zbiorem stanów nieodróżnialnych B nazywa się zbiór, którego dowolne dwa elementy tworzą parę stanów nieodróżnialnych. Maksymalnym zbiorem stanów nieodróżnialnych B max jest zbiór, do którego dodanie jednego elementu powoduje utratę właściwości nieodróżnialności stanów. Zbiór wszystkich dla danego elementu maksymalnych zbiorów stanów nieodróżnialnych nazywa się rodziną maksymalnych zbiorów stanów nieodróżnialnych i oznacza {B max }. Pojęcie to jest istotne w procesie poszukiwania automatu minimalnego dla automatu pierwotnego o dużej liczbie stanów.

Zamkniętość rodziny zbiorów stanów niesprzecznych Dla określonej litery wejściowej, stany następne wyznaczone dla wszystkich stanów dowolnego zbioru maksymalnego, są zawsze podzbiorem któregoś ze zbiorów maksymalnych stanów niesprzecznych tworzących tę rodzinę. Zbiory rodziny {Q max } nie muszą być rozłączne; może się zatem zdarzyć, że stany następne są jednocześnie podzbiorami kilku różnych zbiorów maksymalnych

Automaty ilorazowe Automaty ilorazowe budowane są na rodzinach zbiorów stanów niesprzecznych. Najczęściej buduje się je na rodzinie {Q max }, rzadziej na {B max }. Automat ilorazowy automatu pierwotnego A zbudowany dla rodziny {T j } oznacza się A/{T j }. Automatem minimalnym jest automat ilorazowy dla maksymalnie zredukowanej rodziny {Q max }. Redukcja musi zachować pełne pokrycie stanów automatu pierwotnego i warunek zamkniętości. Rodzinę taką oznacza się {P j }. Minimalizacja liczby stanów zachowuje klasę typu automatów. Relacje pokrywania, niesprzeczności i nieodróżnialności nie mogą zachodzić między automatami dwóch różnych typów.

Podobieństwo automatów Automaty: Moore a A 1 = < X, S 1, Y, δ 1, λ 1 > w stanie s 1 i Mealy ego A 2 = < X, S 2, Y, δ 2, λ 2 > w stanie s 2 nazywa się podobnymi (zapis s 1 s 2 ), jeśli każde słowo odpowiednie dla s 2 jest odpowiednie dla s 1 i odwrotnie, przy czym końcowe litery wyjściowe obu automatów są sobie równe. Automaty Moore a A 1 i Mealy ego A 2 nazywa się podobnymi (zapis A 1 A 2 ), jeżeli dla każdego stanu s 1 automatu A 1 istnieje przynajmniej jeden stan s 2 automatu A 2 taki, że w tych stanach automaty są podobne oraz dla każdego stanu s 2 automatu A 2 istnieje przynajmniej jeden stan s 1 automatu A 1 taki, że w tych stanach automaty są podobne.

Automat Mealy ego podobny do automatu Moore a Dla automatu Moore a A 1 = < X, S 1, Y, δ 1, λ 1 > można znaleźć automat podobny Mealy ego A 2 = < X, S 2, Y, δ 2, λ 2 >, jeżeli dla każdej litery wejściowej automatu Mealy ego A 2 będzie spełniona zależność: λ 2 (x,s) = λ 1 [δ(x,s)] Przykład: a b 1 2 3 y 2 4 5 z 3 1 2-4 3 4 z 5 5 1 y a b a b 1 2 3 z - 2 4 5 z y 3 1 2 y z 4 3 4 - z 5 5 1 y y

Automat Moore a podobny do Mealy ego Dla każdej pary <stan następny, litera wyjściowa> automatu Mealy ego A 1 = < X, S 1, Y, δ 1, λ 1 > wprowadzamy nazwę stanu wewnętrznego automaty Moore a A 2 =<X, S 2, Y, δ 2, λ 2 >, co oznaczmy symbolem: s 2i = δ 1 (x,s 1j ) / λ 1 (x,s 1j ), przy czym λ 1 (s 2i ) = λ 1 (x,s 1j ). Zbiór tych nazw tworzy alfabet wewnętrzny S 2 automatu A 2. Korzystając z wierszy automatu Mealy ego podobny automat Moore a tworzymy w następujący sposób: - wybieramy wiersz odpowiadający stanowi następnemu z daną nazwą stanu wewnętrznego automatu Moore a, - dla tego wiersza stany następne określamy według tablicy Mealy ego, stosując nazwy stanów automatu Moore a poprzednio wyznaczone. Na koniec minimalizujemy i porządkujemy otrzymany automat.

Przykład a b a b 1 4 3 y z 2 2 1 z y 3 2 3 z z 4 4 1 y y a b 1 4/y A 3/z B 2 2/z C 1/y D 3 2/z C 3/z B 4 4/y A 1/y D a b A A D y B C B z C C D z D A B y

Synchroniczne układy sekwencyjne X Schemat ogólny Y Układ kombinacyjny S Z Pamięć Zegar

Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych wyznaczanych zegarem Blok kombinacyjny opisany zestawem funkcji boolowskich Blok pamięci złożony przerzutników synchronicznych elementarne pamięciowe układy logiczne - dwustanowe automaty Moore a o literach wyjściowych 0 i 1 (zwykle). zmiana stanu przerzutnika tylko w takt impulsów zegarowych, uwarunkowana wartościami na wejściu czas przebywania w jednym z dwóch stanów jest dowolnie długi

Przerzutnik RS RS Q 00 01 10 a a b a 0 b b b a 1 Tablica charakterystyczna

Synchroniczny przerzutnik RS z bramkami NOR Q t Q t+1 R S 0 0 X 0 Bramki AND przekazują sygnały z wejść na wejście przerzutnika tylko, gdy sygnał zegarowy ma wartość 1. 0 1 0 1 1 0 1 0 1 1 0 X Tablica wzbudzeń Skrócona tablica charakterystyczna

Inne realizacje bramkowe synchronicznego przerzutnika RS Impuls zegarowy musi mieć postać krótkiego zera.

Przerzutnik D D Q 0 1 0 0 1 0 1 0 1 1

Przerzutnik D c.d.

Przerzutnik JK JK Q 00 01 10 11 a a a b b 0 b b a b a 1

Przerzutnik JK c.d. J K Q t+1 0 0 Q t 0 1 0 1 0 1 Wymagany krótki czas impulsu zegarowego (krótszy niż czas propagacji). Schemat poglądowy. 1 1 ~Q t

Przerzutnik T T Q 0 1 a a b 0 b b a 1

Przerzutnik T c.d. Q t T Q t+1 0 0 0 0 1 1 1 0 1 T Q t+1 0 Q t 1 ~Q t 1 1 0

Wyzwalanie na zboczach zegara przerzutnik JK czas trwania impulsu zegarowego musi być krótszy od czasu propagacji z wejścia na wyjście zagrożenie pracy niestabilnej (J=K=1) aktywowanie wyjścia opadającym zboczem sygnału zegarowego rozwiązuje problem po impulsie zmiany na wejściach nie mają wpływu na wyjście czas trwania zbocza znacząco krótszy od czasu propagacji sygnału przez bramkę

Układ Master-Slave dwa przerzutniki synchronizowane odpowiednio prostym i zanegowanym sygnałem zegara dla CK=1 odcięte wejścia Slave dla CK-0 wyjścia Mastera przekazywane na Slave najczęściej stosowany dla JK, możliwy dla innych

Impulsowe różniczkowanie zboczy wykorzystanie opóźnień wnoszonych przez bramki sygnał z ~F może być podany na wejście zegarowe dowolnego przerzutnika impuls wyzwalający na narastającym zboczu CK człon dla potrzeb analizy, rzeczywiste opóźnienia wynikają z czasu propagacji przez bramki

Przerzutnik D wyzwalany narastającym zboczem zegara

Projektowanie synchronicznych układów sekwencyjnych Wejścia układu kombinacyjnego Stany następne Wyjścia układu kombinacyjnego X, S t S t+1 Z Y............ Tablica wzbudzeń układu synchronicznego

Przykład projektowy J y y 1 2 = = = x 1 x 1 x x, K 1 2 x + + 2 = A x 2 x 1 A x, x, 2 2

Liczniki Układy sekwencyjne typu Moore a, zmieniające stan po każdym impulsie zegarowym

Przykład dekada licząca Licznik o 10 stanach wewnętrznych (0...9). Użyto przerzutników JK, litery wyjściowe utożsamiono ze stanami. Brak zewnętrznych zmiennych wejściowych. Ja = DBC, Jb = Kb = CD Ka = D Jc = ~(AD), Jd = Kd = 1 Kc = D

Dekada licząca c.d. Licznik o 10 stanach wewnętrznych (0...9). Użyto przerzutników JK, litery wyjściowe utożsamiono ze stanami. Brak zewnętrznych zmiennych wejściowych. A t B t C t D t A t+1 B t+1 C t+1 D t+1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0

Licznik podzielnik liczby impulsów zegarowych przez 8 (ripple carry counter) Niekonwencjonalne wykorzystanie wejść zegarowych Licznik asynchroniczny zmiany na wyjściach wynikają z propagacji sygnałów.

Licznik asynchroniczny mod 8 c.d.

Rejestry Zbiory przerzutników służące do przechowywania informacji. Długością rejestru jest liczba użytych przerzutników. Wprowadzanie informacji: równoległe szeregowe z przesuwaniem w prawo z przesuwaniem w lewo rejestry szeregowo-równoległe Kaskada prostych komórek pamięciowych z warunkowym sterowaniem wejść

Elementarna komórka pamięci Dy i = R I + R i L I + L i P x i R sygnał warunku przesuwania w prawo L sygnał warunku przesuwania w lewo P sygnał warunku wpisywania równoległego I Ri wejście szeregowego przesuwania w prawo I Li wejście szeregowego przesuwania w lewo x i wejście wpisywania równoległego

4-bitowy rejestr szeregowo-równoległy 0 1 1 0 1 0 2 1 1 2 1 3 1 2 3 2 1 3 x P I L y R y x P y L y R y x P y L y R y x P y L I R y L t t t t t t t t t R t + + = + + = + + = + + = + + + + Wejścia sterujące L, R, P nie mogą jednocześnie przyjąć wartości 1. W praktyce wykorzystuje się dwa sygnały a, b: L=a ~b, R= ~a b, P= a b a=b=0 blokuje wejścia zegarowe rejestru.

4-bitowy rejestr jako licznik pierścieniowy

Liczniki pseudopierścieniowe 2 grafy 8-stanowe, brak stanów zabronionych 15 stanów wewnętrznych, niedozwolone 0000