Utrata stanu nadprzewodzącego i system aktywnej ochrony LHC Andrzej Skoczeń, AT-MEL-PM, AGH-UST WFiIS KEJ 1
Ochrona LHC LHC przez wiele nadchodzacych lat będzie najważniejszym urządzeniem badawczym dla światowej społeczności fizyków częstek elementarnych. Zapewnienie bezpiecznej i bezawaryjnej eksplotacji urządzenia, które będzie gromadziło największą na świecie ilośći energii, zarówno w polu magnetycznym jak i w wiązkach protonowych będzie wielkim wyzwaniem. Wymaga to nowego podejścia do ochrony tego urządzenia. W przypadku wystąpienia jakiejkolwiek awarii naprawy byłyby długotrwałe i kosztowne. Maszyna może nawet ulec zniszczeniu w takim stopniu, że jej naprawa stanie się niemożliwa lub nieopłacalna. CERN poraz pierwszy spotyka się z sytuacją tak ścisłego powiązania pracy akceletatora z jego ochroną. 2
System ochrony LHC Trochę fizyki Systemy detekcji przejścia rezystywnego w LHC Stan zaawansowania prac 3
Utrata stanu nadprzewodzącego Powierzchnia krytyczna dla NbTi Utrata nadprzewodnictwa może nastąpić na skutek takiej zmiany parametrów: J gęstość prądu B zewnętrzne pole magnetyczne T tempertaura, która prowadzi do przesunięcia punktu pracy ponad powierzchnię krytyczną. Najczęściej mamy do czynienia z sytuacją J = const 4
Prosty obraz zjawiska Obszar rezystancyjny powstaje gdzies w zwojach cewki jako punktowy - właśnie to jest zasadniczym problemem! Obszar ten rozrasta się poprzez mechanizm przewodzenia ciepła Zgromadzona w magnesie energia ½ LI 2 jest rozpraszana jako ciepło Największa gęstość energii cieplnej jest tam gdzie proces się rozpoczął! Napięcia wewnątrz cewki są dużo większe niż napięcia końcówkowe Obliczenie szybkości propagacji quenchu wymaga rozwiąznia równania bilansu ciepła: przewodzenie x k A T x hp chłodzenie generacja T ( T T bath ) + GA = γ C A T ( x, t ) = t Oznaczenia: P obwód schłodzonego włókna nadprzewodzącego A powierzcnia przekroju k przewodność cieplna h współczynnik przekazywania ciepła C ciepło właściwe, g - gęstość? 5
Kriogeniczna stabilność Czy każdy nadprzewodzący obwód quenchuje? Nadprzewodnik jest kriogenicznie stabilny jeżeli moc chłodzenia jest większa niż rezystancyjna generacja ciepła. Określa się to za pomocą współczynnika Stekly a: α St = cieplo Joulea chlodzenie powierzchniowe = A Cu 2 ρcui hp( T T c bath ) Jeśli α St < 1 to nadprzewodnik jest krio-stabilny i quench sie nie pojawi. Jest to przypadek wielkich solenoidów w eksperymentach, tomografii w medycynie i toroidów przechowujących energię magnetyczną Do nawinęcia cewki dla akceleratora nie można zastosować kabla krio-stabilnego. Dla zastosowań akceleratorowych zawsze mamy α St >> 1 Osiągnięcie krio-stbilności wymagałoby kabla o stosunku miedzi do nadprzedowdnika wiekszego od 10 co dałoby cewki bardzo wielkie i drogie. W LHC stosunek ten wynosi 1,65 i 1,95 co oznacza, że przy prądzie nominalnym krio-stabilność jest nieosiągalna. W akcelereatorze HERA α St =22,3. Oznaczenia: T bath tempertura otoczenia helowego T C temperatura krytyczna utraty nadprzewodnictwa A Cu powierzcnia miedzianej części przekroju kabla h współczynnik przekazywania ciepła P obwód schłodzonego nadprzewodnika 6
System ochrony LHC Zadania i ograniczenia Strategie Zabezpieczenie głównych magnesów LHC Cyfrowe systemy bezpieczeństwa Akwizycja danych i nadzór urzadzeń za pomocą polowej sieci komputerowej WordFip Montaż systemu w LHC Urządzenia do testowania 7
Zadania i ograniczenia Ochrona nadprzewodzących elementów LHC Główne magnesy dipolowe i kwadrupolowe Główne nadprzewodzące magistrale 13 ka Wysokotemperaturowe nadprzewodzące doprowadzenia prądu HTS Magnesy i magistrale obszarów wstawień Magnesy korekcyjne i nadprzewodzące magistrale zasilające Sterowniki akwizycji i monitorowania dla nadzoru wszystkich urządzeń (także systemów ekstarkcji energii) Ograniczenia Wysoka niezawodność i dostępność Wielka skala systemu -170 ton elektroniki Ograniczenie dostępu Poziom promieniowana w tunelu LHC i innych podziemnych obszarach 8
Strategie Główne magnesy dipolowe i kwadrupolowe DQLPU typy B i Q Analogowe detektory quenchu DQQDL Zasilacze grzejników quenchujących DQHDS Główne nadprzewodzące magistrale DQGPU typu D Cyfrowe detektory quenchu DQQDB Doprowadzenia prądu na nadprzewodnikach wysokotemperaturowych HTS Indywidualna ochrona za pomocą systemu cyfrowego DQQDC Magnesy i magistrale obszarów wstawień DQGPU typu B i C Globalne zabezpieczenie magnesów i magistral za pomocą cyfrowych detektorów quenchu DQQDI zasilaczy grzejników quenchujących DQHDS Magnesy korekcyjne i nadprzewodzące magistrale zasilające DQGPU typu A Globalne zabezpieczenie magnesów i magistral za pomocą cyfrowych detektorów quenchu 9
Ochrona głównych magnesów LHC DYPB i DYPQ DYPB składa się z: DQLPU typ B Cztery DQHDS Moduł połączeń i podłączenia do magnesu DYPQ składa się z: DQLPU typ Q Dwa DQHDS Moduł połączeń i podłączenia do magnesu 10
Ochrona głównych magnesów LHC Local Protection Unit DQLPU Analogowy układ mostkowy ze wzmacniaczem pomiarowym Sprzętowy schemat z nadmiarowym detektorem: (2 out of 2) (2 out of 2) Wytrzymałość na promieniowanie Brak elementów wymagających strojenia określony próg detekcji wynoszący U TH = 100mV Interfejs galwanicznie izolowany obwód detektor na potencjale magnesu Płyta wyposażona jest we własny system akwizycji danych Niska cena (2500 płyt w LHC) Local Protection Unit DQLPU typ B składa się z: Dwie płyty analogowego detektora quenchu DQQDL Płyta komunkacji DQAMC Zasilacz Local Protection Unit DQLPU typ Q składa się z: Cztery płyty analogowego detektora quenchu DQQDL Płyta komunkacji DQAMC Dwa zasilacze Dyskryminator Time discriminator czasu Analogowy detection system detekcji System On-board akwizycji data acquisition danych system Galvanically isolated Galwanicznie izolowany interface to interlocks and intefejs supervision do systemu nadzoru i blokowania Mostek Wheatstone Wheastone a bridge 11
Architektura DQQDL 13kA DQQDL - A Wzmacniacze pomiarowe + - 10V + - AND MB DQQDL - B + - Wzmacniacze pomiarowe + - + - Komparatory Architektura (2 out of 2) (2 out of 2) + - 10V + - + - Komparatory AND 12
Ochrona głównych magnesów LHC Quench Heater Discharge Supply DQHDS Aktywne zabezpieczenie magnesów za pomocą grzejników quenchujących: Zasada działania opiera się na rozładowaniu baterii kondensatorów wyzwolonym za pomocą dwóch tyrystorów 4 zasilacze na dipol MB i 2 na kwadrupol sieciowy MQ Około 6200 sztuk w LHC Zintegrowane wraz z elektroniką wykrywającą quench w jedno urządzenie zabezpieczające, instalowane w tunelu pod głównymi magnesami. Power supply 2x500V Quenchdetector (DQQDL) Trigger 1kΩ 1MΩ 1kΩ 63mA 3 x 4.7mF/500V 3 x 4.7mF/500V DQAMC 1/100 U charge Charge detector Konstrukcja rozwinieta w ramach szerokiego programu badawczego obejmującego zagadnienia starzenia kondensatorów elektrolitycznych, wytrzymałości radiacyjnej tyrystorów i wrazliwość na pola elektromagnetyczne. charged y/n DQAMC 100A 1.8kV 100A 6Ω 6Ω Heater Heater 13
Grzałki quenchujące magnesy Aby uniknąć przegrzania kabli nadprzewodzącyvh w magnesach głównych zainstalowano grzejniki w obszarze wysokiego HF i niskiego LF pola magnetycznego. Po wykryciu quenchu kondensator C h =7 mf naładowany do napięcia 900V jest rozładowywany poprzez stalowe paski rezystancyjne aby rozprowadzić wzdłuż cewki energię zgromadzoną w punkcie inicjacji quenchu. Przy prądzie 11,8kA quench powinien propagować z prędkością 15-20 m/s Grzejnik jest stalową taśmą o szerokości 15 mm i grubości 0,025 mm, częściowo pokrytą miedzią i wklejoną pomiędzy dwie warstwy poliamidowej izolacji o grubości 0,075 mm. Dwa paski są połączone w szereg czyli długość jednego grzejnika wynosi 30 m. Grzejniki quenchujące 14
Cyfrowy system ochrony Global Protection Unit DQGPU Szybki system zbudowany w oparciu o procesor sygnałowy DSP, zabezpieczający magnesy korekcyjne i regionów wstawień oraz ich magistrale zasilajace System wysokiej dokładności z niskim progiem detekcji (U TH = 3 mv) dla doprowadzeń prądu HTS Obydwa systemy zintegrowane w tzw. Global Protection Unit zapewniającym: Równoczesną i niezależną ochronę czterech obwodów nadprzewodzących Zdalne zarządzanie i nadzorowanie układu Wyzwalanie zasilaczy grzejników quenchujących Type A Global Protection Unit typu A dla 4 obwodów magnesów korekcyjnych. Układ współpracuje z czujnikami Halla dla prądu 600 A. 15
Architektura DQQDG Sygnały wejściowe: Prąd w doprowadzeniu prądu HTS mierzony za pomocą czujnika Halla Napięcie różnicowe na zimnych końcach HTS Uprzednio zmierzona indukcyjność obwodu jest przechwywana w pamięci detektora DSP oblicza: U res = U diff L di dt Power Permit Controller LAN Magnet T=1.9K Current Leads Current Sensor PC Analog Input & ADC & Isolation Signal Processor Driver QUENCH STATUS Embedded PC supervising a group of detectors 16
Ochrona magistrali nadprzewodzących prądu 13 ka Cyfrowy system zabezpieczenia głównych magistral 13 ka (obwody RB, RQF i RQD) Grupa voltomierzy cyfrowych dostepnych poprzez magistralę WordFip Rozmieszczone wzdłuż całego sektora maszyny Dedykowana sieć WordFip pracująca w czasie rzeczywistym wraz z nadzorującym komputerem Komputer zbiera dane z woltomierzy i oblicza część rezystancyjną różnicowego spadku napięcia na nadprzewodzącym obwodzie (U TH = 1 V) System zapewnia niewrażliwość na napięcia indukcyjne powstające w czasie podnoszenia prądu GPU typu D 17
Nadzór elektroniki QPS i akwizycja danych System akwizycji oparty na sieci polowej WorldFip: Nadzoruje elektronikę QPS i układy EE Jest synchronizowany do czasu akceleratora Łatwo adaptowalny do różnych zadań: Modułowa budowa sprzętu i oprogramowania Możliwe jest do 8 ośmiu wejść analogowych i do 80 cyfrowych kanałów I/O Interfejsy do kart detektorowychtypu SPI lub I2C Około 2100 kart w LHC: Do 60 urządzeń na jeden segment WorldFip-a Do 120 na jedną bramę 18
Karty detektorowe i sieciowe DQQDB DQQDC DQQDG DQQDI DQQDL DQQDT Detektory quenchu Busbar Current Leads Global Insertion Magnets Local Inner Triplet mikrokontroler ADμC834 ADC-ΣΔ 24 bitowy; MicroFip; FielDrive mikrokontroler ADμC834 ADC-ΣΔ 24 bitowy; interface I2C ADC 14-bitowe, 200 tysięcy próbek na sekundę (KSPS); procesor sygnałowy TMS329C6211; interface I2C Sprzęt taki sam jak dla DQQDG Układ mostka pomiarowego ze wzmacniaczem pomiarowym; dykryminator czasu; mikrokontroler ADμC831 ADC 12 bitowy; pamięć buforowa; interface SPI Sprzęt taki sam jak dla DQQDG DQAMC DQAMG DQAMS Sterowniki akwizycji i nadzoru Main Magnets mikrokontroler ADμC831; MicroFip; FielDrive; SPI Global Protection mikrokontroler ADμC831; MicroFip; FielDrive; I2C Energy Extraction mikrokontroler ADμC831; MicroFip; FielDrive; I2C 19
Mikrokontroler ADμC831 Standardowy mikrokontroler 8052 Wyposażony w wejścia/wyjścia analogowe: Ośmio-kanałowy 12-bitowy przetwornik analogowo-cyfrowy ADC (247kSPS ) Dwa 12-bitowe przetworniki cyfrowo-analogowe DAC Trzy rodzaje wewnętrznej pamięci: Reprogramowalna pamięć programu 62 kb Flash Pamięć danych 4 kb odczyt/zapis Non-Volatile Flash 2 kb SRAM i dodatkowe 256 B w rdzeniu procesora 8052 Monitoring Temperatury Interfejsy szeregowe SPI i I2C 20
Mikrokontroler ADμC834 Standardowy mikrokontroler 8052 Wyposażony w wejścia/wyjścia analogowe: Dwu-kanałowy 24-bitowy różnicowy przetwornik analogowo-cyfrowy ADC Trzy-kanałowy 16-bitowy przetwornik analogowo-cyfrowy ADC 12-bitowy przetworniki cyfrowo-analogowy DAC Trzy rodzaje wewnętrznej pamięci: Reprogramowalna pamięć programu 62 kb Flash Pamięć danych 4 kb odczyt/zapis Non-Volatile Flash 2 kb SRAM i dodatkowe 256 B w rdzeniu procesora 8052 Monitoring Temperatury Interfejsy szeregowe SPI i I2C 21
Procesor sygnałowy TMS320C6211 Instrukcje 32-biotwe w architekturze VLIW Very Long Instruction Word VelociTI Osiem niezależnych jednostek funkcjonalnych: sześć 32-bitowych jednostek artmetyczno-logicznych ALU dwa 16-bitowe multiplikatory o 32-bitowym wyniku Trzydzieści dwa rejestry 32-bitowe Proces technologiczny CMOS 0.18-μm/5-poziomów metali 1333 MIPS (milionów instrukcji na sekundę) przy użyciu zegara 167 MHz, 6 ns czas trwania cyklu instrukcji 22
Nadzór elektroniki QPS i EE Urządzenia dla każdego z 8 sektorów LHC: 4 bramy DQGTW czyli komputery PC z systememm LynxOs zapewniające przepływ danych i sygnałów z sieci WordFip do sieci Ethernet 6 segmentów sieci WordFip z możliowścia obsługi do 60 klientów 201/205 sterowników DQAMC dla lokalnych detektorów analogowych ~29 sterowników DQAMS dla systemów ekstrakcji energii ~30 sterowników DQAMG dla globalnych detektorów cyfrowych 23
Oprogramowanie QPS Expert PM Browser Andres Program testowy DYPB i DYPQ My Program testowy DYPG FESA - Front-End Software Architecture Urządzenia QPS i EE 24
Montaż w LHC 90 standardowych racków z elektroniką DYPG w podziemnych obszarach i alkowach LHC 1670 specjalne racki DYPB i DYPQ zabezpieczające w tunelu LHC ~ 2000 kabli z sygnałami sterującymi 40 segmentów WordFip-a w tunelu LHC i 15 w sąsiadujacych obszarach podziemnych Zasilanie z UPS (10 minut) dla wszystkich urządzeń Sprzętowe blokady (interlocks) pętle prądowe Jedna pętla na każdy obwód składający się z przemiennika częstotliowści PC, PIC i QPS. 25
Testy DYPB(Q) na powierzchni Stanowisko testowe gotowych urzadzeń QPS Końcowy test i weryfikacja urzadzeń QPS przed ich instalacją w tunelu test izolacji, blokad (interlocks), progów, zdalnego nadzoru Ostateczne programowanie urządzeń (firmware download) nazw, adresów, lokalizacji, ustawień Test pracuje obecnie z prędkością około 30 racków tygodniowo Wkrótce na tej samej hali powstanie stanowsko testów DYPG 26
Testy DYPG na powierzchni Architektura planowanego stanowiska testowego dla detektorów gloablnych PC - Linux DQGPU NI Card Interlock DV CS DQQDG NI Card Ethernet 8: 1 start/stop 7 signals ADμC Generator sygnałowy DQGTW 8 2A Multiplexer Różnicowy WorldFip DV CS DQQDG DQQDC DQQDC DQAMG 27
Testy podziemią Obecnie z każdym dniem przybywa urządzeń QPS pod ziemią. Dlatego potrzebne jest na codzień prowadzenie zdalnego testu sprawności instalowanych detektorów quenchu. Służy do tego oprogramowanie przygotowane przez nas. W przyszłości będziemy wykonywać liczne i niebezpieczne testy w tunelu. Część detektorów globalnych (GPU typu D) może być testowana tylko na dole. Będziemy też musieli wywoływać próbne quenche. Slide courtesy F. Rodriguez Mateos 28
Konkluzja Obyśmy nigdy nie oglądali takich dziurawych cewek! 29
Stan zaawansowania prac +-----------------------------------------------------------------------+ QPS Installation Status 23.03.2006 13:37 +-----------------------------------------------------------------------+ Number of Active Devices on Gateway: cfc-sr1-dl1de: 70 - AMC type cfc-sr4-dt4fa: 17 - AMS type cfc-sr7-dr7bc: 0 cfc-sr8-dl8de: 0 cfc-sr8-dr8bc: 71 - AMC type cfc-sr8-dt8fa: 16 - AMS type Number of tested DYPB: 425 Number of tested DYPQ: 134 30