multiplekser/demultiplekser

Podobne dokumenty
Dzielnik T A [ o C] t PHL [ns] t PLH U DD [V] I CC. f max [MHz] Rys. obud. Prod Programowalny licznik/dzielnik przez n. Udd.

Przerzutnik JK Dwa przerzutnik JK 7476 z wejœciami PR i CLR f max [MHz] t PLH. T A [ o C] Rys. obud. t PHL [ns] I CC. Prod.

Przerzutnik D T A [ o C] f max [MHz] I CC. t PHL [ns] t PLH. Prod. PR1 Q1 CK1 CLR1 PR2 Q2 CK2 CLR2 Q H Q L CLR L H X X

Podstawy elektroniki cz. 2 Wykład 2

Kombinacyjne bloki funkcjonalne

LABORATORIUM ELEKTRONIKI I TEORII OBWODÓW

Katalog skrócony układów logicznych CMOS serii 4000

Cyfrowe układy scalone c.d. funkcje

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

Ćw. 7: Układy sekwencyjne

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Ćwiczenie 27C. Techniki mikroprocesorowe Badania laboratoryjne wybranych układów synchronicznych

Instrukcja obsługi elektronicznego licznika typu 524. Model 524. Licznik sumujący i wskaźnik pozycji typu Opis. 1. Opis

Programowalne układy logiczne

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

4. UKŁADY FUNKCJONALNE TECHNIKI CYFROWEJ

Systemy Wbudowane. Arduino - rozszerzanie. Podłączanie wyświetlacza LCD. Podłączanie wyświetlacza LCD. Podłączanie wyświetlacza LCD

Plan wykładu. Architektura systemów komputerowych. Cezary Bolek

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Cyfrowe układy kombinacyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Automatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Cyfrowe Elementy Automatyki. Bramki logiczne, przerzutniki, liczniki, sterowanie wyświetlaczem

3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8

Projektowanie i badanie liczników synchronicznych i asynchronicznych

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

UKŁADY CYFROWE. Układ kombinacyjny

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

LICZNIKI. Liczniki asynchroniczne.

Opis układów wykorzystanych w aplikacji

dwójkę liczącą Licznikiem Podział liczników:

WSTĘP DO ELEKTRONIKI

Proste układy sekwencyjne

Badanie właściwości multipleksera analogowego

POLITECHNIKA POZNAŃSKA

10. KLUCZE DWUKIERUNKOWE, MULTIPLEKSERY I DEMULTIPLEKSERY CMOS

CYFROWE BLOKI FUNKCJONALNE

Politechnika Białostocka

Cyfrowe układy sekwencyjne. 5 grudnia 2013 Wojciech Kucewicz 2

LEKCJA. TEMAT: Funktory logiczne.

Podstawowe układy cyfrowe

Technika Mikroprocesorowa

U 2 B 1 C 1 =10nF. C 2 =10nF

Instrukcja pomocnicza TELMATIK do licznika / timera H8DA

Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Układy logiczne układy cyfrowe

Przerzutniki. Układy logiczne sekwencyjne odpowiedź zależy od stanu układu przed pobudzeniem

3.2. PODSTAWOWE WIADOMOŚCI TEORETYCZNE

SML3 październik

Funkcja Boolowska a kombinacyjny blok funkcjonalny

Przetworniki analogowo - cyfrowe CELE ĆWICZEŃ PODSTAWY TEORETYCZNE Zasada pracy przetwornika A/C

6. SYNTEZA UKŁADÓW SEKWENCYJNYCH

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania.

ECHO CYFROWE Krzysztof Górski

400_74194x2 Moduł rejestrów przesuwnych

Układy kombinacyjne. cz.2

Sterownik nagrzewnic elektrycznych HE module

AWZ516 v.2.1. PC1 Moduł przekaźnika czasowego.

Elementy cyfrowe i układy logiczne

Parametry układów cyfrowych

Przykładowe pytania DSP 1

Państwowa Wyższa Szkoła Zawodowa

Temat 5. Podstawowe bloki funkcjonalne

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

Mikrokontrolery AVR techniczne aspekty programowania

Instrukcja UKŁADY ELEKTRONICZNE 2 (TZ1A )

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu

Państwowa Wyższa Szkoła Zawodowa

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Instrukcja obsługi Elektroniczny licznik nastawny Typ 904

Technika Cyfrowa 2 wykład 4: FPGA odsłona druga technologie i rodziny układów logicznych

Instrukcja do ćwiczenia laboratoryjnego

Temat: Scalone przerzutniki monostabilne

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

W przypadku spostrzeżenia błędu proszę o przesłanie informacji na adres

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

4. Dane techniczne 4.1. Pomiar częstotliwości Zakres pomiaru Czas pomiaru/otwarcia bramki/

Licznik sumujący. Licznik sumujący x48 mm

Enkoder magnetyczny AS5040.

Porty wejścia/wyjścia w układach mikroprocesorowych i w mikrokontrolerach

Układy cyfrowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć:

Instrukcja licznika 907

A B. 12. Uprość funkcję F(abc) = (a + a'b + c + c')a

Programowany układ czasowy APSC

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Kombinacyjne bloki funkcjonalne - wykład 3

Ćwiczenie MMLogic 002 Układy sekwencyjne cz. 2

Od Autora. Krzysztof Górski Elbląg 2011

Statyczne badanie przerzutników - ćwiczenie 3

C-2. Przerzutniki JK-MS w technologii TTL i ich zastosowania

Przykładowe zadanie praktyczne

Układy TTL i CMOS. Trochę logiki

Transkrypt:

Analogowy multiplekser/demultiplekser 744067 16-kanałowy analogowy 744067 multiplekser/demultiplekser 744067 E/Q 1 K7 2 K6 3 K5 4 K4 5 K3 6 K2 7 K1 8 K0 9 A B 11 GND 12 24 VCC 23 K8 22 K9 21 K 20 K11 19 K12 18 K13 17 K14 16 K INH 14 C 13 D 11 14 13 D C B A INH E/Q=Kn n= X X X X H - L L L L L 0 L L L H L 1.................. H H H L L 14 H H H H L 1 0 3 GB MDX 16X 0 0 1 2 3 4 5 6 7 8 9 11 12 13 14 9 8 7 6 5 4 3 2 23 22 21 20 19 18 17 16 Prod. T A [ o C] I CC [A] t PHL t PLH f max [MHz] Rys. obud. HC(T) 74HC4067N Phi -40,+85 <8µ 26 26 dil-24a 74HC4067D Phi -40,+85 <8µ 26 26 smd-24b 74HC4067DB Phi -40,+85 <8µ 26 26 smd-24c 74HC4067PW Phi -40,+85 <8µ 26 26 smd-24d 74HCT4067N Phi -40,+85 <8µ 32 32 dil-24a 74HCT4067D Phi -40,+85 <8µ 32 32 smd-24b 74HCT4067DB Phi -40,+85 <8µ 32 32 smd-24c 74HCT4067PW Phi -40,+85 <8µ 32 32 smd-24d LV 74LV4067N Phi -40,+125 <40µ 5 5 200 dil-24a 74LV4067D Phi -40,+125 <40µ 5 5 200 smd-24b 74LV4067DB Phi -40,+125 <40µ 5 5 200 smd-24c 74LV4067PW Phi -40,+125 <40µ 5 5 200 smd-24d

4097 Prod. T A [ o C] U DD [V] I CC [A] t PHL t PLH f max [MHz] Rys. obud. CD4097BE Rca -55,+125 5 40n 375 375 - dil-24b 40n 135 135 20 40n 95 95 - CD4097BF Rca -55,+125 5 40n 375 375 - dil-24e 40n 135 135 20 40n 95 95 - HCC4097BF Sgs -55,+125 5 40n 375 375 - dil-24d 40n 135 135 20 40n 95 95 - HCF4097BEY Sgs -40,+85 5 40n 375 375 - dil-24a 40n 135 135 20 40n 95 95 - HCF4097BM1 Sgs -40,+85 5 40n 375 375 - smd-24b 40n 135 135 20 40n 95 95 - Podwójny 8-kanałowy multiplekser/ demultiplekser X 1 X7 2 X6 3 X5 4 X4 5 X3 6 X2 7 X1 8 X0 9 A B 11 12 X Y Select 24 Udd 23 Y0 22 Y1 21 Y2 20 Y3 19 Y4 18 Y5 17 Y 16 Y6 Y7 14 C 13 INH 4097 C B A INH Kana³ X X X H - L L L L X0, Y0 L L H L X1, Y1 L H L L X2, Y2 L H H L X3, Y3 H L L L X4, Y4 H L H L X5, Y5 H H L L X6, Y6 H H H L X7, Y7 Multiplekser/demultiplekser 4097

4519 Prod. T A [ o C] U DD [V] I CC [A] t PHL t PLH f max [MHz] Rys. obud. HCC4519BF Sgs -55,+125 5 dil-16e HCF4519BEY Sgs -40,+85 5 dil-16b HCF4519BM1 Sgs -40,+85 5 smd-16a HCF4519BC1 Sgs -40,+85 5 chip-20a HEF4519BP Phi -40,+85 5 20µ 95 80 dil-16b 40µ 40 40 80µ 30 30 HEF4519BD Phi -40,+85 5 20µ 95 80 dil-16e 40µ 40 40 80µ 30 30 HEF4519BT Phi -40,+85 5 20µ 95 80 smd-16a 40µ 40 40 80µ 30 30 MC14519BD Mot -55,+125 5 5n 250 250 smd-16a n 1 1 n 90 90 MC14519BL Mot -55,+125 5 5n 250 250 dil-16e n 1 1 n 90 90 MC14519BP Mot -55,+125 5 5n 250 250 dil-16b n 1 1 n 90 90 4-bitowy selektor AND/OR, cztery 2-wej. multipleksery Y3 X2 Y2 X1 Y1 X0 Y0 1 2 3 4 5 6 7 8 Wejœcia 16 14 13 12 11 9 Udd X3 B Z3 Z2 Z1 Z0 A B Xn Yn Zn L L X X L L H X L L L H X H H H L L X L H L H X H H H L L H H H L H L H H H L L H H H H H A 4519 Wyjœcie Selektor AND/OR, multiplekser 4519

4539 Prod. T A [ o C] U DD [V] I CC [A] t PHL t PLH f max [MHz] Rys. obud. HEF4539BP Phi -40,+85 5 20µ 120 120 dil-16b 40µ 45 50 80µ 30 35 HEF4539BD Phi -40,+85 5 20µ 120 120 dil-16e 40µ 45 50 80µ 30 35 HEF4539BT Phi -40,+85 5 20µ 120 120 smd-16a 40µ 45 50 80µ 30 35 MC14539BD Mot -55,+125 5 5n 2 2 smd-16a n 90 90 n 70 70 MC14539BL Mot -55,+125 5 5n 2 2 dil-16e n 90 90 n 70 70 MC14539BP Mot -55,+125 5 5n 2 2 dil-16b n 90 90 n 70 70 Podwójny 4-kanałowy multiplekser 4539 ST B X3 X2 X1 X0 Z 1 2 3 4 5 6 7 8 16 14 13 12 11 9 Udd ST A Y3 Y2 Y1 Y0 W ST B A X0 X1 X2 X3 Z H X X X X X X L L L L L X X X L L L L H X X X H L L H X L X X L L L H X H X X H L H L X X L X L L H L X X H X H L H H X X X L L L H H X X X H H Multiplekser 4539

40257 Prod. T A [ o C] U DD [V] I CC [A] t PHL t PLH f max [MHz] Rys. obud. CD40257BE Rca -55,+125 5 20n 0 0 dil-16b 20n 70 70 20n 50 50 CD40257BF Rca -55,+125 5 20n 0 0 dil-16e 20n 70 70 20n 50 50 HCC40257BF Sgs -55,+125 5 20n 0 0 dil-16e 20n 70 70 20n 50 50 HCF40257BEY Sgs -40,+85 5 20n 0 0 dil-16b 20n 70 70 20n 50 50 HCF40257BM1 Sgs -40,+85 5 20n 0 0 smd-16a 20n 70 70 20n 50 50 HCF40257BC1 Sgs -40,+85 5 20n 0 0 chip-20a 20n 70 70 20n 50 50 Podczwórny multiplekser z 2 na 1 linię SEL A1 B1 A1 A2 B2 Q2 1 2 3 4 5 6 7 8 Wejœcia 16 14 13 12 11 9 Udd EN A4 B4 Q4 A3 B3 Q3 EN SEL A B Q H X X X Z L L L X L L L H X H L H X L L L H X H H 40257 Wyjœcie Multiplekser 40257

Skróty użyte na rysunkach wyprowadzeń układów CMOS serii 4000 A, B, C - wejścia układów; A - bit najmłodszy a, b, c - wyjścia wyświetlaczy A0, A1 - wejścia adresujące BI - wejście wygaszające B out C CE C in CL C out CP D E EN FE FQ - wyjście z przeniesieniem - wejście sterujące - sygnał wybierania (Chip Enable) - wejście sygnału przeniesienia - zerowanie, kasowanie - wyjście sygnału przeniesienia - wejście impulsu zegarowego - wejście/wyjście danych - wejście - wejście wybierania (Enable) ukł. z wyj. trójstan. - wejście wybierania (Enable) - wejście wybierania (Enable) ukł. kaskadowych J, J1,.. - wejście J przerzutników K, K1,.. - wejście K przerzutników LT - wejście kontrolne dekoderów wyświetlaczy MEM - pamięć MR - zerowanie MUX - multiplekser Q - wyjścia Q0, Q1.- wyjścia danych z dekoderów dziesiętnych QA,QB.- wyjścia danych R - wejścia zerowania R0 - wejścia zerowania (reset) - ustawia zero R9 - wejścia zerowania (reset) - ustawia dziewiątkę RBI - wejścia sygnału wygaszania migotania wyświetlaczy 7-segmentowych RBQ - wejścia sygnału wygaszania migotania dla układów kaskadowych RD - wejścia sygnału zezwolenia na czytanie (Read Enable) S - wejścia ustawiania Strobe - wejścia sygnału wyzwalajacego (strobującego) T - wejścia sygnału zegarowego U dd V/R W/R - napięcie zasilania - wejścia przełączania: liczenie w przód/liczenie wstecz - wejścia przełączania: zapis/odczyt

Skróty użyte w tabelach pod rysunkami H - wysoki stan logiczny (HIGH = 1) L - niski stan logiczny (LOW = 0) X - stan logiczny nieokreślony Z - stan logiczny wysokiej impedancji - zbocze narastające - zbocze opadające - impuls o wysokim poziomie logicznym - impuls o niskim poziomie logicznym n x - ciąg impulsów o wysokim poziomie logicznym Q=L - wyjście o niskim poziomie - - brak zmiany / brak funkcji count - odliczanie co 1 shift - przesuwanie co 1? - stan/ funkcja nie znana reset - zerowanie preset - nastawianie Q n - stan wyjścia po czasie t n Skróty użyte w tabelach z wykazami Prod. - producent układu: Hit - Hitachi Mot - Motorola Nsc - National Semiconductor Phi - Philips Rca - Harris Sgs - Thomson Tix - Texas Instruments Tos - Toshiba T A I CC t PHL t PLH f max - zakres temperatur pracy - typowy średni pobór prądu - czas propagacji dla zmiany stanu z H na L - czas propagacji dla zmiany stanu z L na H - maksymalna częstotliwość pracy Rys. obud. - rysunek obudowy Q n+1 - stan wyjścia po czasie t n+1 - czas poprzedzający impuls zegarowy t n t n+1 - czas po impulsie zegarowym

5.0 5.0 3.3 3.3 5.0 5.0 3.3 3.3 5.0 5.0 3.3 3.3 5.0 3.3 7.0 Obudowy: dil-8, dil-14, dil-16 i dil-18 dil-8a dil-14a dil-16b dil-18a.0 20.0 20.0 22.5 dil-14d 20.0 7.0 7.0 1.0 dil-16e 20.0 7.0 7.0 dil-18d 23 7.0 7.0 1.0

5.0 3.3 7.0 5.0 3.3 7.8 dil-20a Obudowy: dil-20 i dil-24 dil-24a dil-24b 27.6 32.0 32.0 dil-20e dil-24d dil-24e 32.0 25.1 4.5 14.0 5.5 13.2 3.3 3.3 32.0 4.5 5.5 3.3 3.3 7.0 7.0 1.0

4.5 3.3 4.5 3.3 14.0 14.0 5.5 3.3 13.2 Obudowy: dil-28 i dil-40 dil-28a dil-40a 37 52 dil-28d 37.0

2.55 2.0.4 7.8 1.75 1.6 2.05 2.0 1.75 1.6 5.8 3.9 7.8 5.5 5.8 3.9 1.0 0.9 1.0 0.9 6.5 4.4 6.5 4.4 Obudowy: smd-14 i smd-16 smd-14a smd-14b smd-16a smd-16b 8.6 7.62 smd-14d 0.65 0.3 5.0.2 7.62 9.9 8.89 smd-16d 0.65 0.3 5.0.3 8.89 smd-16f.2 2.4 7.5 1.9 5.5 3.9 4.55 8.89

2.65 2.5 2.65 2.5 2.55 2.55 2.4 2.4.4 7.5.4 7.5.4 7.5 7.8 5.5 1.0 0.9 6.5 4.4 smd-20b Obudowy: smd-20, smd-24 i smd-28 smd-24a smd-24b smd-28b 12.4 14.9 1.27 0.4 14.9 18.1 11.43 13.97 13.97 16.51 smd-24d 0.65 0.3 7.8 7.

9.0 8.0 6.4 8.0 Obudowy: flat-16 i chip-20 0.85 1.70 flat-16a.87 8.89 1.2 0.7 chip-20a 1.27 1.20 5.08 4 5 6 7 8 3 2 1 20 19 18 17 16 14 9 11 12 13 9.0.0 4.30 0.4 1.27