Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi
Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura maszyny W 2 Wprowadzenie Praca układu w trybie kradzieży cykli procesora Realizacja operacji odczytu 3 CACHE - pamięć podręczna Mechanizm CACHE
Wymiana informacji Plan wykładu Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura maszyny W Aby móc pobierać i wyprowadzać dane na Urządzenie Zewnętrzne, Jednostka Centralna zostaje uzupełniona obwodami wymiany. Podstawowe problemy: wymiana informacji elementarnej, wymiana bloków informacji. W przypadku przesyłów blokowych najczęściej stosuje się układ (Direct Memory Access).
Idea Plan wykładu Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura maszyny W Direct Memory Access, (z ang. bezpośredni dostęp do pamięci) technika, w której inne układy np. kontroler dysku twardego, mogą korzystać z pamięci operacyjnej, pomijając przy tym procesor. Wymaga niewielkiej współpracy ze strony procesora: zaprogramowanie kontrolera do wykonania odpowiedniego transferu danych, zwolnienie magistrali systemowej. odciąża procesor od sterowania transmisją każdego słowa. Procesor może wtedy zająć się innymi działaniami, wykonując kod programu pobrany uprzednio z pamięci RAM do pamięci podręcznej.
Układ Zasady pracy maszyny W Wymiana informacji Idea Zasady pracy maszyny W Architektura maszyny W Aby przesłać blok danych trzeba określić: początek (należy wprowadzić odpowiedni adres do rejestru DA), długość (należy wprowadzić liczbę słów do rejestru DL), kierunek transmisji przerzutnik DKT = 0, zapis do PaO, przerzutnik DKT = 1, odczyt z PaO. Układ pracuje, gdy (DL) > 0. Z każdym przesłanym słowem następuje: dekrementacja DL, inkrementacja DA.
Układ Architektura maszyny W Wymiana informacji Idea Zasady pracy maszyny W Architektura maszyny W
Układ Wprowadzenie Praca układu w trybie kradzieży cykli procesora Realizacja operacji odczytu Blokowy wszystkie dane przesyłane są na raz procesor nie ma dostępu do magistrali transmisja jest najszybsza Z wykradaniem taktów transmisja poszarpana procesor panuje nad magistralą Zgodnie z zapotrzebowaniem ustalane na początku maksymalne bloki danych liczba i czas przesyłu ustalane są na bieżąco
Układ Wprowadzenie Praca układu w trybie kradzieży cykli procesora Realizacja operacji odczytu Praca układu w trybie kradzieży cykli procesora
Układ Realizacja operacji odczytu Wprowadzenie Praca układu w trybie kradzieży cykli procesora Realizacja operacji odczytu Współpraca procesora z kanałem podczas odczytu (DKT=1) Po wea, o ile korzystamy z, następna faza trwa 2 razy dłużej!
Układ CACHE - pamięć podręczna CACHE - pamięć podręczna Mechanizm CACHE Idealna pamięć operacyjna powinna być bardzo dużą i szybka. Zwiększenie szybkości PaO przy zachowaniu jej pojemności może nastąpić przez zastosowanie pamięci typu CACHE - bardzo szybkiej pamięci statycznej o stosunkowo małej pojemności. Fragment PaO aktualnie używany jest kopiowany do CACHE i po ponownym odwołaniu do tych samych danych pobierane są one z pamięci CACHE, co sprawia wrażenie bardzo szybkiej PaO. Niektóre systemy CACHE próbują nawet przewidywać, które dane będą potrzebne i pobierają je do wyprzedzając żądania. Współczesny procesor ma 2 lub 3 poziomy CACHE oddzielające go od pamięci RAM.
Mechanizm CACHE Plan wykładu Układ CACHE - pamięć podręczna Mechanizm CACHE CACHE można traktować jako mechanizm, w którym ostatnio pobierane dane dostępne ze źródła o wysokiej latencji 1 i niskiej przepustowości są przechowywane w pamięci o lepszych parametrach. Dostęp do dysku jest buforowany w RAM. Dokumenty HTTP są buforowane przez pośredniki HTTP (proxy) oraz przez przeglądarki. 1 czas między wysłaniem żądania a otrzymaniem odpowiedzi