4. MATERIA NAUCZANIA Sterowanie wej ciami TTL i CMOS Materia nauczania

Transkrypt

1 4. MATERIA NAUCZANIA 4.1. Sterowanie wejciami TTL i CMOS Materia nauczania Sygna podawany na wejcie ukadów cyfrowych moe pochodzi z rónych ukadów lub urzdze. Dodatkowo sygna ten moe przechodzi przez róne ukady przeczajce lub zabezpieczajce. Do ukadów najczciej podczanych do wej ukadów cyfrowych zaliczamy: styki przeczników, przekaników, styczników itd., ukady izolacji galwanicznej, rónego rodzaju przetworniki wartoci nieelektrycznych na elektryczne podajce sygna w postaci cyfrowej, czujniki podajce na wejcie sygna analogowy, dla którego naley wyznaczy warto progow, urzdzenia archiwizujce dane. Przykadów takich ukadów mona poda znacznie wicej, do tego jeszcze dochodzi fakt e ukady te mog by w znacznej odlegoci od ukadów cyfrowych, a wic naley je czy dugimi przewodami. Pociga to za sob moliwo znieksztacania uytecznego sygnau, a wic naley na wejciach ukadów cyfrowych stosowa ukady formowania i regeneracji sygnaów. Sprzganie ukadów takich jak przeczniki, komparatory czy ukady izolacji galwanicznej z wejciami ukadów cyfrowych nie stwarza duych problemów, jeeli pamita si o podstawowych parametrach wejciowych ukadów cyfrowych. Nale do nich prdy i napicia na wejciu w stanie wysokim oraz niskim, a take czasy przeczania. Aby urzdzenie prawidowo wspópracowao z wejciem ukadu cyfrowego naley zachowa dopuszczalne wartoci tych parametrów dla danej rodziny i serii ukadów cyfrowych. Ukady formowania i regeneracji sygnaów Pomimo nadania przez ródo sygnau o waciwych parametrach, sygna ten moe ulec znieksztaceniu jeeli znajduje si w duej odlegoci od ukadu cyfrowego i jest poczony za pomoc przewodu. Zadaniem ukadów formowania i regeneracji sygnaów jest tumienie krótkotrwaych zakóce, oraz ksztatowanie przebiegów prostoktnych ze znieksztaconych przebiegów, przyjmujcych czsto ksztat przebiegu sinusoidalnego lub innego przebiegu o dugim czasie trwania zboczy (przebieg wolnozmienny). Ukady formowania i regeneracji sygnaów skadaj si z dwóch czci: ukadu cakujcego i ukadu progowego (dyskryminatora amplitudy). Ukad cakujcy najczciej zbudowany jest z elementów RC i jego zadaniem jest eliminacja sygnaów szpilkowych (sygnaów znacznie krótszych ni sygna uyteczny), pojawiajcych si jako impulsy zakócajce. Dyskryminator amplitudy natomiast nie przepuszcza sygnaów, których amplituda nie osignie odpowiednio dobranego poziomu (progu). Dziki temu, e próg przeczania z LH (Up+) jest inny ni z HL (Up-), dyskryminator filtruje zakócenia o amplitudzie mniejszej ni ten próg, oraz przeciwdziaa wzbudzaniu si ukadu cyfrowego w przypadku przebiegu wolnozmiennego. Na rysunku 1 przedstawiono ukad formowania i regeneracji sygnaów. Jako dyskryminator najczciej wykorzystywana jest bramka Schmitta posiadajca ptle histerezy. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 8

2 Natomiast na rysunku 2 znajduj si przebiegi czasowe obrazujce proces regeneracji wejciowego przebiegu. Rys. 1. Ukad formowania i regeneracji impulsów Up+ Up- Rys. 2. Przykadowe przebiegi czasowe: a) na wejciu ukadu cakujcego; b) na wyjciu ukadu cakujcego (przebieg wejciowy dyskryminatora); c) na wyjciu dyskryminatora [1,s180] Ukady wspópracy z zestykami Najprostszymi ukadami podczenia przeczników lub ogólniej zestyków, jest zastosowanie rezystora podcigajcego do napicia zasilania, lub podczonego do masy. W pierwszym przypadku (rysunku 3a.) przecznik zwiera wejcie do masy, natomiast w drugim (rysunek 3b) do zasilania. W przypadku rodziny TTL ze wzgldu na stosunkowo duy prd wypywajcy z wejcia w stanie niskim, jedynie pierwszy sposób ma sens. Stosujc ukad z rysunku 3b dla wejcia ukadu TTL naleaoby zastosowa rezystor o maej wartoci (ok. 220), aby zapewni odpowiednie napicie w stanie niskim na wejciu. Z kolei maa warto rezystancji powoduje przepyw duego prdu z zasilania po zwarciu styków przecznika co jest bardzo niekorzystne. Drugi powód który przemawia za ukadem z rysunku 3a dla wej ukadów TTL jest margines zakóce w momencie gdy styki przecznika s rozwarte (jest gorsza sytuacja pod wzgldem zakóce). Dla ukadu z rezystorem podcigajcym do zasilania, margines ten wynosi 3V, natomiast dla ukadu z rezystorem podczonym do masy tylko 0,6V. W przypadku rodziny CMOS oba sposoby podczenia s prawidowe, poniewa wejcie ukadu CMOS nie pobiera prdu, a próg przeczania jest w poowie napicia zasilania. Jednake czciej spotyka si ukad z rezystorem podcigajcym do zasilania, ze wzgldu na wygodniejszy sposób podczenia styków do masy. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 9

3 Rys. 3. Ukad z zestykiem zwiernym podczonym przez rezystor: a) do zasilania; b) do masy W przypadku styków przecznika mechanicznego mamy do czynienia ze zjawiskiem drgania zestyków. Wie si to ze zwieraniem i rozwieraniem zestyków przecznika przez okoo 1ms w momencie przeczania. Pociga to za sob pojawienie si na wejciu ukadu cyfrowego szeregu impulsów zero - jedynkowych, co w przypadku ukadów wraliwych na zmiany stanów lub zboczy sygnaów wejciowych takich jak liczniki, przerzutniki itd. ma istotne znaczenie i powoduje nieprawidowe dziaanie tych ukadów. W takich przypadkach ukady przedstawione na rysunku 3a i 3b naley wyposay dodatkowo w ukady tumice drgania zestyków. Jednym ze sposobów jest zastosowanie filtru dolnoprzepustowego RC (ukadu cakujcego) rys. 4. Takie rozwizanie pociga za sob konieczno zastosowania bramki Schmitta wyposaonej w ptle histerezy, poniewa sygna na wyjciu ukadu RC ma stosunkowo dugi czas narastania. Brak ptli histerezy powodowaby przeczanie si bramki z czstotliwoci okoo 20 MHz przy przejciu napicia sygnau wejciowego w okolicach progu przeczania. Rys. 4. Ukad z zestykiem przecznym podczonym do wejcia bramki z przerzutnikiem Schmitta poprzez filtr dolnoprzepustowy.[1] Innym rozwizaniem jest zastosowanie przerzutnika asynchronicznego /s/r rys. 5a lub rs rys. 5b. Dla obu ukadów zwarcie zestyków przecznika powoduje podanie na jedno z wej przerzutnika (ustawiajce lub zerujce) sygnau aktywnego, natomiast rozwarcie (co ma miejsce w przypadku drgania zestyków) przejcie w stan pamitania, co nie powoduje jego zmiany. Tutaj podobnie jak w poprzednich ukadach, wygodniejszy sposób podczenia przecznika do masy powoduje e czciej uywany jest ukad z rysunku 5a. Dodatkowo dla wej ukadów TTL ten rodzaj przerzutnika daje nam wikszy margines zakóce na wejciu, które nie jest poczone ze stykiem przecznika. To nie jest bez znaczenia w przypadku gdy przeczniki s znacznie oddalone od wej i s poczone przewodami. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 10

4 Rys. 5. Ukady wspópracy z zestykiem przecznym: a) z przerzutnikiem /s/r; b) z przerzutnikiem rs [1] Zamiast budowa ukad z bramek mona wykorzysta scalone przerzutniki synchroniczne z asynchronicznymi wejciami ustawiania i zerowania (np. `74). W takim przypadku naley wejcie zegarowe podczy do masy. W przypadku gdy styki przecznika s poczone dugimi przewodami z ukadami wejciowymi, wtedy zakócenia mog mie wpyw na dziaanie ukadu. Aby zwikszy odporno na zakócenia naley poczy dwa sposoby wczeniej opisane, czyli na wejcia przerzutnika doczy filtry dolnoprzepustowe a przerzutnik zbudowa w oparciu o bramki Schmitta. W niektórych rozwizaniach ukadowych wymaga si, aby zmiana pooenia styków przecznika generowaa impulsy, a nie powodowaa zmiany stanu. Przykady rozwiza takich ukadów pokazane s na rysunku 6. Rys. 6. Ukady z zestykami generujce impuls: a) o czasie trwania 300 do 500ns; b) wykorzystujcy przerzutnik monostabilny [1]. W przypadku gdy przecznik w ukadzie z rysunku 6a jest rozwarty, to kondensator jest rozadowany a na wyjciu jest stan niski. Jeeli przecznik zostanie przeczony w stan zwarcia styków to nastpuje adowanie kondensatora ze sta czasow R2 C = 1s. W tym czasie, zanim napicie na kondensatorze nie wzronie do napicia progowego bramki (od 300ns do 500ns), na wyjciu ukadu jest stan wysoki. Po przekroczeniu napicia progowego na wyjcie ukadu powraca do stanu niskiego, a wic odpowiedzi na przeczenie Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 11

5 przecznika jest impuls dodatni. Kolejny impuls moe si pojawi po rozadowaniu si kondensatora, poprzez przeczenie przecznika w stan rozwarcia i ponownym przeczeniu w stan zwarcia zestyków. Drgania zestyków przecznika nie maj wpywu na dziaanie ukadu poniewa staa czasowa rozadowania kondensatora (R1+R2) C ~ 20ms jest na tyle dua e krótkotrwae rozwarcia zestyków nie powoduj znacznego rozadowania kondensatora, a to jest warunkiem aby wytworzy kolejny impuls. Na rysunku 6b przedstawiono ukad w którym wykorzystano przerzutnik monostabilny `121. Dodatkowo na wejciu wczono ukad cakujcy który powoduje e ukady w tej konfiguracji dobrze wspópracuj z przecznikami znacznie oddalonymi od wejcia. Komparator jako ródo sygnaów cyfrowych Komparatory podobnie jak przetworniki A/C s ukadami z pogranicza elektroniki analogowej i cyfrowej, mona powiedzie e komparator jest jednobitowym przetwornikiem A/C. Najprostszym komparatorem napicia jest wzmacniacz rónicowy o duym wzmocnieniu wykonany np. z uyciem wzmacniacza operacyjnego. W zalenoci od polaryzacji wejciowego napicia rónicowego, wyjcie wzmacniacza operacyjnego nasyca si w pobliu ujemnego lub dodatniego napicia zasilania. Chocia jako komparator mona stosowa zwyke wzmacniacze operacyjne, produkowane s specjalne ukady zwane komparatorami. Ukad wyjciowy wikszoci komparatorów skada si z tranzystora n-p-n z otwartym kolektorem i emiterem podczonym do masy. Podczenie wyjcia komparatora z wejciem ukadu cyfrowego wie si wiec z zastosowaniem rezystora podcigajcego do napicia zasilania. Taki sposób podczenie (przedstawiony jest na rysunku 7) powoduje e dla napicia wejciowego rónicowego komparatora o polaryzacji dodatniej na wyjciu mamy napici +5V (napicie do którego jest podczony rezystor podcigajcy), a dla napicia o polaryzacji ujemnej 0V. Rys. 7. Ukad podczenie wyjcia komparatora do wejcia ukadu cyfrowego [3] Jeeli zamiast komparatora zastosujemy wzmacniacz operacyjny na którego wyjciu pojawia si napicie w zakresie od Vdd do Vss, wtedy naley zastosowa ukad dopasowujcy poziom napi odpowiadajcy poziomowi na wejciach ukadu cyfrowego. Najczciej rol ukadu dopasowujcego peni ukad tranzystorowy w oparciu o tranzystor bipolarny n-p-n (rys. 8a) lub tranzystor polowy z kanaem n (rys. 8b). W przypadku tranzystora bipolarnego wymagana jest dioda D1 zabezpieczajca zcze baza-emiter przed przebiciem, w momencie gdy na wyjciu pojawi si ujemne napicie które moe osign warto blisk 15V. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 12

6 Rys. 8. Ukad podczenie wyjcia wzmacniacza operacyjnego do wejcia ukadu cyfrowego poprzez: a) tranzystor bipolarny; b) tranzystor polowy [3] Za pomoc wyej opisanych ukadów (rys 7 i 8) nie naley sterowa wej zegarowych ukadów cyfrowych. Czasy przeczania tych ukadów s zbyt dugie, a wic mamy do czynienia z przebiegami wolno zmiennymi na wejciu ukadu cyfrowego, a co za tym idzie generowaniem przebiegu zmiennego, przy przejciu napicia przez próg przeczania. Aby temu zapobiec naley zastosowa ptle histerezy. Mona to zrobi na dwa sposoby : wczy pomidzy ukad sterujcy z wyjcia wzmacniacza lub komparatora a wejcie ukadu cyfrowego bramk Schmitta, zastosowa histerez w ukadzie wzmacniacza lub komparatora. Ukady rozdzielenia galwanicznego Separacje galwaniczn stosuje si po to, aby odseparowa elektrycznie jedn cz ukadu od drugiej. Stosuje si j gównie w przypadku dwóch wspópracujcych ukadów zasilanych rónymi napiciami, gdzie jeden jest ukadem wysoko a drugi nisko napiciowym. Separacja galwaniczna zapobiega uszkodzeniu ukadu nisko napiciowego w przypadku powstania awarii w ukadzie wysokonapiciowym. Kolejnym wanym zastosowaniem separacji galwanicznej jest separacja sygnaów przesyanych na due odlegoci. W tym przypadku separujemy ukad cyfrowy od wejcia, w celu eliminacji sygnaów zakócajcych, a szczególnie sygnaów szpilkowych o duej wartoci napicia. Najczciej wykorzystywanymi do izolacji galwanicznej elementami s transoptory. Transoptor skada si z fotoemitera i fotodetektora sprzonych optycznie. Rol emitera peni dioda elektroluminescencyjna, natomiast fotodetektora fotodioda, fototranzystor. O ile ukad wejciowy transoptora skada si jedynie z diody, o tyle ukady wyjciowe mog zawiera róne rozwizania ukadowe. Z punktu widzenia wej ukadów cyfrowych najprostszym rozwizaniem jest zastosowanie transoptorów z wyjciem cyfrowym, który nie wymaga stosowania elementów zewntrznych. Na wyjciu takich transoptorów otrzymujemy poziomy napi odpowiednie dla danej rodziny ukadów cyfrowych. Przykadem takiego transoptora jest HCPL2400 (rysunek 9). Wyjcie tego ukadu mona bezporednio czy do wej ukadów cyfrowych TTL, STTL, LSTTL i CMOS. Dodatkowo wyjcie jest trójstanowe i za pomoc wejcia VE sterujemy trzecim stanem. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 13

7 Rys. 9. Transoptor HCPL2400 z wyjciem cyfrowym [6] W przypadku transoptorów z wyjciami tranzystorowymi musimy zastosowa odpowiednie elementy zewntrzne, poniewa s to wyjcia z otwartym kolektorem. Elementy (gównie rezystory) dobieramy w taki sposób, aby dla znamionowych wartoci prdu wyjciowego transoptora, uzyska odpowiednie poziomy napi na wejciu ukadu cyfrowego. Przykady takich rozwiza zamieszczone s na rysunku 10a,b i c. Rys. 10. Ukady podczenia wyjcia transoptora do wejcia ukadu cyfrowego poprzez: a) rezystor podcigajcy do zasilania; b) rezystor podczony do masy; c) tranzystor bipolarny [1] Pytania sprawdzajce Odpowiadajc na pytania, sprawdzisz, czy jeste przygotowany do wicze wykonania. 1. Podaj przykady ukadów podczenia zestyków do wej cyfrowych. 2. Jakie parametry wej cyfrowych naley bra pod uwag aby obliczy warto rezystora podcigajcego do zasilania w ukadzie podczenia przecznika do wejcia? 3. Jakie zjawiska zachodz w ukadach mechanicznych wyposaonych w zestyki i kiedy one maj znaczenie? 4. W jaki sposób eliminujemy efekt drga zestyków? 5. Jak rol peni bramka Schmita w ukadach wejciowych? 6. Do czego stosujemy komparator w ukadach cyfrowych? 7. W jaki sposób podczamy komparator do wejcia ukadu cyfrowego? 8. Z czego wynika rónica w ukadzie podczenia do wejcia cyfrowego komparatora i wzmacniacza operacyjnego? 9. Co to jest transoptor? 10. W jakim celu stosujemy transoptory? 11. Jakie rodzaje wyj posiada transoptor i w jaki sposób podczamy go do wej ukadu cyfrowego? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 14

8 wiczenia wiczenie 1 Zbadaj efekt drga zestyków przecznika mechanicznego, w ukadzie podczenia do wejcia ukadu cyfrowego-sekwencyjnego. Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si z ukadami podczenia zestyków przecznika do wej ukadu cyfrowego, 2) narysowa schemat podczenia, do wejcia zegarowego ukadu licznikowego podczy przecznik poprzez rezystor podcigajcy jak na rys. 3a, 3) zmontowa ukad wedug narysowanego schematu, 4) dokona przecze przecznikiem i zanotowa wartoci otrzymane na wywietlaczu po kolejnych przeczeniach, 5) narysowa schemat ukadu, do wejcia zegarowego ukadu licznikowego podczy przecznik poprzez filtr dolnoprzepustowy i bramk z przerzutnikiem Schmitta jak na rysunku 4, 6) zmontowa ukad, 7) dokona przecze przecznikiem i zanotowa wartoci otrzymane na wywietlaczu po kolejnych przeczeniach, 8) przeanalizowa otrzymane wyniki i wycign wnioski, 9) zaprezentowa wykonane wiczenie, 10) dokona oceny poprawnoci wykonanego wiczenia. Wyposaenie stanowiska pracy: trenaery wyposaone w modu przeczników, wywietlaczy 7-segmentowych ze wspóln anod i moduy do montau ukadów cyfrowych, zasilacz, przewody do montau, ukady TTL UCY 7414, UCY7493, UCY7447. wiczenie 2 Zbuduj, a nastpnie zbadaj ukad podczenia przecznika do ukadu licznikowego, z eliminacj drga zestyków za pomoc ukadu UCY7474. Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si z ukadami podczenia zestyków przecznika do wej ukadu cyfrowego za pomoc przerzutników asynchronicznych, 2) narysowa schemat podczenia zestyków przecznika do wejcia zegarowego ukadu licznikowego, za porednictwem przerzutnika w ukadzie UCY7474 posiadajcego wejcia ustawiajce i zerujce, 3) zmontowa ukad wedug narysowanego schematu, 4) dokona przecze przecznikiem i zanotowa wartoci otrzymane na wywietlaczu po kolejnych przeczeniach, 5) przeanalizowa otrzymane wyniki i wycign wnioski, 6) zaprezentowa wykonane wiczenie, 7) dokona oceny poprawnoci wykonanego wiczenia. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 15

9 Wyposaenie stanowiska pracy: trenaery wyposaone w modu przeczników, wywietlaczy 7-segmentowych ze wspóln anod i moduy do montau ukadów cyfrowych, zasilacz, przewody do montau, ukady TTL UCY 7474, UCY7493, UCY Sprawdzian postpów Tak Nie Czy potrafisz: 1) obliczy warto rezystora podcigajcego do napicia zasilania, w przypadku wej ukadów cyfrowych rónych rodzin? 2) omówi sposoby eliminacji drga zestyków przecznika? 3) dobra elementy do realizacji ukadu eliminacji dra zestyków? 4) wyjani konieczno stosowania bramki Schmita wyposaonej w ptl histerezy, dla przebiegów wolnozmiennych? 5) podczy komparator do wejcia ukadu cyfrowego? 6) podczy wzmacniacz operacyjny do wejcia ukadu cyfrowego? 7) scharakteryzowa ukady wyjciowe transoptorów? 8) podczy transoptor do wejcia ukadu cyfrowego? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 16

10 4.2. Wspópraca ukadów TTL i CMOS z zewntrznymi ukadami obciajcymi Materia nauczania Sterowanie wskaników elektroluminescencyjnych Do wskaników elektroluminescencyjnych zaliczamy: diody LED, wskaniki siedmiosegmentowe, szesnastosegmentowe oraz matryce diodowe. Sterowanie tych elementów sprowadza si do sterowania pojedynczej diody LED przez jedno wyjcie cyfrowe ukadu cyfrowego danej rodziny. Na rysunku 11 przedstawione s trzy sposoby podczenia diody LED do wyjcia ukadu cyfrowego. Rys. 11. Sterowanie diod LED z wyjcia ukadu TTL : a) z wyjcia przeciwsobnego lub otwarty kolektor, b) z wyjcia przeciwsobnego, c) z otwartego kolektora [1]. Rysunek 11a prezentuje najczstszy sposób podczenia i jest stosowany zarówno dla ukadów rodziny TTL jak i ukadów CMOS (HC, HCT,AC,ACT). Ponadto bramka w tym ukadzie moe by z wyjciem dwustanowym lub z otwartym kolektorem/drenem. Dioda LED wieci, jeeli na wyjciu ukadu cyfrowego jest stan niski i prd wpywa do wyjcia bramki. Prd ten jest ustalany za pomoc rezystancji R i jego warto powinna by tak dobrana, aby nie przekraczaa wartoci znamionowej prdu przewodzenia diody LED, oraz dopuszczalnej wartoci IoLmax.Warto rezystancji R oblicza si ze wzoru: UCC - UF - UoL R = [ ] IF gdzie : UF napicie przewodzenie diody w granicach od 1,5 do 3V, IF prd znamionowy diody od 10 do 20mA dla pojedynczej diody, UoL napicie wyjciowe ukadu cyfrowego w stanie niskim, Ucc napicie zasilania. Na rysunku 11b dioda jest podczona z wyjcia do masy, przez rezystor. W tym ukadzie dioda wieci gdy na wyjciu jest stan wysoki. Ze wzgldu na niewielkie moliwoci emisyjne wyjcia ukadu TTL w stanie wysokim (may prd wyjciowy w stanie wysokim), ten sposób podczenia nie nadaje si dla tych ukadów. Natomiast w przypadku ukadów CMOS, gdzie wyjcie jest symetryczne, ten ukad moe by stosowany na równi z ukadem z rys. 11a.Warto rezystancji dla schematu na rys. 8b obliczamy z wzoru: UoH - UF R= [ ] gdzie UoH to napicie wyjciowe w stanie wysokim. IF Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 17

11 Trzeci sposób podczenia z rysunku 11c wykorzystuje bramk z otwartym kolektorem lub drenem. Dioda wieci jeeli wyjcie bramki jest w stanie wysokim. Tego sposobu podczenia diody LED naley unika poniewa prd ze róda zasilania pynie zarówno wtedy jak wieci dioda jak i wtedy gdy nie wieci co znacznie zwiksza straty mocy w ukadzie. Do tej pory zostay opisane sposoby podczenia pojedynczej diody. Tego typu ukady stosuje si w ukadach sygnalizacji (np. poprawnoci dziaania ukadu, zaczenia ukadu itd.). Jeeli chcemy natomiast przedstawi bardziej zoon informacje wtedy stosujemy tzw. wywietlacze LED, które s niczym innym jak odpowiednio uformowanymi i poukadanymi pojedynczymi diodami LED, tworzcymi pojedyncze piksele lub segmenty. Wszystkie diody takiego wywietlacza maj wyprowadzon jedn elektrod do której podczamy wyjcie ukadu cyfrowego sterujcego pojedynczym pikselem lub segmentem. Natomiast druga elektroda we wszystkich diodach jest poczona do tego samego wspólnego punktu i w zalenoci od tego która to jest elektroda, mówimy o wywietlaczach ze wspóln anod lub katod. Rys. 12. Wywietlacze LED: a) siedmiosegmentowy; b) szesnastosegmentowy; c) matryca diodowa 5*7 [3]. Najprostszym wywietlaczem jest wywietlacz 7 segmentowy (rys. 12a) na którym mona wywietli liczby od 0 do 9 i dodatkowo litery od A do F (czyli cay zakres liczb szesnastkowych) z tym e s one raz duymi literami a raz maymi (A,b,c,d,E,F). Wywietlacze o wikszej iloci punktów wietlnych, jakimi s wywietlacze 16 segmentowe (rys. 12b) lub matryca diodowa 5*7 (rys. 12c), s wstanie wywietli litery oprócz cyfr i dlatego s nazywane wywietlaczami alfanumerycznymi. Tego typu wywietlacze s produkowane w postaci prostej tzn. dostpne s wyprowadzenia do wszystkich segmentów (w przypadku wywietlacza 16-seg.) lub wszystkich diod tworzcych piksele (w przypadku matrycy), oraz w postaci zoonej tzn. wyposaonej w odpowiedni dekoder i wzmacniacze sterujce diodami. Najczciej wykorzystywanym ukadem do sterowania wywietlaczem siedmiosegmentowym jest dekoder kodu BCD 8421 na 7-segmentowy Dekoder ten steruje bezporednio wywietlaczem ze wspóln anod. Ukad ten wymaga jedynie rezystorów R doczonych pomidzy jego wyjcia a elektrody wywietlacza. Rezystancj R obliczamy ze wzoru: UCC - Us - UoL R = [ ] Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 18 IS gdzie: UOL napicie na wyjciu dekodera sterujce pojedynczym segmentem. Is prd wiecenia segmentu Us spadek napicia na segmencie przewodzcym prd Is Ukady sterowania diod LED oprócz wskaników elektroluminescencyjnych maj take zastosowanie w innych ukadach, w których elementem wejciowym jest dioda LED. Przykadem takiego ukadu jest transoptor.

12 Wspópraca ukadów TTL/CMOS z tranzystorem Jeeli stoimy przed koniecznoci wysterowania obcienia z wyjcia ukadu cyfrowego, które wymaga duego prdu, lub innego napicia ni zasilajce ukad cyfrowy, moemy zastosowa dwa rozwizania. Pierwszym z nich to zastosowanie bufora z wyjciem typu OC lub OD które s w stanie pochania prd rzdu kilkudziesiciu ma i napicia do kilkunastu V (np. bufor 4050 od 5mA do 50mA i od 5V do 15V). Drugim rozwizaniem jest zastosowanie tranzystora jako wzmacniacza mocy. W przypadku pojedynczego stopnia tranzystora mamy porównywalne moce obcienia do buforów z wyjciem OC lub OD, natomiast po zastosowaniu dwóch stopni tranzystora w ukadzie Darlingtona uzyskujemy znacznie wiksze prdy obcienia. Rys. 13. Ukady podczenia obcienia do wyjcia ukadu cyfrowego poprzez: a) tranzystor bipolarny; b) tranzystor polowy; c) ukad Darlingtona, d) tranzystor bipolarny z wyjcia OC [1] i [3]. Na rysunku 13 przedstawiono trzy sposoby podczenia tranzystora do wyjcia ukadu cyfrowego. Na rysunku 13a przedstawiony jest schemat podczenia tranzystora bipolarnego poprzez rezystor Rb ograniczajcy prd bazy. Rezystor Rb naley tak dobra, aby prd bazy powodowa nasycenie tranzystora, ale jednoczenie nie przekracza dopuszczalnej wartoci prdu bazy. W przypadku gdy chcemy uzyska znacznie wikszy prd pyncy przez obcienie naley zastosowa dwa stopnie tranzystorowe poczone w ukad Darlingtona jak na rysunku 13c. Rysunek 13b przedstawia schemat podczenia tranzystora polowego. Jeeli tranzystor polowy sterujemy z wyjcia bramki CMOS nie potrzebujemy rezystora podcigajcego. Natomiast gdy sterujemy z wyjcia bramki TTL tranzystor polowy, musimy podczy rezystor podcigajcy do zasilania, poniewa minimalne gwarantowane napicie wyjciowe w stanie wysokim (UoHmin=2,4V), jest zbyt maym napiciem aby wysterowa tranzystor polowy. Na rysunku 13d przedstawiono sterowanie obcienia z wyjcia ukadu cyfrowego typu otwarty kolektor. Rezystor Rc ogranicza prd wpywajcy do bramki w stanie niskim, wtedy gdy tranzystor wyjciowy bramki jest w stanie nasycenia, natomiast suma rezystancji Rc i Rb ogranicza prd bazy tranzystora sterujcego obcieniem. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 19

13 itd. Przykadem obcie podczanymi poprzez tranzystor moe by dioda LED, przekanik Wspópraca ukadów TTL/CMOS z przekanikami elektromechanicznymi Ukad sterowania przekanikiem zaley od tego jaki przekanik jest sterowany. Jeeli mamy do czynienia z przekanikiem 5-woltowym do wysterowania którego potrzebny jest niewielki prd rzdu 10mA wtedy mona sterowa go bezporednio z wyjcia ukadu cyfrowego, jak na rysunku 14a. W przypadku gdy cewka przekanika jest sterowana innym napiciem ni 5V wtedy mona zastosowa ukad cyfrowy z wyjciem otwarty kolektor lub dren jak na rysunku 14b. Natomiast gdy stoimy przed koniecznoci wysterowania cewki przekanika przez któr przepywa duy prd, wtedy stosujemy jeden z ukadów tranzystorowych poznanych wczeniej. Przykadem takiego ukadu jest rysunek 14c. Rys. 14. Ukady sterowania przekanikiem elektromechanicznym poprzez: a)bramk z wyjciem przeciwsobnym; b)bramk z wyjciem otwarty kolektor; c) tranzystor bipolarny [1]. W katalogach zazwyczaj podaje si dwa wane parametry z punktu widzenia sterownia przekanika, s to napicie i rezystancja cewki. Z prawa Ohma obliczamy prd cewki który jest wymagany do wysterowania przekanika i jest to prd który nie moe przekroczy maksymalnego prdu dla wyjcia ukadu cyfrowego jeeli przekanik jest sterowany bezporednio z wyjcia. Jeeli natomiast stosujemy ukad tranzystorowy taki jak na rysunku 14c, wtedy naley zapewni prd kolektora w przyblieniu równy prdowi cewki. W takim przypadku naley tak wysterowa tranzystor aby wprowadzi go w stan nasycenia, co oznacza e prd bazy jest nie mniejszy ni Ic/. Prd bazy jest ograniczony za pomoc rezystora Rb którego warto obliczmy z wzoru: Rb = UOH - UBE IB [ ] gdzie: IB = UCC - UCEsat RL UOH napicie wyjciowe w stanie wysokim UCEsat napicie kolektor emiter w stanie nasycenia RL rezystancja cewki wzmocnienie prdowe tranzystora W przypadku ukadów sterowania cewk przekanika zawsze naley pamita o podczeniu diody równolegle do cewki, aby rozadowa energie zgromadzon w cewce w momencie przeczenia (przerwania prdu w obwodzie). W przeciwnym wypadku due [A] Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 20

14 napicie indukujce si na cewce, spowoduje przebicie wyjcia ukadu cyfrowego lub tranzystora (w ukadzie tranzystorowym). Przekaniki póprzewodnikowe Przekaniki póprzewodnikowe potocznie nazywane SSR (ang. Solid State Relay) w duym stopniu przypominaj transoptory. Na wejciu przekanika póprzewodnikowego znajduje si dioda elektroluminescencyjna, a na wyjciu jako element przeczajcy mog znajdowa si: tranzystor bipolarny, tranzystor MOS, tyrystor lub triak. Dioda wejciowa w tych przekanikach steruje bezporednio elementem wykonawczym, albo innym elementem wiatoczuym, a ten dopiero elementem wykonawczym. Przekaniki póprzewodnikowe realizuj t sam funkcj co przekaniki elektromechaniczne i take zapewniaj izolacje galwaniczn, jednake s pozbawione wielu wad. Do zalet przekaników póprzewodnikowych zaliczamy: maa moc sterowania, brak drgania zestyków, dua niezawodno, odporno na zakócenia elektryczne, wstrzsy i wibracje, wpyw czynników, zewntrznych, dua szybko dziaania, bardzo dua liczba zacze. Przekaniki póprzewodnikowe nie s jednak pozbawione wad, nale do nich: dua rezystancja w momencie przewodzenia przekanika w porównaniu z przekanikiem elektromechanicznym, prdy upywu spowodowane skoczon rezystancj w stanie wyczenia. Dziki maej mocy sterowania, przekaniki póprzewodnikowe moemy sterowa bezporednio z wyj ukadów cyfrowych (w przypadku przekaników maosygnaowych), lub za pomoc ukadów tranzystorowych (w przypadku przekaników redniej i duej mocy). Ukady sterowania praktycznie niczym nie róni si od ukadów sterowania diod LED lub transoptorów Pytania sprawdzajce Odpowiadajc pytania, sprawdzisz, czy jeste przygotowany do wykonania wicze. 1. W jaki sposób czy si diody elektroluminescencyjnej do wyjcia ukadu cyfrowego? 2. Jak naley dobra rezystancj ograniczajc prd pyncy przez diod elektroluminescencyjn i wyjcie ukadu cyfrowego? 3. Co to s wywietlacze LED i jak je sterujemy? 4. Do czego suy ukad 7447? 5. Dlaczego stosujemy tranzystory w ukadach wyjciowych do sterowania obcie? 6. W jakim stanie pracuje tranzystor w ukadzie sterowania obcieniem z wyjcia ukadu cyfrowego? 7. Jak ograniczamy prd pyncy przez obcienie w ukadzie tranzystorowym? 8. Jak sterujemy przekanikiem z wyjcia ukadu cyfrowego? 9. Dlaczego stosujemy diod wczon równolegle do cewki przekanika? 10. Jak dobieramy warto rezystancji Rb w ukadzie sterownia przekanikiem za pomoc tranzystora, w zalenoci od parametrów przekanika(napicie i rezystancja cewki)? 11. Co to jest przekanik póprzewodnikowy i jakie s jego zalety? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 21

15 wiczenia wiczenie 1 Zbadaj ukad sterowania diod LED z wyjcia przeciwsobnego. Ukad powinien realizowa wiecenie diody dla stanu niskiego na wyjciu ukadu cyfrowego. Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si z wiadomociami na temat sposobów podczenia diody LED do wyjcia ukadu cyfrowego i doborem elementów dla tych ukadów, 2) narysowa schemat podczenia diody LED do wyjcia przeciwsobnego bramki TTL tak aby uzyska wiecenie diody dla stanu niskiego na wyjciu ukadu, oraz móc regulowa i mierzy prd pyncy przez diod, 3) poczy ukad, 4) zmienia rezystancj ograniczajc prd pyncy przez diod, tak by uzyska warto znamionow prdu przewodzenia diody LED, 5) obliczy warto rezystancji ograniczajcej prd, 6) porówna wyniki uzyskane z pomiaru i oblicze i zastanowi si nad ewentualnymi rónicami, 7) powtórzy pomiary dla bramki CMOS, 8) przeanalizowa otrzymane wyniki i wycign wnioski, 9) zaprezentowa wykonane wiczenie, 10) dokona oceny poprawnoci wykonanego wiczenia. Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do pomiaru ukadów cyfrowych, miernik uniwersalny, zasilacz, przewody do montau, ukady cyfrowe z wyjciem przeciwsobnym np. UCY wiczenie 2 Zbadaj dziaanie ukadu dekodera kodu BCD na kod siedmiosegmentowy Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si ze specyfikacj ukadu UCY7447 w oparciu o katalog, 2) dobra rodzaj wywietlacza siedmiosegmentowego, 3) narysowa ukad podczenie wywietlacza i przeczników do ukad 7447 w celu przetestowania tego ukadu, 4) obliczy warto rezystancji ograniczajcej prd pojedynczego segmentu, 5) poczy ukad, 6) przetestowa ukad zadajc za pomoc przeczników liczb w kodzie BCD na wejcia ukadu i obserwujc otrzymany znak na wywietlaczu, 7) przetestowa dodatkowe wejcia sterujce ukadu 7447, 8) przeanalizowa otrzymane wyniki i wycign wnioski, 9) zaprezentowa wykonane wiczenie, 10) dokona oceny poprawnoci wykonanego wiczenia. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 22

16 Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do montau ukadów cyfrowych z moduami przeczników i wywietlaczy siedmiosegmentowych, zasilacz, przewody do montau, ukad cyfrowy UCY wiczenie 3 Dobierz dowiadczalnie warto rezystancji Rb dla ukadu sterowania obcieniem za pomoc jednego stopnia tranzystorowego. Obcienie jest zasilane napiciem 12V i pobiera prd z róda równy 100mA. Obcienie naley zasymulowa rezystorem o wartoci 120. Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si z ukadami sterowania obcieniem za pomoc tranzystora, 2) narysowa schemat podczenia obcienia symulowanego za pomoc rezystora o wartoci 120, do wyjcia ukadu cyfrowego za pomoc jednego stopnia tranzystorowego (np. tranzystora BC337), 3) podczy ukad wedug schematu, 4) obliczy warto rezystancji Rb, 5) ustawi warto rezystancji Rb o 10% wiksz od obliczonej, 6) podczy zasilanie do ukadu a nastpnie zmniejszajc warto rezystancji zmierzy prd pyncy przez obcienie, 7) zapisa warto rezystancji Rb dla prdu obcienia równego 100mA, 8) przeanalizowa otrzymane wyniki i wycign wnioski, 9) dokona oceny poprawnoci wykonanego wiczenia. Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do montau ukadów cyfrowych z moduami przeczników i moliwoci podczenia ukadów z tranzystorem, zasilacz, przewody do montau, ukad cyfrowy UCY 7400 tranzystor BC Sprawdzian postpów Tak Nie Czy potrafisz: 1) podczy diod elektroluminescencyjn LED do wyjcia ukadu cyfrowego? 2) dobra rezystor ograniczajcy znamionowy prd diody LED? 3) wykorzysta dekoder UCY7447 do sterowania wywietlaczem 7-segmentowym? 4) zaprojektowa ukad sterowania obcieniem za pomoc tranzystora? 5) dobra warto rezystancji Rb w ukadzie tranzystorowym? 6) wysterowa przekanik z wyjcia ukadu cyfrowego? 7) wyjani konieczno stosowania diody zabezpieczajcej w ukadzie z przekanikiem elektromechanicznym? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 23

17 4.3. Sprzganie ukadów cyfrowych rónych rodzin Materia nauczania Wspópraca ukadów TTL i CMOS Wiedza o sposobach czenia ze sob ukadów cyfrowych rónych rodzin, szczególnie ukadów TTL i CMOS przydaje si w momencie gdy chcemy zbudowa system wykorzystujcy zalety ukadów rónych rodzin. Jest kilka przyczyn uniemoliwiajcych czenie ukadów dwóch rónych rodzin. S to min.: róne wartoci napi zasilajcych, niekompatybilno wejciowych poziomów napi, prdy wejciowe i wyjciowe (róna obcialno wyj). Ukady TTL pracuj tylko przy jednym napiciu zasilania równym 5V, natomiast ukady CMOS rónych rodzin maj róne napicia zasilania (np. ukady CMOS serii 4000B od 3V do 18V, ukady HC i AC od 2V do 6V, a ukady HCT i ACT tak ja TTL 5V). Aby umoliwi czenie ukadów cyfrowych zasilanych rónymi napiciami naley dokona konwersji poziomów napi, mona to zrobi za pomoc ukadów cyfrowych o wyjciu z otwartym kolektorem lub drenem, za pomoc klucza tranzystorowego, lub specjalnych, produkowanych w tym celu ukadów zwanych translatorami lub konwerterami. Niekompatybilno wejciowych napi w ukadach CMOS i TTL stoi na przeszkodzie w momencie gdy ukady te s zasilane jednakowym napiciem +5V. Jak wida na rysunku 15, jedynie czenie bezporednie w kierunku TTL->CMOS jest niemoliwe, poniewa dopuszczalne minimalne napicie w stanie wysokim dla wyjcia bramki TTL wynosi 2,4V a dla wejcia CMOS 3,5V (rys.15a). Powodowao by to sytuacje tak e dopuszczalne napicie w stanie wysokim dla bramki TTL na wyjciu zostao by le zinterpretowane przez wejcie bramki CMOS. Naley pamita e próg przeczenia dla bramki CMOS wynosi poow napicia przeczania (czyli w tym przypadku 2,5V), a wic napicie 2,4V wypada poniej progu przeczania. W takim przypadku mona wykorzysta ukad CMOS serii HCT lub ACT jako ukad poredniczcy pomidzy TTL a CMOS rys. 15b w których próg przeczania zosta przesunity do poziomu TTL aby zapewni kompatybilno pomidzy tymi ukadami. czenie wyj ukadów CMOS z wejciami TTL (CMOS TTL) w przypadku tych samych napi zasilania jest moliwa w sposób bezporedni, poniewa jak wida na rysunku 15c zakresy napi wyjciowych dla CMOS mieszcz si w zakresie napi wejciowych dla TTL. Przeszkoda w czeniu ukadów rónych serii zwizana z rónymi prdami wejciowymi i wyjciowymi szczególnie widoczna jest w przypadku zasilania ukadów ze starszych serii CMOS (4000B/74C) napiciem +5V. W takich warunkach ukady te charakteryzuj si ma obcialnoci wyj (mog pochania jedynie prd o wartoci 0,5mA), co uniemoliwia im sterowanie ukadami TTL. Interesujcym i coraz czciej stosowanym rozwizaniem problemu sprzgania ze sob ukadów CMOS i TTL jest zmniejszenie wartoci napicia zasilajcego do wartoci 3,3V. Próg przeczania wynosi wtedy 1,4V co odpowiada napiciu progowemu dla ukadów TTL, tak wic wyjcie ukadu TTL mona bezporednio czy z wejciami ukadów HC/AC zasilanymi napiciem 3,3V. Dodatkowo zyskujemy zmniejszenie mocy dynamicznej poprzez zmniejszenie napicia zasilania w ukadach HC/AC i moliwo zasilania bateryjnego. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 24

18 Rys. 15. Zestawienie poziomów napi wyjciowych z poziomami napi wejciowych ukadów cyfrowych zrealizowanych w technologii TTL i CMOS [1]. Sprzenie TTL -> CMOS Zasilajc ukady CMOS napiciem takim samym jak TTL (czyli 5V), na przeszkodzie do bezporedniego czenia wyjcia bramki TTL z wejciem bramki CMOS (HC, AC, 4000B) stoi niekompatybilno dopuszczalnych poziomów napi wejciowych. Jak wida na rysunku 15a rónica pomidzy minimalnym napiciem wyjciowym w stanie wysokim dla bramki TTL, a minimalnym napiciem wejciowym w stanie wysokim dla bramki CMOS wynosi 1,1V. Aby takie poczenie byo moliwe naley zwikszy napicie wyjciowe z bramki TTL, mona to zrealizowa za pomoc rezystora podcigajcego (rysunek 16). Rys. 16. Poczenie wyjcia bramki TTL z wejciem bramki CMOS w przypadku zasilania tym samym napiciem, za pomoc rezystora podcigajcego [1]. Rezystancj maksymaln i minimaln rezystora podcigajcego Ro wyznaczamy dowiadczalnie. Jego maksymaln warto wyznacza si dla stanu wysokiego na wyjciu bramki zmniejszajc rezystancj Ro a do wartoci, przy której napicie wyjciowe osignie warto UIHmin=3,5V dla bramki CMOS. Warto minimaln wyznacza si dla stanu niskiego na wyjciu bramki, zmniejszajc rezystancj Ro i kontrolujc prd i napicie wyjciowe, które nie mog przekroczy dopuszczalnych wartoci (IOLmax i UOLmax).Wartoci rezystora podcigajcego s umieszczone w tablicy 1. Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 25

19 Rezystancja Seria 74 74LS Ro min Ro max k 4,7 12 Tablica1. Minimalna i maksymalna warto rezystora podcigajcego Ro w ukadzie poczenia TTLCMOS dla serii standardowej TTL i TTL-LS [1] Ukady CMOS a szczególnie ukady serii 4000B/74C maj znacznie lepsze parametry dynamiczne i wiksz odporno na zakócenia, oraz wiksz obcialno wyj przy wikszych napiciach zasilania. Dlatego ukady te s czsto zasilane wikszym napiciem ni 5V stosowanym dla ukadów TTL. W przypadku czenia wyj ukadów TTL z wejciami ukadów CMOS zasilanych innym napiciem, zachodzi konieczno konwersji napi. Na rysunku 17 przedstawiono trzy sposoby konwersji napi. Pierwszy ze sposobów to zastosowanie bramki TTL z otwartym kolektorem (rys. 17a) w którym rezystor podcigajcy R podczony jest do napicia UDD które zasila bramk CMOS. Dziki temu napicie wyjciowe w stanie wysokim jest równe UDD. Drugi sposób to zastosowanie tranzystora bipolarnego jako klucza elektronicznego, czyli pracujcego w stanie zatkania lub nasycenia (rys. 17b). Tutaj podobnie jak dla bramki OC z poprzedniego przykadu rezystor kolektorowy jest podczony do napicia UDD. Rys. 17. Podczenie wyjcia bramki TTL z wejciem bramki CMOS w przypadku zasilania rónymi napiciami zasilania przy pomocy: a) bramki z wyjciem otwarty kolektor ; b) tranzystora bipolarnego; c) specjalnego ukadu zwanego translatorem napi [1] Trzeci sposób to zastosowanie specjalizowanego ukadu sprzgajcego, który posiada dwa wejcia zasilajce, jedno czymy z napiciem zasilajcym ukad TTL (Ucc), a drugi ukad CMOS (UDD i Uss). Na rynku jest wiele ukadów sprzgajcych ukady TTL i CMOS co wiadczy o czstym czeniu tych ukadów. Mog one by jednokierunkowe lub dwukierunkowe tzn. dany ukad sprzgajcy realizuje tylko jeden rodzaj sprzgania (TTL -> CMOS lub CMOS -> TTL) lub oba rodzaje (TTL -> CMOS i CMOS -> TTL). Na rysunku 17c przedstawiono ukad który realizuje oba kierunki sprzgania (ukad 40115B), Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 26

20 jednake w tym przypadku realizuje konwersje TTL -> CMOS. Kierunek konwersji wybiera si za pomoc sygnaów sterujcych D i E, w sposób pokazany w tablicy 2. Wejcie E D Funkcja 0 0 CMOS TTL 1 0 TTL CMOS 0 1 TTL CMOS (Z) 1 1 Zabroniony (Z) stan wysokiej impedancji Tablica2. Tablica prawdy dla wej sterujcych ukadu 40115B [1] Sprzenie CMOS -> TTL W przypadku zasilania ukadów CMOS i TTL tym samym napiciem 5V, nie istnieje problem dopasowania napiciowego (co wida na rysunku 15c) czc wyjcie ukadu CMOS z wejciem ukadu TTL. Jedyn przeszkod w czeniu w sposób bezporedni wyjcia ukadu CMOS z wejciem ukadu TTL moe by wydajno prdowa ukadów CMOS. Naley pamita e maksymalny prd wejciowy bramki TTL w stanie niskim wynosi 1,6mA natomiast dla wejcia TTL LS wynosi 0,4mA. Dla wyj ukadów CMOS HC i AC nie jest to aden problem i tutaj mona czy w sposób bezporedni CMOS -> TTL, natomiast dla ukadów CMOS 4000B i 74C gdzie maksymalny prd wyjciowy przy zasilaniu 5V nie powinien przekracza 0,5mA (co byo ju wielokrotnie podkrelane). Z porównania tych wartoci wynika e nie mona bezporednio czy wyj ukadów CMOS 4000B i 74C z wejciami standardowych ukadów TTL, natomiast mona z wejciem ukadu TTL LS (nie bez znaczenia wejcie zostao zapisane w liczbie pojedynczej). Chcc czy ukady 4000B/74C z ukadami standardowymi TTL naley uy jako ukadów TTL LS, HC, lub AC jako ukadów poredniczcych. Innym rozwizanie jest zastosowanie bramki bufora CMOS, która umoliwia wysterowanie od 2 do 4 wej standardowych TTL. Zasilanie ukadów CMOS napiciem rónym od napicia 5V powoduje niedopasowanie napiciowe, a wic konieczno stosowania ukadów dokonujcych konwersji napi (rysunek 18). Konfiguracja tych ukadów jest identyczna do tych ukadów które byy omawiane przy konwersji napi dla sprzgania ukadów TTL -> CMOS. W pierwszym przypadku (rys. 18a) zastosowano bramk z otwartym drenem z rezystorem podcigajcym do napicia Ucc. W drugim (rys. 18b) zastosowano ukad z tranzystorem pracujcym jako klucz elektroniczny analogicznie jak w ukadzie z rysunku 17b. Natomiast jako ukadu translatora wykorzystano ten sam ukad jak dla konwersji TTL -> CMOS (rys. 18c). Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 27

21 Rys. 18. Podczenie wyjcia bramki CMOS z wejciem bramki TTL w przypadku zasilania rónymi napiciami zasilania przy pomocy: a) bramki z wyjciem otwarty dren ; b) tranzystora bipolarnego; c) specjalnego ukadu zwanego translatorem napi [1] Pytania sprawdzajce Odpowiadajc na pytania, sprawdzisz, czy jeste przygotowany do wykonania wicze. 1. Jakie przeszkody uniemoliwiaj bezporednie poczenie ukadów cyfrowych zrealizowanych w rónych technologiach? 2. W przypadku zasilania tymi samymi napiciami ukadów cyfrowych TTL i CMOS, który kierunek sprzgania (TTL -> CMOS czy CMOS -> TTL), powoduje niedopasowanie poziomów napi? 3. Jak wyznaczamy rezystancj rezystora podcigajcego Ro w ukadzie podwyszajcym napicie na wyjciu ukadu TTL w stanie wysokim? 4. W przypadku sprzgania jakich ukadów, na przeszkodzie stoi zbyt maa obcialno wyj? 5. Co naley zrobi, aby móc poczy ukady cyfrowe zasilane rónymi napiciami zasilajcymi? 6. Do czego wykorzystujemy bramki z otwartym kolektorem/drenem w ukadach sprzgajcych? 7. W jakich stanach pracuje tranzystor w ukadzie sprzgajcym? 8. Co to s translatory napi w ukadach cyfrowych i jak funkcj speniaj? 9. Jak wyznaczamy kierunek konwersji w ukadzie 40115B? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 28

22 wiczenia wiczenie 1 Wyznaczenie Romax i Romin rezystora podcigajcego dla ukadu poczenia wyjcia bramki TTL z wejciem bramki CMOS Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si ze sposobem wyznaczania rezystancji Romax i Romin, 2) narysowa ukad pomiarowy do wyznaczania wartoci Romax i Romin w oparciu o rysunek 16, 3) zmontowa ukad wedug schematu, 4) wyznaczy Romin i zapisa warto, 5) wyznaczy Romax i zapisa warto, 6) porówna otrzymane wartoci z wartociami w tablicy 1, 7) uzasadni ewentualne rónice, 8) oceni wpyw rezystora podcigajcego na warto napicia wyjciowego. Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do montau ukadów cyfrowych, zasilacz, przewody do montau, miliamperomierz, woltomierz, rezystor dekadowy. wiczenie 2 Zbada ukad sprzgania TTL OC CMOS Sposób wykonania wiczenia Aby wykona wiczenie powiniene: 1) zapozna si ze sposobem sterowania wej ukadów CMOS z wyj ukadów TTL, 2) narysowa ukad do badania sprzgania ukadów TTLCMOS za pomoc wyjcia z otwartym kolektorem w oparciu o rysunek 17 a, 3) podczy napicie zasilania: do ukadu TTL +5V, a do ukadu CMOS +12V, 4) dobra rezystancj z zakresu podanego w tablicy1, 5) podczy generator napicia prostoktnego o regulowanej czstotliwoci i jeden kana, oscyloskopu na wejcie bramki TTL, a na wyjcie ukadu CMOS drugi kana oscyloskopu, 6) zmontowa ukad wedug schematu, 7) zaobserwowa przebiegi na wejciu i wyjciu ukadu dla rónych czstotliwoci przebiegu z generatora, 8) dokona oceny otrzymanych przebiegów. Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do montau ukadów cyfrowych, zasilacz, Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 29

23 przewody do montau, oscyloskop dwukanaowy, generator przebiegu prostoktnego o regulowanej czstotliwoci. wiczenie 3 Badanie konwertera poziomów logicznych. Sposób wykonania wiczenia. Aby wykona wiczenie powiniene: 1) zapozna si z ukadem 40115B w oparciu o katalog i materia nauczania, 2) zbada dziaania ukadu zgodnie z tablic 2, zadajc wszystkie kombinacje stanów na wejcia sterujce, 3) narysowa schematy do pomiaru charakterystyk przejciowych ukadu 40115B w obu kierunkach pracy, 4) poczy ukad do pomiaru charakterystyk przejciowych (wpierw dla jednego kierunku, nastpnie dla drugiego), 5) dokona pomiarów charakterystyk przejciowych, 6) powtórzy pomiary dla rónych napi zasilania sprzganych ukadów, 7) narysowa charakterystyki przejciowe, 8) wyznaczy na podstawie charakterystyk przejciowych przyporzdkowanie poziomom napi stanu L i stanu H pomidzy sygnaami wejciowymi i wyjciowymi, 9) zaprezentowa wyniki wicze. Wyposaenie stanowiska pracy: trenaery wyposaone w moduy do montau ukadów cyfrowych, zasilacze stabilizowane +5V i +12V, przewody do montau, ukad translatora napi 40115, regulowane ródo napicia, woltomierze Sprawdzian postpów Tak Nie Czy potrafisz: 1) wyznaczy Romax i Rmin rezystora podcigajcego? 2) dobra optymaln warto rezystora Ro pod wzgldem szybkoci dziaania i strat mocy? 3) uzasadni wpyw rezystora podcigajcego na warto napicia wyjciowego? 4) sprzga ukady TTL i CMOS z wykorzystanie bramek z otwartym kolektorem/drenem? 5) wykorzysta ukad translatora napi do sprzgania ukadów TTL i CMOS? 6) porówna wspóprac ukadów TTL i CMOS w badanych ukadach? 7) dokona pomiarów zgodnie z zasadami bezpieczestwa? Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 30

24 4.4. Lokalizacja uszkodze Materia nauczania Lokalizacja uszkodze jest szerokim zagadnieniem. Na wadliwe dziaanie ukadu cyfrowego moe mie wpyw wiele rónych czynników, poczynajc od nieprawidowego zaprojektowania, poprzez zy monta i uruchomienie, a skoczywszy na awariach powstaych w trakcie dziaania. Nieprawidowe dziaanie ukadu cyfrowego moe si objawia w róny sposób, zaley od rodzaju uszkodzenia i specyfiki danego ukadu. Na problem lokalizacji uszkodze zwraca si szczególn uwag w trakcie badania rónego rodzaju, ukadów nie tylko ukadów cyfrowych. W tym rozdziale zwrócono uwag na najczstsze przyczyny zego dziaania w ukadach które s tematem tej jednostki moduowej. Omówiono problemy zwizane z zasilaniem, podczeniem nieuywanych elementów i wej ukadów cyfrowych oraz zwarcia wyjcia do masy i zasilania. Zasilanie Ukady cyfrowe TTL i CMOS o wyjciach przeciwsobnych skadaj si z pary tranzystorów czcych napicie zasilania z mas. W stanie pracy statycznej takiego ukadu tylko jeden z tranzystorów przewodzi a drugi jest zatkany. Natomiast w momencie przeczania jest krótki okres przejciowy w którym oba tranzystory przewodz, co powoduje impulsowy wzrost prdu zasilania. Naley wic pamita e w trakcie pracy dynamicznej pobór prdu z róda zasilania wzrasta w porównaniu z prac statyczn i jest tym wikszy im wiksza jest czstotliwo przeczania. Szczególnie wida to w przypadku ukadów CMOS, gdzie ukady te w stanie pracy statycznej pobieraj znikomo may prd zasilania, natomiast dla czstotliwoci przeczania rzdu kilkudziesiciu MHz jest on ju porównywalny z prdem pobieranym przez ukady TTL. Samo zwikszenie poboru prdu z zasilania nie jest problemem o ile waciwie zosta dobrany zasilacz, natomiast indukcyjnoci doprowadze powoduj e w liniach zasilania pojawiaj si krótkie szpilki napiciowe (szpilki ujemnej w linii Vcc i szpilki dodatniej w linii masy). Mimo e trwaj tylko od 5 do 20ns mog powodowa nieprawidowe dziaanie ukadu szczególnie w ukadach sekwencyjnych TTL. Ukady TTL s szczególnie wraliwe na szpilki napiciowe pojawiajce si na liniach doprowadzajcych sygna masy, ze wzgldu na may margines zakóce w stanie niskim wynoszcy 0,8V. Dlatego te zalecane jest, aby ukady wejciowe wykorzystujce bramki TTL byy wyposaone w rezystor podcigajcy i w stanie aktywnym wymuszay na wejciu stan niski. Aby zapobiega tego typu zjawiskom naley na etapie projektowania : stosowa szerokie cieki doprowadzajce zasilanie do ukadów; poszerza powierzchnie masy wszdzie gdzie to jest moliwe, optymalnym rozwizanie jest przeznaczenie jednej warstwy pytki wielowarstwowej na mas; montowa moliwie du liczb bezindukcyjnych kondensatorów odsprzgajcych (np. ceramiczne, tantalowe) o pojemnoci okoo 100nF, pomidzy Vcc i gnd. Zlokalizowanie tego typu bdów wynikajcych z pojawiania si szpilek na doprowadzeniach zasilania, jest bardzo trudne. Dobr praktyk jest prowadzenie linii zasilajcych obok siebie, mona wtedy atwo wlutowa dodatkowe kondensatory blokujce i sprawdzi czy to ma wpyw na poprawno dziaania ukadu. Nie uywane elementy i nie uywane wejcia elementów logicznych Wyjcia nieuywanych elementów TTL naley ustawi w stan wysoki, poniewa jak wynika z charakterystyki poboru prdu z zasilania, w tym stanie ukad pobiera mniejszy Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 31

25 prd. Natomiast w przypadku wyj ukadów CMOS jest to obojtne, poniewa w obu stanach ukad pobiera znikomo may prd z zasilania. Niewykorzystane wejcia ukadów cyfrowych, w przypadku ukadów TTL mona zostawi nie podczone, jednake si tego nie zaleca z powodu zwikszenia czasu propagacji (ok. 1ns na kade nie podczone wejcie) i zmniejszenia odpornoci na zakócenia. W przypadku ukadów CMOS pozostawienie nie podczonych wej jest niedopuszczalne. Napicie na nie podczonym wejciu ukadu CMOS fluktuuje, osigajc po pewnym czasie warto napicia progowego, powoduje to nadmierny wzrost prdu ze róda zasilania. Bramka taka ulega wzbudzeniu i powoduje zakócenia pracy innych elementów w wyniku sprzgania si poprzez ródo zasilania. Naley wic nieuywane wejcia podczy w nastpujcy sposób: wejcia bramek AND, NAND do napicia zasilania poprzez rezystor od 1k do 5k; wejcia bramek OR, NOR do masy; nieuywane wejcia dowolnych bramek z uywanymi wejciami o ile nie przekroczy to dopuszczalnej obcialnoci róda sterujcego. W ukadach wejciowych czsto stoimy przed koniecznoci zagospodarowania nieuywanych wej; przykadem moe by rysunek 10. Zwarcie wyjcia do masy Zwarcie przeciwsobnego wyjcia ukadu cyfrowego do masy powoduje skutki zalene od stanu w którym si znajduje to wyjcie. Dla wyjcia ustawionego w stan niski, zawarcie do masy nie powoduje zauwaalnych zmian prdu i napicia dla ukadu CMOS, natomiast dla ukadu TTL-LS obniy napicie z 0,2V do 0V i spowoduje nieznaczny wzrost prdu. Problem zaczyna si jeeli zwarte wyjcie do masy znajduje si w stanie wysokim, wtedy napicie maleje do zera i zaczyna pyn duy prd zwarciowy Ios który osiga du warto rzdu kilkudziesiciu miliamperów. Powoduje to znaczny wzrost mocy strat w ukadzie. Moc start dla takiego wyjcia jest równa Ucc Ios. Stan taki nie powoduje uszkodzenia ukadu o ile dotyczy on tylko jednego wyjcia. Jeeli natomiast jest wicej wyj w takim stanie to moce tracone na takich wyjciach si sumuj i dochodzi do przegrzania i zniszczenia ukadu. Na rysunku 19 przedstawiono schematy wyj przeciwsobnych w stanie zwarcia do masy zarówno dla ukadów TTL-LS jak i CMOS. Rys. 19. Schematy wyj przeciwsobnych w stanie zwarcia do masy ukadów: a) TTL-LS w stanie niskim; b) TTL-LS w stanie wysokim; c) CMOS w stanie niskim; d) CMOS w stanie wysokim.[2] Projekt wspófinansowany ze rodków Europejskiego Funduszu Spoecznego 32