Rozproszona pamiêæ dzielona - 1
|
|
- Amalia Kowalska
- 9 lat temu
- Przeglądów:
Transkrypt
1 Rozproszona pamiêæ dzielona - 1 Wieloprocesor - wiele ma dostêp do wspólnej pamiêci g³ównej Wielokomputer - ka dy ma w³asn¹ pamiêæ g³ówn¹; nie ma wspó³dzielenia pamiêci Aspekt sprzêtowy: Skonstruowanie wieloprocesora jest trudne; - w wieloprocesorze z pojedyncz¹ szyn¹ (ang. bus-based multiprocessor) szyna jest czêsto w¹skim gard³em - w wieloprocesorze z wieloma po³¹czeniami (ang. switched multiprocessor) mo na dodawaæ procesory, ale system jest kosztowny, wolny i z³o ony Du e wielokomputery buduje siê ³atwo Aspekt programowy: Programowanie wieloprocesorów jest proste: dostêp do wspólnej pamiêci, programowe mechanizmy synchronizacji procesów Programowanie wielokomputerów jest trudne: komunikacja poprzez przesy³anie komunikatów; problem gubionych komunikatów, buforowania, zak³adania blokad, etc. Komunikacja w wielokomputerach Przesy³anie komunikatów miêdzy ró nymi przestrzeniami adresowymi DSM (Distributed Shared Memory) (1986, Li & Hudak) Zbiór stacji roboczych po³¹czonych w sieæ lokaln¹ wspó³dzieli jedn¹ stronicowan¹ wirtualn¹ przestrzeñ adresow¹. Odwo³ania do stron lokalnych odbywaj¹ siê sprzêtowo (w tradycyjny sposób), odwo³ania do stron zdalnych powoduj¹ b³¹d braku strony, SO wysy³a komunikat do zdalnej maszyny, która znajduje i przesy³a ¹dan¹ stronê Zalety: ³atwe do zbudowania i programowania Rozproszona pamiêæ dzielona str. 1
2 Wady: s³aba wydajnoœæ ( zdalne migotanie ) Problem: jak zmniejszyæ ruch stron w sieci? Mo liwe rozwi¹zania: - dzieliæ nie ca³¹ przestrzeñ adresow¹, lecz tylko niektóre zmienne - powielaæ dzielone zmienne na ró nych maszynach - podejœcie obiektowe: dzielone obiekty Sposoby realizacji pamiêci dzielonej Wieloprocesor z pojedyncz¹ szyn¹ Pamiêæ P. podr. P. podr. P. podr. Pamiêæ Szyna Dostêp do pamiêci poprzez szynê Rozstrzyganie konfliktów w dostêpie do szyny Szyna potencjalnym w¹skim gard³em (k³opoty ze skalowalnoœci¹) - do 64 Pods³uchuj¹ca pamiêæ podrêczna (ang. snooping cache) Protoko³y zapewniaj¹ce zgodnoœæ danych przechowywanych w pamiêci podrêcznej (ang. cache consistency protocol) Natychmiastowe pisanie (ang. write through) Akcja podjêta przez pamiêæ podrêczn¹ w reakcji na dzia³anie w³asnego : Czytanie - nie ma: pobierz dane z pamiêci i umieœæ w pamiêci podrêcznej - jest: pobierz dane z lokalnej pamiêci podrêcznej Pisanie - nie ma: uaktualnij dane w pamiêci i umieœæ w pamiêci podrêcznej - jest: uaktualnij pamiêæ i pamiêæ podrêczn¹ Rozproszona pamiêæ dzielona str. 2 Szyna
3 Akcja podjêta przez pamiêæ podrêczn¹ w reakcji na dzia³anie zdalnego : Pisanie - jest: uniewa nij dane w lokalnej pamiêci podrêcznej Wpp: nic nie rób Jednokrotne pisanie (ang. write once) Mo liwy stan bloku pamiêci podrêcznej: Uniewa niony - blok pamiêci podrêcznej nie zawiera aktualnych danych Czysty - pamiêæ zawiera aktualne dane, blok mo e przebywaæ w innych pamiêciach podrêcznych Brudny - pamiêæ nie zawiera aktualnych danych, bloku nie ma w innych pamiêciach podrêcznych Przyk³ad: W 1 Czysty Stan inicjalny S³owo W o wartoœci W 1 jest w pamiêci i w pamiêci podrêcznej maszyny B W 1 W 1 Czysty Czysty A czyta s³owo W i dostaje W 1. B nie reaguje na polecenie czytania, robi to pamiêæ g³ówna W 2 W 1 Brudny Uniewa. A zapisuje W 2. B pods³uchuje szynê, widzi polecenie pisania i uniewa nia swoj¹ kopiê. Kopia A jest oznaczona jako brudna Rozproszona pamiêæ dzielona str. 3
4 W 3 W 1 Brudny Uniewa. A znowu zapisuje W. Ta i kolejne operacje pisania s¹ wykonywane lokalnie, bez obci¹ ania szyny W 3 W 1 W 3 Uniewa. Uniewa. Brudny Cechy tego protoko³u: C czyta lub zapisuje W. A widzi ¹danie (pods³uchuje szynê), dostarcza wartoœæ i uniewa nia w³asn¹ kopiê. C ma teraz jedyn¹ aktualn¹ kopiê Zgodnoœæ uzyskuje siê dziêki temu, e wszystkie pamiêci podrêczne pods³uchuj¹ co transmituje szyna Protokó³ jest wbudowany w jednostkê zarz¹dzaj¹c¹ pamiêci¹ Ca³y algorytm wykonuje siê w czasie krótszym od cyklu pamiêci Wieloprocesor w pierœcieniu Memnet Pojedyncza maszyna MMU Pam. Pam. podr. dom. Pamiêæ prywatna Rozproszona pamiêæ dzielona str. 4
5 Blok Tablica bloków Wa ny Wy³¹czny Domowy Przerwanie Po³o enie Pojedyncza przestrzeñ adresowa sk³ada siê z czêœci prywatnej i dzielonej Czêœæ dzielona jest wspólna dla wszystkich maszyn i rozproszona miêdzy nimi; sk³ada siê z bloków 32-bajtowych (jednostka transmisji). Ka dy taki blok ma swoj¹ maszynê domow¹ (która trzyma dla niego pamiêæ fizyczn¹) Tablica bloków zawiera po jednej pozycji dla ka dego bloku pamiêci dzielonej. Znaczenie bitów (pól): Wa ny - blok jest w pamiêci podrêcznej i jest aktualny Wy³¹czny - lokalna kopia jest jedyn¹ Domowy - komputer jest domowym komputerem tego bloku Przerwanie - u ywany do wymuszania przerwañ Po³o enie - po³o enie bloku w pamiêci podrêcznej (jeœli jest obecny i aktualny) Protokó³: Czytanie: jeœli blok jest dostêpny, to zostaje odczytany; wpp interfejs czeka na eton, wk³ada do pierœcienia pakiet z ¹daniem odczytu (adres + 32 bajtowe pole). Interfejs maszyny, która ma ten blok, wstawi go do tego pakietu (ew. czyszcz¹c bit wy³¹cznoœci) Jeœli ¹daj¹ca maszyna nie ma w pamiêci podrêcznej miejsca na ten blok, to odsy³a do domu losowy cudzy blok Rozproszona pamiêæ dzielona str. 5
6 Pisanie: Jeœli zapisywany blok jest obecny i jest to jedyna kopia, to zapis jest lokalny. Jeœli jest obecny, ale nie jest to jedyna kopia, to interfejs wysy³a najpierw komunikat z poleceniem uniewa nienia pozosta³ych kopii. Po powrocie tego komunikatu wykonuje lokalny zapis i ustawia bit wy³¹cznoœci. Jeœli bloku nie ma, to zostaje wys³any komunikat z ¹daniem odczytu i uniewa nienia. Pierwsza maszyna posiadaj¹ca blok kopiuje go do pakietu i likwiduje w³asn¹ kopiê. Wszystkie pozosta³e likwiduj¹ swoje kopie. Blok po dotarciu do adresata zostaje zapamiêtany i zapisany Wieloprocesor z wieloma po³¹czeniami Problem skalowalnoœci: rozbudowanie systemu o du ¹ liczbê procesorów wymaga zwiêkszenia przepustowoœci ³¹czy komunikacyjnych Mo liwy sposób: budowa systemu jako hierarchii Pojedyncze grono (ang. cluster) sk³ada siê z kilku i z pamiêci po³¹czonych szyn¹. System sk³ada siê z wielu takich gron po³¹czonych szyn¹ poprzez specjalny interfejs (tzw. supergrono). Supergrona równie mo na ³¹czyæ ze sob¹ szyn¹ (poprzez interfejs) tworz¹c jeszcze wiêksze systemy Przyk³ad: maszyna Dash (Directory Architecture for Shared Memory) zbudowana w Stanford University. Sk³ada siê z 16 gron, ka de grono zawiera 4, 16M pamiêci globalnej (czyli ³¹cznie jest 256M pamiêci globalnej) i urz¹dzenia we-wy. Ka de ma pamiêæ podrêczn¹ i mo e pods³uchiwaæ lokaln¹ szynê (i tylko tê). W specjalnych katalogach (1M pozycji 18-to bitowych, po jednej dla ka dego bloku) przechowuje siê informacje o po³o eniu 16. bajtowych bloków, których w³aœcicielem jest dane grono (mapa bitowa: nr bloku numer grona oraz opis stanu: Niebuforowany, Czysty, Brudny). Dostêp do bloku mo e wymagaæ przes³ania wielu komunikatów Rozproszona pamiêæ dzielona str. 6
7 Wieloprocesory typu NUMA Sprzêtowe buforowanie w du ych wieloprocesorach jest kosztowne Inne rozwi¹zania: NUMA (NonUniform Memory Access). Maszyna typu NUMA ma pojedyncz¹ wirtualn¹ przestrzeñ adresow¹ widzian¹ przez wszystkie. Dostêp do zdalnej pamiêci jest du o wolniejszy ni dostêp lokalny i nie próbuje siê niwelowaæ tej ró nicy za pomoc¹ sprzêtowego buforowania Pierwsza maszyna typu NUMA: Cm* (Jones, 1977) Ka de grono sk³ada siê z, mikroprogramowalnego MMU, modu³u pamiêci, ew. urz¹dzeñ we-wy po³¹czonych szyn¹. Nie ma pamiêci podrêcznej ani nas³uchiwania szyny. Maszyna sk³ada siê z wielu gron po³¹czonych szyn¹ MMU realizuje ¹danie do lokalnej pamiêci w tradycyjny sposób. ¹danie do zdalnej pamiêci zamienia na pakiet i wysy³a szyn¹ do zdalnego MMU W maszynach typu UMA (Uniform Memory Access) lokalizacja strony nie ma kluczowego znaczenia (bo dziêki buforowaniu strona i tak zostanie przeniesiona tam, gdzie jest potrzebna) W maszynach typu NUMA lokalizacja ma decyduj¹ce znaczenie dla wydajnoœci systemu: Strony mog¹ mieæ z góry przypisane po³o enie Jeœli odwo³uje siê do strony, która nie jest odwzorowana do jego przestrzeni adresowej, to jest generowany b³¹d braku strony; SO mo e wówczas podj¹æ decyzjê o: - utworzeniu kopii strony lub odwzorowaniu jej do pamiêci zdalnej (strona tylko do czytania) - o przes³aniu strony do procesora zg³aszaj¹cego ¹danie lub odwzorowaniu jej do pamiêci zdalnej (strona do czyt. i pisania) Niezale nie od przyjêtego rozwi¹zania kolejne odwo³ania do tej strony odbywaj¹ siê sprzêtowo Rozproszona pamiêæ dzielona str. 7
8 Zwykle specjalny proces demon (page scanner) okresowo zbiera statystyki o odwo³aniach lokalnych i zdalnych i ew. modyfikuje wczeœniejsze decyzje. Mo e tak e zamroziæ lokalizacjê strony na jakiœ czas Porównanie systemów pamiêci dzielonej Buforowanie sprzêtowe Buforowanie programowe Zarz¹dzane przez MMU Zarz¹dzane przez SO Zarz¹dzane przez system wspom. jêz. Wieloprocesor z pojedyncz¹ szyn¹ Wieloprocesor z wieloma po³¹czen. Maszyna typu NUMA DSM strony Œciœle Firefly Dash Cm* Ivy Munin powi¹zane Jedn. trans. Blok pamiêci podrêcznej Blok pamiêci podrêcznej Zdalny dostêp sprzêtowo Strona Strona DSM zmienne dzielone Struktura danych DSM obiekty Orca, Linda Obiekt Zdalny dostêp programowo LuŸno powi¹z 1.Wieloprocesor z pojedyncz¹ szyn¹: obs³uga pamiêci dzielonej realizowana ca³kowicie sprzêtowo 2.Wieloprocesor z wieloma po³¹czeniami: sprzêtowe buforowanie, ale programowe struktury danych przechowuj¹ informacje o po³o eniu buforowanych bloków. Zgodnoœæ zachowuje siê dziêki stosowaniu z³o onych algorytmów, zwykle realizowanych prez mikrokod MMU 3.Maszyny typu NUMA: rozwi¹zanie hybrydowe. mo e czytaæ/pisaæ z/do wspólnej wirtualnej przestrzeni adresowej, ale buforowanie (kopiowanie i migracja stron) jest kontrolowane programowo Rozproszona pamiêæ dzielona str. 8
9 4.DSM - strony: nie mo e bezpoœrednio siêgaæ do pamiêci zdalnej; obs³uga b³êdów braku zdalnej strony odbywa siê programowo (SO) 5.DSM - zmienne dzielone: nie ma pojedynczej pamiêci wspólnej, informacje o dzielonych strukturach danych dostarcza u ytkownik, 6.DSM - obiekty: zdalny dostêp tylko poprzez chronione metody (u³atwia zachowanie zgodnoœci obiektów), wszystko realizowane programowo Podsumowanie 1.Liniowa, dzielona wirtualna przestrzeñ adresowa? 2.Mo liwe operacje 3.Kapsu³kowanie i metody? 4.Czy zdalny dostêp jest mo liwy w sprzêcie? 5.Kto zamienia zdalne ¹dania dostêpu do pamiêci w komunikaty? 6.Œrodek transmisji 7.Kto realizuje migracjê danych? 8.Jednostka transmisji Pojedyncza Wiele NUMA DSM DSM DSM szyna po³¹czeñ strona zm. dziel. obiekt 1 Tak Tak Tak Tak Nie Nie 2 Czyt/Pis Czyt/Pis Czyt/Pis Czyt/Pis Czyt/Pis Ogólne 3 Nie Nie Nie Nie Nie Tak 4 Tak Tak Tak Nie Nie Nie 5 MMU MMU MMU SO System System wspom. j. wspom. j. 6 Szyna Szyna Szyna Sieæ Sieæ Sieæ 7 Sprzêt Sprzêt Oprogr. Oprogr. Oprogr. Oprogr. 8 Blok Blok Strona Strona Zmienna dzielona Obiekt Rozproszona pamiêæ dzielona str. 9
Schematy zarzadzania pamięcia
Schematy zarzadzania pamięcia Segmentacja podział obszaru pamięci procesu na logiczne jednostki segmenty o dowolnej długości. Postać adresu logicznego: [nr segmentu, przesunięcie]. Zwykle przechowywana
Stronicowanie na ¹danie
Pamiêæ wirtualna Umo liwia wykonywanie procesów, pomimo e nie s¹ one w ca³oœci przechowywane w pamiêci operacyjnej Logiczna przestrzeñ adresowa mo e byæ du o wiêksza od fizycznej przestrzeni adresowej
System operacyjny MACH
Emulacja w systemie MCH System operacyjny MCH 4. SD Systemu V HP/UX MS-DOS VMS inne Mikrojądro Zbigniew Suski Zbigniew Suski Podstawowe cele projektu MCH! Dostarczenie podstawy do budowy innych systemów
Architektura komputerów
Architektura komputerów Tydzień 12 Wspomaganie systemu operacyjnego: pamięć wirtualna Partycjonowanie Pamięć jest dzielona, aby mogło korzystać z niej wiele procesów. Dla jednego procesu przydzielana jest
Wstęp do programowania 2
Wstęp do programowania 2 wykład 10 Zadania Agata Półrola Wydział Matematyki UŁ 2005/2006 http://www.math.uni.lodz.pl/~polrola Współbieżność dotychczasowe programy wykonywały akcje sekwencyjnie Ada umożliwia
Procesory wielordzeniowe (multiprocessor on a chip) Krzysztof Banaś, Obliczenia wysokiej wydajności.
Procesory wielordzeniowe (multiprocessor on a chip) 1 Procesory wielordzeniowe 2 Procesory wielordzeniowe 3 Konsekwencje prawa Moore'a 4 Procesory wielordzeniowe 5 Intel Nehalem 6 Architektura Intel Nehalem
Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne.
Wykład 8 Systemy komputerowe ze współdzieloną pamięcią operacyjną, struktury i cechy funkcjonalne. Części wykładu: 1. Ogólny podział struktur systemów równoległych 2. Rodzaje systemów komputerowych z pamięcią
UTK ARCHITEKTURA PROCESORÓW 80386/ Budowa procesora Struktura wewnętrzna logiczna procesora 80386
Budowa procesora 80386 Struktura wewnętrzna logiczna procesora 80386 Pierwszy prawdziwy procesor 32-bitowy. Zawiera wewnętrzne 32-bitowe rejestry (omówione zostaną w modułach następnych), pozwalające przetwarzać
Pamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4
Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,
obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora)
Pamięć operacyjna (main memory) obszar bezpośrednio dostępny dla procesora rozkazy: load, store (PAO rejestr procesora) cykl rozkazowy: pobranie rozkazu z PAO do rejestru rozkazów dekodowanie realizacja
Systemy rozproszone. na użytkownikach systemu rozproszonego wrażenie pojedynczego i zintegrowanego systemu.
Systemy rozproszone Wg Wikipedii: System rozproszony to zbiór niezależnych urządzeń (komputerów) połączonych w jedną, spójną logicznie całość. Połączenie najczęściej realizowane jest przez sieć komputerową..
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej I NIC sieci Pamięć operacyjna Przerwania Przerwania
Ograniczenia efektywności systemu pamięci
Ograniczenia efektywności systemu pamięci Parametry pamięci : opóźnienie (ang. latency) - czas odpowiedzi pamięci na żądanie danych przez procesor przepustowość systemu pamięci (ang. bandwidth) - ilość
Architektura komputerów
Architektura komputerów Wykład 13 Jan Kazimirski 1 KOMPUTERY RÓWNOLEGŁE 2 Klasyfikacja systemów komputerowych SISD Single Instruction, Single Data stream SIMD Single Instruction, Multiple Data stream MISD
5. Model komunikujących się procesów, komunikaty
Jędrzej Ułasiewicz str. 1 5. Model komunikujących się procesów, komunikaty Obecnie stosuje się następujące modele przetwarzania: Model procesów i komunikatów Model procesów komunikujących się poprzez pamięć
Architektura komputerów. Układy wejścia-wyjścia komputera
Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs
Dr inż. hab. Siergiej Fialko, IF-PK,
Dr inż. hab. Siergiej Fialko, IF-PK, http://torus.uck.pk.edu.pl/~fialko sfialko@riad.pk.edu.pl 1 Osobliwości przedmiotu W podanym kursie główna uwaga będzie przydzielona osobliwościom symulacji komputerowych
Systemy rozproszone System rozproszony
Systemy rozproszone Wg Wikipedii: System rozproszony to zbiór niezależnych urządzeń (komputerów) połączonych w jedną, spójną logicznie całość. Połączenie najczęściej realizowane jest przez sieć komputerową.
współbieżność - zdolność do przetwarzania wielu zadań jednocześnie
Systemy rozproszone Wg Wikipedii: System rozproszony to zbiór niezależnych urządzeń (komputerów) połączonych w jedną, spójną logicznie całość. Połączenie najczęściej realizowane jest przez sieć komputerową.
Zarządzanie pamięcią operacyjną
SOE Systemy Operacyjne Wykład 7 Zarządzanie pamięcią operacyjną dr inż. Andrzej Wielgus Instytut Mikroelektroniki i Optoelektroniki WEiTI PW Hierarchia pamięci czas dostępu Rejestry Pamięć podręczna koszt
Podstawy Techniki Mikroprocesorowej wykład 13: MIMD. Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej
Podstawy Techniki Mikroprocesorowej wykład 13: MIMD Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Kompjuter eta jest i klasyfikacja jednostka centralna
Klient-Serwer Komunikacja przy pomocy gniazd
II Klient-Serwer Komunikacja przy pomocy gniazd Gniazda pozwalają na efektywną wymianę danych pomiędzy procesami w systemie rozproszonym. Proces klienta Proces serwera gniazdko gniazdko protokół transportu
Działanie systemu operacyjnego
Działanie systemu operacyjnego Budowa systemu komputerowego Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej Pamięć
Działanie systemu operacyjnego
Budowa systemu komputerowego Działanie systemu operacyjnego Jednostka centralna dysku Szyna systemowa (magistrala danych) drukarki pamięci operacyjnej sieci Pamięć operacyjna Przerwania Przerwania Przerwanie
1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH
1. ARCHITEKTURY SYSTEMÓW KOMPUTEROWYCH 1 Klasyfikacje komputerów Podstawowe architektury używanych obecnie systemów komputerowych można podzielić: 1. Komputery z jednym procesorem 2. Komputery równoległe
Wykład 2: Budowanie sieci lokalnych. A. Kisiel, Budowanie sieci lokalnych
Wykład 2: Budowanie sieci lokalnych 1 Budowanie sieci lokalnych Technologie istotne z punktu widzenia konfiguracji i testowania poprawnego działania sieci lokalnej: Protokół ICMP i narzędzia go wykorzystujące
Architektura komputerów
Architektura komputerów Tydzień 6 RSC i CSC Znaczenie terminów CSC Complete nstruction Set Computer komputer o pełnej liście rozkazów. RSC Reduced nstruction Set Computer komputer o zredukowanej liście
Podstawy Informatyki DMA - Układ bezpośredniego dostępu do pamięci
Układ Podstawy Informatyki - Układ bezpośredniego dostępu do pamięci alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu Układ 1 Układ Wymiana informacji Idea Zasady pracy maszyny W Architektura
Architektura systemu komputerowego. Działanie systemu komputerowego. Przerwania. Obsługa przerwań (Interrupt Handling)
Struktury systemów komputerowych Architektura systemu komputerowego Działanie systemu komputerowego Struktura we/wy Struktura pamięci Hierarchia pamięci Ochrona sprzętowa Architektura 2.1 2.2 Działanie
dr inż. Jarosław Forenc
Informatyka 2 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr III, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (24.01.2011) dr inż. Jarosław Forenc Rok akademicki
Architektura komputerów
Architektura komputerów Wykład 7 Jan Kazimirski 1 Pamięć podręczna 2 Pamięć komputera - charakterystyka Położenie Procesor rejestry, pamięć podręczna Pamięć wewnętrzna pamięć podręczna, główna Pamięć zewnętrzna
Bazy danych. Andrzej Łachwa, UJ, 2013 andrzej.lachwa@uj.edu.pl www.uj.edu.pl/web/zpgk/materialy 9/15
Bazy danych Andrzej Łachwa, UJ, 2013 andrzej.lachwa@uj.edu.pl www.uj.edu.pl/web/zpgk/materialy 9/15 Przechowywanie danych Wykorzystanie systemu plików, dostępu do plików za pośrednictwem systemu operacyjnego
Programowanie równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz
Programowanie równoległe i rozproszone Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz 23 października 2009 Spis treści Przedmowa...................................................
SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią
Wrocław 2007 SYSTEMY OPERACYJNE WYKLAD 4 - zarządzanie pamięcią Paweł Skrobanek C-3, pok. 323 e-mail: pawel.skrobanek@pwr.wroc.pl www.equus.wroc.pl/studia.html 1 PLAN: 2. Pamięć rzeczywista 3. Pamięć wirtualna
Stronicowanie w systemie pamięci wirtualnej
Pamięć wirtualna Stronicowanie w systemie pamięci wirtualnej Stronicowanie z wymianą stron pomiędzy pamięcią pierwszego i drugiego rzędu. Zalety w porównaniu z prostym stronicowaniem: rozszerzenie przestrzeni
Urządzenia zewnętrzne
Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...
ξ II.UWr Wprowadzenie do STM
ξ KS @.UWr Wprowadzenie do STM Marek Materzok ZOSA 2007 ξ KS @.UWr Wprowadzenie Były sobie komputery. Wykonywały programy instrukcja po instrukcji i wszyscy byli szczęśliwi... ξ KS @.UWr Wprowadzenie Były
Działanie systemu operacyjnego
Działanie systemu operacyjnego Budowa systemu komputerowego I NIC Jednostka centralna Sterownik dysku Sterownik drukarki Sterownik sieci Szyna systemowa (magistrala danych) Sterownik pamięci operacyjnej
System plików warstwa fizyczna
System plików warstwa fizyczna Dariusz Wawrzyniak Plan wykładu Przydział miejsca na dysku Zarządzanie wolną przestrzenią Implementacja katalogu Przechowywanie podręczne Integralność systemu plików Semantyka
System plików warstwa fizyczna
System plików warstwa fizyczna Dariusz Wawrzyniak Przydział miejsca na dysku Zarządzanie wolną przestrzenią Implementacja katalogu Przechowywanie podręczne Integralność systemu plików Semantyka spójności
Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface (ODI); Packet driver
BUDOWA KART SIECIOWYCH I ZASADA DZIAŁANIA Karty sieciowe i sterowniki kart sieciowych Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface
System plików warstwa fizyczna
System plików warstwa fizyczna Dariusz Wawrzyniak Przydział miejsca na dysku Przydział ciągły (ang. contiguous allocation) cały plik zajmuje ciąg kolejnych bloków Przydział listowy (łańcuchowy, ang. linked
Pomoc dla użytkowników systemu asix 6. www.asix.com.pl. Strategia buforowa
Pomoc dla użytkowników systemu asix 6 www.asix.com.pl Strategia buforowa Dok. Nr PLP6024 Wersja: 29-01-2010 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące w tekście
METODY ELIMINACJI STUDENTÓW INFORMATYKI. Czyli co student INF-EKA powinien wiedzieć o MESI...
METODY ELIMINACJI STUDENTÓW INFORMATYKI Czyli co student INF-EKA powinien wiedzieć o MESI... copyright Mahryanuss 2004 Data Cache Consistency Protocol Czyli po naszemu protokół zachowujący spójność danych
Weryfikacja protokołu zgodności cachu COMA
Weryfikacja protokołu zgodności cachu COMA Krzysztof Nozderko kn201076@students.mimuw.edu.pl 8 maj 2006 Architektura systemu Communication Bus Wiele procesorów Każdy procesor ma swoja lokalna pamięć (cache)
Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Obliczenia równoległe i rozproszone. Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz
Obliczenia równoległe i rozproszone Praca zbiorowa pod redakcją Andrzeja Karbowskiego i Ewy Niewiadomskiej-Szynkiewicz 15 czerwca 2001 Spis treści Przedmowa............................................
Procesor ma architekturę rejestrową L/S. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset nand Rx, Ry, A add Rx, #1, Rz store Rx, [Rz]
Procesor ma architekturę akumulatorową. Wskaż rozkazy spoza listy tego procesora. bgt Rx, Ry, offset or Rx, Ry, A add Rx load A, [Rz] push Rx sub Rx, #3, A load Rx, [A] Procesor ma architekturę rejestrową
16. Taksonomia Flynn'a.
16. Taksonomia Flynn'a. Taksonomia systemów komputerowych według Flynna jest klasyfikacją architektur komputerowych, zaproponowaną w latach sześćdziesiątych XX wieku przez Michaela Flynna, opierająca się
asix5 Podręcznik użytkownika Strategia buforowa
asix5 Podręcznik użytkownika Podręcznik użytkownika Dok. Nr PLP5024 Wersja: 29-07-2007 Podręcznik użytkownika asix5 ASKOM i asix to zastrzeżone znaki firmy ASKOM Sp. z o. o., Gliwice. Inne występujące
Budowa systemów komputerowych
Budowa systemów komputerowych dr hab. inż. Krzysztof Patan, prof. PWSZ Instytut Politechniczny Państwowa Wyższa Szkoła Zawodowa w Głogowie k.patan@issi.uz.zgora.pl Współczesny system komputerowy System
8. Konfiguracji translacji adresów (NAT)
8. Konfiguracji translacji adresów (NAT) Translacja adresów nazywana również maskaradą IP jest mechanizmem tłumaczenia adresów prywatnych sieci lokalnej na adresy publiczne otrzymane od operatora. Rozróżnia
Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.
Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala
Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin
Podstawy techniki cyfrowej Układy wejścia-wyjścia mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Układem wejścia-wyjścia nazywamy układ elektroniczny pośredniczący w wymianie informacji pomiędzy procesorem
Struktura systemów komputerowych
Struktura systemów komputerowych Działanie systemu komputerowego Struktury WE/WY Struktura pamięci Hierarchia pamięci Ochrona sprzętowa Ogólna architektura systemu Wykład 6, Systemy operacyjne (studia
Podstawy Informatyki Układ przerwań
maszyny W Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu maszyny W 1 Wprowadzenie Przerwania we współczesnych procesorach Rodzaje systemów przerwań Cykl rozkazowy
Mosty przełączniki. zasady pracy pętle mostowe STP. Domeny kolizyjne, a rozgłoszeniowe
Mosty przełączniki zasady pracy pętle mostowe STP Domeny kolizyjne, a rozgłoszeniowe 1 Uczenie się mostu most uczy się na podstawie adresu SRC gdzie są stacje buduje na tej podstawie tablicę adresów MAC
Wykład 2 Podstawowe pojęcia systemów równoległych, modele równoległości, wydajność obliczeniowa, prawo Amdahla/Gustafsona
Wykład 2 Podstawowe pojęcia systemów równoległych, modele równoległości, wydajność obliczeniowa, prawo Amdahla/Gustafsona Spis treści: 1. Równoległe systemy komputerowe a rozproszone systemy komputerowe,
Technologie informacyjne (2) Zdzisław Szyjewski
Technologie informacyjne (2) Zdzisław Szyjewski Technologie informacyjne Technologie pracy z komputerem Funkcje systemu operacyjnego Przykłady systemów operacyjnych Zarządzanie pamięcią Zarządzanie danymi
Zwielokrotnianie i spójność
Zwielokrotnianie i spójność Cezary Sobaniec 1 Zwielokrotnianie Zwielokrotnianie polega na utrzymywaniu wielu kopii danych (obiektów) na niezależnych serwerach Cele zwielokrotniania 1. zwiększenie efektywności
3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 24 stycznia 2009 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle. Krzysztof Banaś, Obliczenia wysokiej wydajności.
Wydajność systemów a organizacja pamięci, czyli dlaczego jednak nie jest aż tak źle Krzysztof Banaś, Obliczenia wysokiej wydajności. 1 Organizacja pamięci Organizacja pamięci współczesnych systemów komputerowych
System pamięci. Pamięć wirtualna
System pamięci Pamięć wirtualna Pamięć wirtualna Model pamięci cache+ram nie jest jeszcze realistyczny W rzeczywistych systemach działa wiele programów jednocześnie Każdy może używać tej samej przestrzeni
Magistrale systemowe: Magistrala PCI
Systemy komputerowe Magistrale systemowe: Magistrala PCI Magistrala jest - - do jednego lub kilku miejsc przeznaczenia.! $ $ magistrali. Natomiast % & $( Sposób wykorzystania - linii magistrali danych
Programowanie Strukturalne i Obiektowe Słownik podstawowych pojęć 1 z 5 Opracował Jan T. Biernat
Programowanie Strukturalne i Obiektowe Słownik podstawowych pojęć 1 z 5 Program, to lista poleceń zapisana w jednym języku programowania zgodnie z obowiązującymi w nim zasadami. Celem programu jest przetwarzanie
Routing. mgr inż. Krzysztof Szałajko
Routing mgr inż. Krzysztof Szałajko Modele odniesienia 7 Aplikacji 6 Prezentacji 5 Sesji 4 Transportowa 3 Sieciowa 2 Łącza danych 1 Fizyczna Aplikacji Transportowa Internetowa Dostępu do sieci Wersja 1.0
Budowa komputera Komputer computer computare
11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału
Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:
Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej
Wątek - definicja. Wykorzystanie kilku rdzeni procesora jednocześnie Zrównoleglenie obliczeń Jednoczesna obsługa ekranu i procesu obliczeniowego
Wątki Wątek - definicja Ciąg instrukcji (podprogram) który może być wykonywane współbieżnie (równolegle) z innymi programami, Wątki działają w ramach tego samego procesu Współdzielą dane (mogą operować
Architektura komputerów
Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci
Prezentacja systemu RTLinux
Prezentacja systemu RTLinux Podstawowe założenia RTLinux jest system o twardych ograniczeniach czasowych (hard real-time). Inspiracją dla twórców RTLinux a była architektura systemu MERT. W zamierzeniach
System komputerowy. System komputerowy
System komputerowy System komputerowy System komputerowy układ współdziałających ze sobą (według pewnych zasad) dwóch składowych: sprzętu komputerowego (hardware) oraz oprogramowania (software) po to,
Opis funkcjonalny i architektura. Modu³ sterownika mikroprocesorowego KM535
Opis funkcjonalny i architektura Modu³ sterownika mikroprocesorowego KM535 Modu³ KM535 jest uniwersalnym systemem mikroprocesorowym do pracy we wszelkiego rodzaju systemach steruj¹cych. Zastosowanie modu³u
Ograniczenia efektywności systemu pamięci
Ograniczenia efektywności systemu pamięci Parametry pamięci : opóźnienie (ang. latency) - czas odpowiedzi pamięci na żądanie danych przez procesor przepustowość systemu pamięci (ang. bandwidth) - ilość
Koncepcja wirtualnej pracowni GIS w oparciu o oprogramowanie open source
Koncepcja wirtualnej pracowni GIS w oparciu o oprogramowanie open source Dr inż. Michał Bednarczyk Uniwersytet Warmińsko-Mazurski w Olsztynie Wydział Geodezji i Gospodarki Przestrzennej Katedra Geodezji
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW
MOŻLIWOŚCI PROGRAMOWE MIKROPROCESORÓW Projektowanie urządzeń cyfrowych przy użyciu układów TTL polegało na opracowaniu algorytmu i odpowiednim doborze i zestawieniu układów realizujących różnorodne funkcje
GIT. System Kontroli wersji GIT. Rafał Kalinowski
GIT System Kontroli wersji GIT Rafał Kalinowski Agenda Czym jest GIT? Modele pracy Możliwości GIT a Kilka słów o terminologii Obiekty w GIT ie? Struktura zmian Operacje zdalne i lokalne Podstawowe operacje
Systemy operacyjne III
Systemy operacyjne III WYKŁAD Jan Kazimirski Pamięć wirtualna Stronicowanie Pamięć podzielona na niewielki bloki Bloki procesu to strony a bloki fizyczne to ramki System operacyjny przechowuje dla każdego
Operacje na plikach. Organizacja systemu plików. Typy plików. Struktury plików. Pliki indeksowane. Struktura wewn etrzna
Organizacja systemu plików organizacja logiczna pliku: rekordy o sta lej lub zmiennej d lugości np. w systemie Unix typowo pliki zorganizowane sa jako sekwencje bajtów, zatem sa to rekordy o sta lej d
Architektura Komputerów
1/3 Architektura Komputerów dr inż. Robert Jacek Tomczak Uniwersytet Przyrodniczy w Poznaniu Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne dla programisty, atrybuty
Magistrala systemowa (System Bus)
Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki
Systemy wbudowane Mikrokontrolery
Systemy wbudowane Mikrokontrolery Budowa i cechy mikrokontrolerów Architektura mikrokontrolerów rodziny AVR 1 Czym jest mikrokontroler? Mikrokontroler jest systemem komputerowym implementowanym w pojedynczym
Multiprocessor Shared-Memory Information Exchange. Damian Klata, Adam Bułak
Multiprocessor Shared-Memory Information Exchange Damian Klata, Adam Bułak Wstęp Zajmiemy się analizą protokołu opartego na komunikacji przez pamięć dzieloną opracowany przez firmę Westinghouse. Protokół
Mikroprocesor Operacje wejścia / wyjścia
Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych
PRZERWANIA. P1 - Procedura obslugi przerwania. Obsługa zdarzenia Z1 poprzez procedurę obsługi przerwania P1
PRZERWANIA 1. Obsługa zdarzeń poprzez Obsługa polega na przerwaniu aktualnie wykonywanego procesu i wykonaniu procedury przypisanej danemu zdarzeniu gdy takie zdarzenie zajdzie. Procedura nazywa się procedurą
Oferta na dostarczenie systemu. monitorowania pojazdów z. wykorzystaniem technologii GPS/GPRS. dedykowanego dla zarz¹dzania oraz
Polska Flota GPS CL entrum ogistyczne NAVICOM Wsparcie Logistyczne Floty GPS Oferta na dostarczenie systemu monitorowania pojazdów z wykorzystaniem technologii GPS/GPRS dedykowanego dla zarz¹dzania oraz
SYSTEMY OPERACYJNE: STRUKTURY I FUNKCJE (opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX)
(opracowano na podstawie skryptu PP: Królikowski Z., Sajkowski M. 1992: Użytkowanie systemu operacyjnego UNIX) W informatyce występują ściśle obok siebie dwa pojęcia: sprzęt (ang. hardware) i oprogramowanie
micro Programator ISP mikrokontrolerów AVR zgodny z STK500v2 Opis Obs³ugiwane mikrokontrolery Wspó³praca z programami Podstawowe w³aœciwoœci - 1 -
STK500v2 Programator ISP mikrokontrolerów AVR zgodny z STK500v2 Opis Obs³ugiwane mikrokontrolery Programator STK500v2 jest programatorem ISP 8-bitowych mikrokontrolerów AVR firmy Atmel. Pod³¹czany do portu
Układ sterowania, magistrale i organizacja pamięci. Dariusz Chaberski
Układ sterowania, magistrale i organizacja pamięci Dariusz Chaberski Jednostka centralna szyna sygnałow sterowania sygnały sterujące układ sterowania sygnały stanu wewnętrzna szyna danych układ wykonawczy
Industrial Ethernet Dokumentacja techniczna połączenia Sterowniki S7-400(300) firmy Siemens - System PRO-2000 firmy MikroB
Industrial Ethernet Dokumentacja techniczna połączenia Sterowniki S7-400(300) firmy Siemens - System PRO-2000 firmy MikroB Zawartość: 1. Konfiguracja sterownika (STEP-7) 2. Definicja połączenia (STEP-7)
2009-03-21. Paweł Skrobanek. C-3, pok. 321 e-mail: pawel.skrobanek@pwr.wroc.pl http://pawel.skrobanek.staff.iiar.pwr.wroc.pl
Wrocław 2007-09 SYSTEMY OPERACYJNE WYKLAD 2 Paweł Skrobanek C-3, pok. 321 e-mail: pawel.skrobanek@pwr.wroc.pl http://pawel.skrobanek.staff.iiar.pwr.wroc.pl 1 PLAN: 2. Usługi 3. Funkcje systemowe 4. Programy
Kurs programowania. Wstęp - wykład 0. Wojciech Macyna. 22 lutego 2016
Wstęp - wykład 0 22 lutego 2016 Historia Simula 67 język zaprojektowany do zastosowan symulacyjnych; Smalltalk 80 pierwszy język w pełni obiektowy; Dodawanie obiektowości do języków imperatywnych: Pascal
Algorytmy dla maszyny PRAM
Instytut Informatyki 21 listopada 2015 PRAM Podstawowym modelem służącym do badań algorytmów równoległych jest maszyna typu PRAM. Jej głównymi składnikami są globalna pamięć oraz zbiór procesorów. Do rozważań
3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 17 marca 2014 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych
Dodatek B. Zasady komunikacji z otoczeniem w typowych systemach komputerowych B.1. Dostęp do urządzeń komunikacyjnych Sterowniki urządzeń zewnętrznych widziane są przez procesor jako zestawy rejestrów
3 Literatura. c Dr inż. Ignacy Pardyka (Inf.UJK) ASK SP.06 Rok akad. 2011/2012 2 / 22
ARCHITEKTURA SYSTEMÓW KOMPUTEROWYCH struktury procesorów ASK SP.06 c Dr inż. Ignacy Pardyka UNIWERSYTET JANA KOCHANOWSKIEGO w Kielcach Rok akad. 2011/2012 1 Maszyny wirtualne 2 3 Literatura c Dr inż. Ignacy
Algorytmy i Struktury Danych
POLITECHNIKA KRAKOWSKA - WIEiK KATEDRA AUTOMATYKI i TECHNIK INFORMACYJNYCH Algorytmy i Struktury Danych www.pk.edu.pl/~zk/aisd_hp.html Wykładowca: dr inż. Zbigniew Kokosiński zk@pk.edu.pl Wykład 12: Wstęp
SPIS TREŒCI. (Niniejszy MSRF stosuje siê przy badaniu sprawozdañ finansowych sporz¹dzonych za okresy rozpoczynaj¹ce siê 15 grudnia 2009 r. i póÿniej.
MIÊDZYNARODOWY STANDARD REWIZJI FINANSOWEJ 805 BADANIE POJEDYNCZYCH SPRAWOZDAÑ FINANSOWYCH ORAZ OKREŒLONYCH ELEMENTÓW, KONT LUB POZYCJI SPRAWOZDANIA FINANSOWEGO UWAGI SZCZEGÓLNE (Niniejszy MSRF stosuje