Akademia Górniczo- Hutnicza

Transkrypt

1 Akademia Górniczo- Hutnicza im. Stanisława Staszica w Krakowie Wydział Elektrotechniki, Automatyki, Informatyki i Elektroniki Katedra Automatyki Napędu i Urządzeń Przemysłowych mgr inż. Marcin Baszyński Jednofazowy prostownik wielokomórkowy z sinusoidalnym prądem źródła Rozprawa doktorska Promotor: prof. dr hab. inż. Stanisław Piróg Kraków 8

2 Praca naukowa finansowana ze środków Ministerstwa Nauki i Szkolnictwa Wyższego jako projekt badawczy 58/T/6/3 realizowany w latach 6-8 3

3 Pragnę złożyć serdeczne podziękowania panu profesorowi Stanisławowi Pirógowi za pomoc merytoryczną niezbędną do powstania niniejszej pracy. Składam również podziękowania kolegom z zespołu: mgr inż. Jarosławowi Czekońskiemu, mgr inż. Stanisławowi Gąsiorkowi, dr inż. Andrzejowi Mondzikowi, mgr inż. Tomaszowi Siostrzonkowi, dr inż. Robertowi Stali i dr inż. Adamowi Penczkowi za okazaną mi pomoc i życzliwe wsparcie podczas tworzenia pracy. 4

4 Rozdział I... 6 I. Wstęp... 7 I. Wielokomórkowy przekształtnik DC-DC... I.3 Obwód balansujący... 8 I.3. Przekształtniki o parzystej liczbie komórek... Podsumowanie... 6 Rozdział II... 7 II. Zasada działania trójkomórkowego prostownika jednofazowego... 8 II. Dobór kondensatorów wewnętrznych przekształtnika II.3 Dobór kondensatorów wyjściowych przekształtnika... 4 II.4 Wpływ skokowych zmian napięcia zasilania na wartość napięć na kondensatorach II.5 Dobór elementów układu balansującego II.5. Rezystancja obwodu balansującego mniejsza niż rezystancja krytyczna... 5 II.5. Rezystancja obwodu balansującego równa rezystancji krytycznej II.5.3 Rezystancja obwodu balansującego większa niż rezystancja krytyczna II.6 Obwód balansujący w modelu laboratoryjnym przekształtnika II.7 Układ regulacji... 8 II.8 Wejściowe przesunięcie fazowe (współczynnik mocy cos ) Podsumowanie Rozdział III III. Trójkomórkowy prostownik jednofazowy rozruch przekształtnika III. Trójkomórkowy prostownik jednofazowy symulacja z wykorzystaniem układu FPGA III.. Model matematyczny przekształtnika... III... Rozruch układu ładowanie kondensatorów przez diody... 3 III... Ładowanie kondensatorów do napięcia większego od amplitudy napięcia źródła III...3 Normalna praca przekształtnika... 5 III.. Sterowanie przebiegiem symulacji realizowanej w układzie FPGA... 7 III.3 Trójkomórkowy prostownik jednofazowy- stanowisko laboratoryjne... Podsumowanie... 6 Podsumowanie oraz kierunki dalszych badań... 8 Bibliografia... 3 DODATEK A... 7 D.. Schemat obwodu sterowania... 8 D.. Schemat układu sterowania tranzystorami IGBT... 3 D.3. Schemat toru skalowania sygnałów pomiarowych przetwornika A/C... 3 D.4. Schemat toru wejściowego sygnałów binarnych D.5. Schemat toru sterowania sygnałami binarnymi wyjściowymi

5 ROZDZIAŁ I 6

6 I. WSTĘP W pracy tej przedstawiono wyniki badań trójkomórkowego przekształtnika AC/DC. Przekształtniki wielokomórkowe należą do grupy przekształtników energoelektronicznych z wielopoziomową modulacją napięcia wyjściowego [6], [8], [9], [5], [], [], [4] [34], [36] [45]. Układy wielopoziomowe (wymagany kształt napięcia wyjściowego jest składny z więcej niż dwóch poziomów napięcia) są wykorzystywane przy konstruowaniu przekształtników AC/DC, DC/AC, DC/DC, AC/DC/AC, AC/AC. Główną zaletą wielopoziomowości jest zmniejszenie szczytowej wartości składowej zmiennej o częstotliwości impulsowania (lub jej wielokrotności) napięcia wyjściowego, lepszą kompatybilność elektromagnetyczną niż w analogicznych przekształtnikach dwupoziomowych. Modulacja napięcia na wielu poziomach pozwala także na obniżenie dopuszczalnego napięcia roboczego łączników (tranzystorów) oraz obniżenie częstotliwości ich impulsowania (zmniejszenie strat związanych z przełączaniem). Można wyróżnić trzy główne topologie przekształtników wielopoziomowych: kaskadowe (ang. cascaded), poziomowanie za pomocą diod (ang. diode clamped) i poziomowanie za pomocą kondensatorów (ang. capacitor clamped lub flying capacitor). W układach kaskadowych [3] [34], [37] wykorzystuje się np. jednofazowe mostki w układzie H. Poszczególne mostki łączone są kaskadowo tworząc jedną fazę przekształtnika. Każdy z mostków wymaga osobnego, separowanego galwanicznie od pozostałych, nieregulowanego źródła zasilania. Napięcie wyjściowe modulowane jest przez PWM przy przesunięciu fazowym, pomiędzy impulsami sterującymi kolejnymi mostkami w fazie, o /M okresu impulsowania (M liczba mostków w fazie). Modulowane napięcie wyjściowe jest sumą napięć wszystkich połączonych szeregowo mostków H. W realizacji kaskadowych przekształtników wielopoziomowych używa się także mostków trójfazowych [37]. W tym przypadku wymagana jest mniejsza liczba separowanych źródeł napięcia (osobne dla każdego takiego mostka). Jednak układy te wymagają bardziej skomplikowanych układów sterowania niż w przypadku mostków H. Zaletą przekształtników kaskadowych jest utrzymywanie stałej szczytowej wartości składowej zmiennej napięcia (wynikającej z wartości napięcia zastosowanych źródeł). Ponieważ przekształtniki tego typu wymagają dużej liczby separowanych galwanicznie źródeł napięcia, dlatego nadają się do układów z ogniwami fotowoltaicznymi lub ogniwami paliwowymi (ang. fuel cells). Innym sposobem uzyskania wielopoziomowej modulacji jest użycie dzielników pojemnościowych, w których dostęp do poszczególnych napięć uzyskuje się przez diody poziomujące 7

7 (ang. diode clamped) [5], [], [37], [44], [45]. W tego typu układach pojawia się problem z utrzymaniem poprawnego rozkładu napięć na dzielniku pojemnościowym (napięcia na wszystkich kondensatorach w dzielniku powinny być identyczne). Odchylenie napięcia od wymaganej wartości są skutkiem błędów i niedokładności w realizacji sekwencji sterowania oraz różnych wartości upływności kondensatorów. Aby niwelować różnicę w napięciach na kondensatorach dzielnika, wyjście przekształtnika obciąża się dwójnikiem pasywnym (układem balansującym). Dodatkowo wraz z zwiększaniem liczby poziomów napięcia wyjściowego zwiększa się liczba diod użytych w przekształtniku (M-)(M-), gdzie M liczba poziomów napięcia wyjściowego. Wynika z tego, że liczba diod wzrasta w kwadracie z liczbą poziomów. Skutkiem zwiększenia liczby diod w układzie jest obniżenie sprawności całego urządzenia. Zaletą tego typu przekształtników jest brak koniczności stosowania wielu źródeł napięcia stałego. Obecnie w wielu ośrodkach badawczych poszukuje się modyfikacji tej topologii, w której w sposób naturalny uzyska się poprawny rozkład napięć na dzielnikach pojemnościowych oraz ograniczy się liczbę diod [5], [44]. Kolejną topologią pozwalającą na uzyskanie wielopoziomowej modulacji jest poziomowanie za pomocą kondensatorów (ang. flying capacitors) [6], [], [], [33], [34], [37]. Do wygenerowania M poziomów napięcia wyjściowego potrzebne jest (M- ) kondensatorów. Napięcia na kolejnych kondensatorach różnią się pomiędzy sobą o stała wartość. Wartość tej różnicy determinuje wartość składowej zmiennej wysokiej częstotliwości napięcia wyjściowego. Zaletą tych przekształtników jest modułowa budowa oraz sprawność większa niż porównywalnego przekształtnika z poziomowaniem napięcia przy pomocy diod. Wadą tych układów jest skomplikowany sposób sterowania (należy odpowiednio realizować sekwencje sterowania w celu utrzymania odpowiedniego rozkładu napięć na kondensatorach), bardziej złożony niż przekształtników z diodami poziomującymi. Prowadzone są badania nad topologią kaskadowego łączenia układów oraz tworzenia modułów hybrydowych mających w sobie elementy topologii z poziomowaniem przy pomocy diod oraz poziomowaniem przez kondensatory [6], [33], [34]. Opisywany w tej pracy przekształtnik wielokomórkowy należy do grupy układów, w których poziomowanie napięcia wyjściowego jest realizowana przez kondensatory o różnych wartościach napięcia. Ważną zaletą tej topologii jest modułowa budowa układu [8], [], [4], [3], [37], [38], [39], [4], [4]. Dodatkowe poziomy napięcia wyjściowego uzyskuje się przez dołączenie kolejnej (powtarzalnej) komórki (modułu). Modułowa konstrukcja ułatwia eksploatację, a w przypadku awarii wymienia się jedynie uszkodzoną komórkę, co zmniejsza koszty serwisu. Zwiększenie liczby poziomów napięcia wyjściowego powoduje 8

8 zwiększenie częstotliwości składowej zmiennej tego napięcia oraz zmniejsza maksymalną wartość napięcia występującego na nieprzewodzącym łączniku komórki [8], [9], [37], [39], [4]. Dodatkową zaletą opisywanej topologii jest możliwość kształtowania prądu linii zasilającej, co umożliwia pracę z podwyższonym współczynnikiem mocy wejściowej [3], [8], [9], [4], [37] i ogranicza negatywne oddziaływanie przekształtnika na linię zasilającą. W trakcie prac badane były także topologie wielokomórkowych przekształtników DC/DC, DC/AC [8], [9], [], [39], [4]. Fragmenty prac dotyczące wymienionych przekształtników zostały wykorzystane w tej pracy. Opisywana topologia jest stosunkowo nowa (pierwsze wzmianki w literaturze pojawiły się na początku obecnego wieku), dlatego na początku prac badawczych układ został przebadany symulacyjne przy użyciu oprogramowania rodziny SPICE (ICAP). Pozwoliło to na zapoznanie się z obwodem mocy oraz układem sterowania, przetestowanie różnych strategii sterowania (różne sposoby wstępnego ładowania kondensatorów wewnętrznych przekształtnika). W czasie badań symulacyjnych przebadano oddziaływanie przekształtnika na linię zasilającą i przyjęto układ sterowania pozwalający na pracę przekształtnika (prostownika) z jednostkowym współczynnikiem mocy. Wynikiem prac symulacyjnych programem ICAP było opracowanie struktury układu sterowania, ustalenia wstępnych kryteriów doboru parametrów elementów obwodu mocy (obwód balansujący, pojemności kondensatorów wewnętrznych i wyjściowych) oraz opracowanie modelu matematycznego przekształtnika. Model ten został następnie użyty do symulacji przekształtnika w układzie FPGA (ang. Field Programmable Gate Array) [], [], [9], [39]. Sprzętowe zasoby układów FPGA (elementy logiczne, moduły DSP, pamięci i elementy PLL) wykorzystywane są do budowy jednostek obliczeniowych o możliwościach równoległego prowadzenia w czasie rzeczywistym wielu algorytmów jednocześnie. W pracy przedstawiono aplikacje układu FPGA pełniące funkcję układów regulacji oraz sterowania systemów przekształtnikowych. Przedstawiono również metodę symulacji układów energoelektronicznych realizowanych przez układ FPGA. Metoda wykorzystuje cechę równoległości obliczeniowej FPGA i dedykowana jest głównie do szybkiego, taniego i bezpiecznego prototypowania sterowników (algorytmów regulatorów oraz zabezpieczeń) dla systemów przekształtnikowych. Równoległość implementacji algorytmów w zasobach układów FPGA umożliwia weryfikację algorytmów sterowania oraz zabezpieczeń na modelu czasu rzeczywistego zrealizowanym w tym samym układzie (FPGA), co docelowy sterownik. Dzięki szybkości (częstotliwość taktowania zależnie od wersji układu do GHz) oraz możliwości równoległej realizacji wielu procesów, symulacja w układzie FPGA jest wykonywana w czasie rze- 9

9 czywistym, a nie jak w przypadku symulacji programami rodziny SPICE w wąskim, wcześniej zdefiniowanym oknie czasowym. Odpowiednio zaprojektowana funkcjonalność procesu symulacji pozwala na zmianę parametrów układu (ustawień regulatorów, obciążenia itp.) w trakcie pracy. Wykonanie symulacji w układzie FPGA pozwoliło na weryfikację stanu wiedzy o działaniu przekształtnika (poprawność opracowanego modelu matematycznego) oraz sprawdzenie słuszności kryteriów doboru parametrów obwodu mocy przy długotrwałej pracy przekształtnika. Na potrzeby symulacji został zaprojektowany i wykonany obwód drukowany (PCB) zawierający przetworniki C/A oraz interfejs USB podłączany do układu FPGA. Pozwala to na obserwację wyników symulacji na oscyloskopie. Opracowane i przetestowane fragmenty symulacji (obwód sterowania, regulatory, zabezpieczenia) zostały następnie wykorzystane przy budowie stanowiska laboratoryjnego. Sterownik rzeczywistego układu został wykonany w oparciu o zaawansowany układ FPGA rodziny Cyclone II firmy Altera []. Sterownik ten został zaprojektowany tak, aby zapewnić kompatybilność z symulacją oraz elastyczność powalającą na ewentualne szybkie zmiany w algorytmie sterowania. Dlatego na płycie sterownika zamontowano zewnętrze pamięci typu RAM i Flash pozwalające na implementację wewnątrz układu FPGA mikroprocesora (NIOS II firmy Altera) [3], [4], [5]. Połączenie w jednym elemencie układu sterowania oraz mikroprocesora (odpowiedzialnego za interfejs użytkownika, komunikację z komputerem PC oraz przechowywanie danych pomiarowych w zewnętrznej pamięci RAM) ogranicza podatność układu na zakłócenia oraz zmniejsza koszty wykonania układu. Zbudowane stanowisko laboratoryjne potwierdziło poprawność opracowanych algorytmów sterowania oraz kryteriów doboru elementów obwodu mocy. Wyniki pomiarów wykonane na rzeczywistym obiekcie wykazały zgodność z wynikami symulacyjnymi zarówno z programu ICAP jak i z układu FPGA.

10 I. WIELOKOMÓRKOWY PRZEKSZTAŁTNIK DC-DC Przekształtniki wielokomórkowe należą do grupy przekształtników wielopoziomowych, przy czym liczba poziomów napięcia wyjściowego zależy od zainstalowanej liczby komórek, modułów [8], [9], [], [3], [3], [36], [37], [38], [4], [4]. Na rysunku I.- przedstawiono ogólny schemat M komórkowego przekształtnika DC-DC. SPM SP(M-) SP(M-m) SP i d U S U s M M U s M M m U s M L d U L u o SNM SN(M-) SN(M-m) SN Rys. I.-. M- komórkowy impulsowy regulator napięcia stałego Na rysunku I.- kolorem żółtym została zaznaczona pojedyncza, powtarzalna komórka. Jest ona zbudowana z kondensatora oraz dwóch łączników, do każdego z nich dołączono równolegle diodę o kierunku przewodzenia przeciwnym do łącznika. Kondensator m- komórki naładowany jest do napięcia: U C n US M m (I.-) M Impulsy sterujące łącznikami w komórce są wzajemnie zanegowane i opóźnione w kolejnych komórkach o t p =mt i /M, ponadto zamknięcie łącznika następuje z opóźnieniem w stosunku do impulsu sterującego (czas martwy). Zabezpiecza to przed jednoczesnym przewodzeniem obu łączników komórki i zwarciem sąsiednich kondensatorów. Z napięciowego prawa Kirchhoffa można wyliczyć wartość napięcia na nieprzewodzącym łączniku o indeksie m: US US US M m M m (I.-) M M M gdzie: m liczba naturalna < M>. Jak wynika z (I.-) napięcie na wyłączonym łączniku jest M- krotnie mniejsze niż wartość napięcia zasilającego. Dzięki tej własności przekształtniki wielokomórkowe mogą być reali- SP m SN m

11 zowane z łączników, których dopuszczalne napięcie robocze jest wielokrotnie (M- krotnie) mniejsze niż napięcie zasilania układu. Regulację średniej wartości napięcia wejściowego uzyskuje się poprzez zmianę, wspólnego dla wszystkich komórek, współczynnika wypełnienia impulsów. Pomiędzy współczynnikiem wypełnienia impulsów, a napięciami obu źródeł zachodzi zależność (bez uwzględnienia spadków napięcia na łącznikach): U L U S (I.-3) t Łączniki poszczególnych komórek załączane są z wzajemnym opóźnieniem równym: Ti M Mf i gdzie: T- okres impulsowania pojedynczej komórki; f i =/T i. (I.-4) Na rysunku I..- przedstawiono impulsy sterujące łącznikami oraz zależności czasowe pomiędzy impulsami sąsiednich modułów w M- komórkowym przekształtnikiem DC-DC. T T SP t SN t SP T/M t SN T/M t SP3 SN 3 t T/M T/M t SP M- t SN M- t SP M T/M t SN M T/M t Rys. I.-. Impulsy sterujące łącznikami dodatnimi (P) i ujemnymi (N) M-komórkowego przekształtnika DC- DC Rysunek I.- prezentuje przypadek, gdzie istnieją odcinki czasu, w których przewodzą jednocześnie dwa sąsiednie łączniki z grupy P (pozostałe nie przewodzą). Porównując równania (I.-3) i (I.-4) można zauważyć, że liczba załączonych jednocześnie łączników jest zależna od wyrażenia: L Z =ε div Δt (I.-5) Z równania (I.-5) wynika, że im większy współczynnik wypełnienia impulsów tym większa liczba przewodzących jednocześnie łączników. W tabeli I.- zebrano przedziały współczynnika wypełnienia impulsów ε i odpowiadające im liczby przewodzących jednocześnie łączników.

12 Na rysunku I.-3 przedstawiono przebieg napięcia wejściowego u o dla współczynnik wypełnienia impulsów ε zmienia wartość pomiędzy <T/M T/M) a <T/M 3T/M) (tabela I.- ). Tabela I.-. Zakresy współczynnika wypełnienia i odpowiadająca im liczba zamkniętych jednocześnie łączników L.P. Przedział ε Liczba jednocześnie zamkniętych łączników ( T/M) <T/M T/M) 3 <T/M 3T/M) 3 M- <(M-)T/M (M-)T/M) M- M <(M-)T/M ) M U 3U S /M T T/M U S/M U S/M U S/M Rys. I.-3. Przebieg napięcia wejściowego (u o ) M-komórkowego przekształtnika DC-DC Zgodnie z rysunkiem I.-3 szczytowa wartość składowej zmiennej napięcia wejściowego ma wartość równą U S /M, a częstotliwość tej składowej wynosi M/T=Mf i. Wartość składowej stałej napięcia jest równa w tym przypadku U S /M, a w przypadku ogólnym wynosi: (L Z - ) U S /M; gdzie L Z liczba jednocześnie przewodzących łączników. Liczba możliwych do uzyskania poziomów napięcia wejściowego u o w wielokomórkowym przekształtniku DC-DC jest równa liczbie zainstalowanych komórek. Niezależnie od liczby zainstalowanych w przekształtniku komórek istnieją tylko cztery możliwe kombinacje łączników komórki m oraz komórki sąsiedniej m-. Na rysunku I.-4 przedstawiono drogę przepływu prądu obciążenia i d (ze źródła U S do odbiornika) przez jedną komórkę (m) z uwzględnieniem stanów łączników komórki sąsiedniej (m-). W zależności od wartości współczynnika wypełnienia (tabela I.-) jeden okres impulsowania pojedynczej 3

13 komórki złożony jest z czterech (wszystkich) lub trzech, następujących kolejno po sobie, kombinacji załączenia łączników z rysunku I.-4 (niezależnie od liczby komórek przekształtnika). Tabela I.-. Sekwencje załączeń łączników w zależności od współczynnika wypełnienia impulsów ε ( ) L.P. ε Kolejność załączeń (Rys. I.-4) /M Rys. I.-4c, Rys. I.-4b, Rys. I.-4c, Rys. I.-4d /M (-/M) Rys. I.-4c, Rys. I.-4b, Rys. I.-4a, Rys. I.-4d 3 (-/M) M Rys. I.-4a, Rys. I.-4b, Rys. I.-4a, Rys. I.-4d Niezależnie od wartości współczynnika wypełnienia zawsze w sekwencji załączeń występują kombinacje rysunku I.-4b i rysunku I.-4d (pomiędzy nimi występuje kombinacja z rysunku I.-4a lub rysunku I.-4c). SPm SP(m-) SPm SP(m-) i d i d i d a) b) i d i d i d SNm SN(m-) SNm SN(m-) SPm SP(m-) SPm SP(m-) i d c) d) i d i d i d i d i d SNm SN(m-) SNm SN(m-) Rys. I.-4. Droga przepływu prądu obciążenia i d w zależności od stanu łączników Oznacza to, że przez kondensator komórki, dwukrotnie w czasie jednego okresu przepływa prąd obciążenia, a kierunek jego przepływu zależy od stanu łączników. Ponieważ czas przewodzenia łączników wszystkich komórek jest taki sam, to czas przewodzenia prądu w stanach rysunku I.-4b i rysunku I.-4d jest identyczny, a średnia jego wartość, za okres impulsowania, przy założeniu stałej wartości prądu odbiornika, jest równa zero i nie wpływa na średnią wartość napięcia kondensatora. Przebieg prądu kondensatora opisuje równanie: 4

14 du dt Cm icm Cm id SPm SPm ) is m ( i (I.-6) Sm gdzie: SP n, SP n+ funkcje sterujące łącznikami o indeksach m i m+, przyjmujące wartość łącznik przewodzi; łącznik nieprzewodzi; W równaniu (I.-6) występuje funkcja kierunkowa, która determinuje kierunek przepływu prądu obciążenia (i d ) przez kondensator. Jest ona zdefiniowana, jako różnica funkcji sterujących łącznikami dwóch sąsiednich komórek: SPm SP m (I.-7) Napięcie wyjściowe u o można wyznaczyć z bilansu mocy przekształtnika. Moc chwilowa źródła (p s ) oraz kondensatorów wewnętrznych (p c(m) ): p U i SP (I.-8a) S S d p u i SP SP p M C C d (I.-8b) u i SP SP C C d 3 (I.-8c) p u i SP SP (I.-8M) C M C M d M M moc odbiornika: p u i (I.-9) d o d Uwzględniając równania (I.-8a)..(I.-8M) oraz (I.-9) uzyskuje się: u i U i SP u i SP SP u i SP SP u i SP SP (I.-) d d S d M po uporządkowaniu otrzymuje się: u o SP M U S SP u u C d C d 3... C M d M M SP C M M C M C M u SP u 3 C3 C C C C M S C M u u C M u i SP i u SP U u SP u SP u u (I.-) Ci Zgodnie z (I.-) napięcie wyjściowe u o jest sumą iloczynów funkcji sterujących łącznikami SP m z różnicą napięć dwóch sąsiednich kondensatorów o indeksach m i m-. Ponieważ zgodnie z równaniem (I.-) różnica ta wynosi U S /M to przebieg napięcia wyjściowego złożony jest z ciągu impulsów o wartości U S /M. Jeżeli w jednych chwili czasowej przewodzi więcej niż jeden łącznik to w napięciu wejściowym pojawia się składowa stała (rysunek I.- 3). Jeżeli jeden z kondensatorów jest naładowany do napięcia różnego od (I.-)... C i 5

15 to w napięciu wyjściowym u o pojawi się składowa zmienna o częstotliwości impulsowania pojedynczej komórki (f i ) i wartości szczytowej równej: u Cz u C m US M m (I.-) M Pojawienie się w napięciu wyjściowym składowej o częstotliwości impulsowania (f i ) wynika z tego, iż napięcie każdego z kondensatorów wewnętrznych przekształtnika występuje w dwóch różnicach reprezentujących składowe zmienne napięcia wyjściowego z równania (I.-). W każdej różnicy napięcie kondensatora znajduje się na innej pozycji, dlatego składowa zmienna napięcia wyjściowego u o w jednym przypadku jest większa niż U S /M natomiast w drugim jest mniejsza niż U S /M. Na rysunku I.-5a przedstawiono przebieg napięcia wyjściowego (u o ) M- komórkowego przekształtnika DC-DC w którym napięcie jednego z kondensatorów różni się od wymaganego równaniem (I.-). u o T a) u r b) T/M T T/M U S/M t t Rys. I.-5. a) napięcie wejściowe u o przy rozładowanym jednym z kondensatorów; b) składowa zmienna napięcia wejściowego o częstotliwości impulsowania pojedynczej komórki f i Jeżeli rozkład napięć kondensatorów jest zgodny z (I.-) to harmoniczne podstawowe, o częstotliwości f i impulsowania pojedynczej komórki wszystkich kolejnych stanów łączników mają tą samą wartość i tworzą M- ramienną, symetryczną gwiazdę, w której suma wszystkich chwilowych napięć jest równa zero [36], [37]. Oznacza to, że w napięciu wyjściowym u o nie pojawia się harmoniczna o częstotliwości przełączeń pojedynczej komórki. Na rysunku I.-6 przedstawiono wykresy wskazowe podstawowej harmonicznej napięcia (o częstotliwości impulsowania pojedynczej komórki) przekształtnika trójkomórkowego. 6

16 a) U b) U /3 U o U 3 U o U 3 3 U U o U i o U i i U 3 i U Rys. I.-6. Wykres wskazowy kolejnych stanów łączników a) z poprawnym rozkładem napięć na kondensatorach b) błędnie naładowanych kondensatorach Na rysunku I.-6a przedstawiono przypadek, w którym kondensatory są poprawnie naładowane, dlatego w napięciu wyjściowym przekształtnika nie pojawia się składowa o częstotliwości impulsowania. Na rysunku I.-6b napięcia na kondensatorach różnią się wymaganego rozkładu i w napięciu wejściowym pojawia się składowa o częstotliwości impulsowania pojedynczej komórki, na rysunku I.-6b tą składową zaznaczono kolorem czerwonym. 7

17 I.3 OBWÓD BALANSUJĄCY Jak zostało to przedstawione w poprzednim rozdziale, jeżeli napięcie kondensatorów różni się od wymaganego równaniem (I.-) to w napięciu wyjściowym (u o ) pojawia się składowa zmienna o częstotliwości impulsowania pojedynczej komórki. Jeżeli w napięciu pojawi się ta składowa to należy możliwe szybko doprowadzić do wymaganego rozkładu napięcia na kondensatorach. Można to wykonać dołączając do wyjścia przekształtnika, równolegle do odbiornika, szeregowy obwód rezonansowy RLC, którego częstotliwość rezonansowa jest równa częstotliwości impulsowania pojedynczej komórki. Dzięki dołączeniu obwodu rezonansowego impedancja odbiornika dla składowej zmiennej o częstotliwości impulsowania pojedynczej komórki jest niewielka (równa rezystancji R b ) i tym samym w przypadku pojawienia się składowej zmiennej napięcia o tej częstotliwości przez kondensatory przepływa prąd doładowujący, balansujący i b, o częstotliwości impulsowania f i. Droga przepływu prądu balansującego i b jest identyczna z drogą przepływu prądu odbiornika i d, w związku z tym w równaniu prądu kondensatora (I.-6) należy uwzględnić prąd obwodu balansującego: i Cm C n du C dt m i d i b SP SP i SP SP i m m d m m b m m (I.3-) Na rysunku I.3- przedstawiono schemat M- komórkowego przekształtnika DC-DC z dołączonym obwodem rezonansowym R b L b C b. SPM SP(M-) SP(M-m) SP SP i b SP R b L b C b U S U s M M U s M M m U s M i d L d U L u o SNM SN(M-) SN(M-m) SN Rys. I.3-. M-komórkowy przekształtnik DC-DC z rezonansowym obwodem R b L b C b Zmiana napięcia kondensatora C m od wymaganej wartości określonej równaniem (I.-) może być spowodowane przez:. Zmianę prądu odbiornika (i d ). Niedokładną realizację modulacji PWM 8

18 3. W przypadku przekształtników AC/AC, DC/AC, AC/DC szerokość impulsów sterujących jest zmienna, co powoduje, że średnia wartość prądu przepływającego przez każdy z kondensatorów (za okres impulsowania) jest różna od zera [4]. 4. Upływność kondensatora Energia jest dostarczana (lub odbierana) do kondensatora, w celu wyrównania napięć, poprzez podstawową harmoniczna prądu balansującego i b (wywoływana przez składową zmienną napięcia wyjściowego (u o ) o częstotliwości impulsowania pojedynczej komórki). Na rysunku I.3- przedstawiono przebieg prądu balansującego i b, funkcję kierunkową (określającą kierunek przepływu prądu przez kondensator) jednego z kondensatorów (którego napięcie jest różne od (I.-)) oraz energię dostarczaną do kondensatora przez prąd balansujący w Cm. Energia dostarczana za okres impulsowania (T i ) może być wyliczona z zależności: T i W u t i t S S dt (I.3-) o b P m P PmP W czasie trwania okresu (T i ) funkcja kierunkowa (SP (m+)p +S PmP ) zmienia swoją wartość czterokrotnie, niezależnie od liczby zainstalowanych komórek (na rysunku I.3- zmiany funkcji zostały zaznaczone przez zaciemnione obszary i oznaczona cyframi,, 3, 4 ). 3 4 w Cm SP m+ -SP m T=/f i i b Rys. I.3-. Przebiegi prądu balansującego i b, funkcji kierunkowej SP m+ -SP m, energii dostarczonej do kondensatora przez prąd balansujący W przedziale prąd balansujący oraz funkcja kierunkowa mają wartości dodatnie (napięcie kondensatora jest zawsze dodatnie i nie wpływa na kierunek przekazywania energii) w związku z tym energia jest dostarczana do kondensatora, zwiększając wartość napięcia. W obszarze prąd nie przepływa przez kondensator i energia kondensatora nie zmienia się. W kolejnym odcinku czasu 3 prąd balansujący oraz funkcja kierunkowa zmieniają swoje 9

19 znaki przyjmując wartości ujemne, dlatego ich iloczyn w równaniu (I.3-) pozostaje dodani, a energia jest dostarczana do kondensatora. W ostatnim przedziale sytuacja jest analogiczna do. Jak zostało przedstawione dwukrotnie w ciągu okres (T i ) energia jest dostarczana do kondensatora. Jeżeli wartość energii dostarczonej jest większa niż rozproszonej to istnieje możliwość samoczynnego doładowania kondensatora, którego napięcie różni się od wymaganego równaniem (I.-). Na rysunku I.3-3 przedstawiono prąd balansujący i b, funkcję kierunkową (określającą kierunek przepływu prądu przez kondensator) jednego z kondensatorów (którego napięcie jest zgodne z (I.-)) oraz energię w Cn dostarczaną do kondensatora przez prąd balansujący. 3 4 w Cm SP m+ -SP m T=/f i b Rys. I.3-3. Przebiegi prądu balansującego i b, funkcji kierunkowej SP n+ do kondensatora przez prąd balansujący -SP n, energii dostarczanej Na rysunku I.3-3 funkcja kierunkowa zmienia swój znak w przedziałach i 3, natomiast prąd balansujący w tych przedziałach nie zmienia swojego kierunku. Wynika z tego, że obszarze energia jest dostarczana do kondensatora a w obszarze 3 energia jest odbierana. Jeżeli funkcja kierunkowa jest symetryczna względem wartości amplitudowej prądu balansującego to średnia wartość energii za okres impulsowania jest równa zero. Opisany, przypadek, gdy funkcja kierunkowa i prąd balansujący są względem siebie ortogonalne, jest przypadkiem optymalnym (energia nie jest dostarczana do kondensatora naładowanego do poprawnego napięcia), w rzeczywistym układzie jest to sytuacja mało prawdopodobna, szczególnie w przekształtnikach o dużej liczbie komórek. Przesunięcie fazowe pomiędzy kolejnymi funkcjami kierunkowymi jest niewielkie, rzędu kilkudziesięciu stopni, powoduje to doładowywanie kondensatorów (nawet, jeśli są poprawnie naładowane) sąsiadujących z kondensatorem o niewłaściwym napięciu. Rysunek I.3-4 przedstawia przebiegi napięć dwóch kondensatorów oraz napięcia wyjściowego przekształtnika, w którym w momencie startu układu kondensator

20 Cm był poprawnie naładowany, podczas gdy kondensator C m (funkcje kierunkowe obu kondensatorów były przesunięte względem siebie o /3) naładowany do napięcia m U S / M (dwa razy mniejszego od wymaganego). Po załączeniu przekształtnika przez kondensatory przepływa prąd balansujący o fazie początkowej zapewniającej przekazanie jak największej energii do kondensatora C m, jednocześnie ustawienie prądu balansującego względem funkcji kierunkowej kondensatora Cm powoduje zmniejszenie energii (napięcia) tego kondensatora. Po doładowaniu kondensatora Cm faza prądu balansującego zmienia się tak, aby doładowywać kondensator C m, którego napięcie zmniejszyło się. Powoduje to jednocześnie rozładowanie kondensatora C m. Proces oscylacyjnego doładowywania i rozładowywania stopniowo zanika, aż do ustalenia się poprawnych napięć na wszystkich kondensatorach. Jak zostało przedstawione, oscylacje napięcia kondensatorów przekształtnika wynikają z sposobu działania układu rezonansowego odpowiedzialnego za utrzymanie poprawnego rozkładu napięć na kondensatorach. Dobór parametrów LC układu balansującego ma wpływ na wartość maksymalną składowej zmiennej napięcia na kondensatorze oraz czas trwania oscylacji. (U /M)m s 7% u Cm u (U s/m)m Cm.5ms 7% U /M S u o Rys. I.3-4 Przebiegi napięć kondensatorów u Cn, u Cn oraz napięcia wyjściowego przekształtnika Średnia wartość prądu [36], [37] wywołanego przez h. harmoniczną prądu balansującego i b, kondensatora C m, przekształtnika M komórkowego, za jeden okres impulsowania można wyliczyć przekształcając równanie (I.-6):

21 I hbc m T t t T i bh dt t i m m T M T M t i i bh dt T m M i T m M t i bh dt T T m ti m t i M M dh sin h t h dt sin h ti T T T T m m M M I t h dt I.3-3 po przekształceniach uzyskuje się: I hbc m I bh T ti h ti h sin h sin cos h h m t T M T M i (I.3-4) Z zależności (I.3-4) wynika, że przy stałej wartości współczynnika wypełnienia impulsów średnia wartość prądu kondensatora jest równa zero dla harmonicznych prądu obciążenia, dla których: sin Stąd: h M sinm (I.3-5) h mm,m,,3... (I.3-6) Dla przekształtnika trójkomórkowego (M= 3) 3. harmoniczna i jej wielokrotność w prądzie obciążenia nie wpływają na średnią wartość prądu kondensatorów, a tym samym nie powodują zmian ich napięcia. Dla harmonicznych różnych od (I.3-6) średnia wartość prądu (I.3-4) za okres impulsowania jest różna od zera, a tym samym harmoniczne te wywołują zmiany napięcia na kondensatorach. I.3. Przekształtniki o parzystej liczbie komórek Ponieważ harmoniczna podstawowa prądu balansującego ma największy wpływ na wartości prądu kondensatora na podstawie równania (I.3-4) można przyjąć: T ti ti IbCm Ib sin sin cos h m (I.3-7) t T M T M wprowadzając oznaczenia: I bc i T ti Ib sin sin (I.3-8) t T M ti T h i (I.3-9)

22 otrzymuje się następującą postać równania (I.3-7): I bcm I bc m cos (I.3-) M M Jeżeli istnieje przypadek w którym I k =-I m (k=,,.. M; m=,,.. M) to spełniona jest równość: k m cos cos (I.3-) M M M M Warunek (I.3-) jest równoważny równaniu: (I.3-) Czyli, że: k k cos cos (I.3-3) M M M M Stąd: k m (I.3-4) M M Na podstawie (I.3-4) uzyskuje się warunek: (I.3-5) Z (I.3-5) oraz warunku (I.3-) wynika, że dla każdej parzystej wartości M (liczby komórek w przekształtniku) istnieją takie dwa kondensatory (o indeksach k i m), których średnia wartość prądów jest ta sama. Prądy te różnią się między sobą znakiem (kierunkiem, w którym przepływają przez kondensatory k i m). Jeżeli prąd balansujący dostarcza do jednego z kondensatorów energię w celu zwiększenia jego napięcia to powoduje to jednocześnie odebranie energii, zmniejszenie napięcia, z kondensatora o indeksie różnym o M/ w odniesieniu do indeksu kondensatora, do którego dostarczana jest energia. Średnia wartość bezwzględna prądu ładującego dwa różne kondensatory jest identyczna, ponieważ przesunięciem fazowe pomiędzy funkcjami kierunkowymi kondensatorów o indeksach różniących się o M/ jest równe. Taki rozpływ prądu balansującego przez kondensatory w skrajnym przypadku uniemożliwia uzyskanie poprawnego rozkładu napięcia zgodnego z równaniem (I.-). Na rysunku I.3-5 przedstawiono schemat czterokomórkowego przekształtnika DC/DC wraz z obwodem balansującym. Do symulacji przyjęto napięcie zasilania U S = V, idealny kondensator bez upływności o pojemności,µf, współczynnik wypełnienia impulsów 3

23 =,5, R b = mω, L b = 6µH, C b = 68nF, f i = 8,333kH oraz ustalono warunki początkowe dla kondensatorów U C3 = 6V, U C = 6V i U C = 3V. Jak wynika z równania (I.-) kondensatory układu z rysunku I.3-5 powinny być naładowane do napięć U C3 = 9V, U C = 6V i U C = 3V. Na rysunku I.3-6 przedstawiono przebiegi napięć na kondensatorów przekształtnika z rysunku I.3-5. SP4 SP3 SP SP i b R b L b C b U S C 3 C C i d L d U L u o SN4 SN3 SN SN Rys. I.3-5. Schemat czterokomórkowego przekształtnika DC/DC z obwodem balansującym 8V 7V U C V/div 6V U C V/div 5V 4V 3V ms V V U C3 V/div Rys. I.3-6. Przebiegi napięć kondensatorów przekształtnika z Rys. I.3-5 Funkcje kierunkowe określające kierunek przepływu prądu przez kondensatory C i C 3 są przesunięte względem siebie o π. Składowe zmienne napięć kondensatorów C i C 3 różnią się miedzy sobą jedynie znakiem, a ich wartości chwilowe są identyczne. Układ balansujący z przyjętych warunków początkowych doprowadził do stanu ustalonego, w którym napięcia na kondensatorach wynoszą odpowiednio U C3 = 755V, U C = 6V i U C = 55V. Rozkład na- 4

24 pięć jest niezgodny z równaniem (I.-) i może doprowadzić do uszkodzenia łączników SP i SN (na tych łącznikach w momencie, gdy nie przewodzą pojawia się napięcie większe niż wynika z równania (I.-)). Jak wynika z przedstawionego przykładu układ balansujący w przekształtnikach z parzystą liczbą komórek nie zapewnia w każdych warunkach doprowadzenia do poprawnego rozkładu napięć na kondensatorach. Oznacza to, że nie należy realizować przekształtników o parzystej liczbie komórek. W dalszej części pracy analizowany będzie przekształtnik o nieparzystej liczbie komórek na przykładzie topologii trójkomórkowej. 5

25 Podsumowanie W rozdziale I przedstawiono na przykładzie układu DC-DC ogólną zasadę działania przekształtnika wielokomórkowego i omówiono sposób jego sterowania. Impulsy sterujące poszczególnych komórek mają ten sam współczynnik wypełnienia ( ) i są wzajemnie przesunięte o czas T i /M (M- liczba komórek przekształtnika). Przedstawiono zalety topologii: modułowa budowa obwodu mocy pozwalająca na łatwą rozbudowę oraz naprawę w przypadku awarii (wymieniany zostaje pojedynczy, uszkodzony moduł). Dodatkowo zwiększenie liczby komórek powoduje zwiększenie liczby poziomów napięcia wyjściowego oraz zwiększenie częstotliwości składowej zmiennej. Ogólnie, częstotliwość tej składowej jest M- krotnie większa niż częstotliwość impulsowania pojedynczej komórki. Dzięki tej właściwości można wykonać przekształtnik pracujący z częstotliwością składowej zmiennej większą niż dopuszczalna częstotliwość impulsowania tranzystorów zastosowanych w obwodzie mocy. Zgodnie z przedstawionym równaniem (I.-) napięcia na kolejnych kondensatorach różnią się o wartość U s /M. Wynika z tego kolejna własność przekształtnika: zwiększenie liczby komórek powoduje zmniejszenie różnicy napięć na kondensatorach, a tym samym obniżeniem napięcia występującego się na rozwartych (nie przewodzących) łącznikach komórki. Ta cecha pozwala na użycie w przekształtniku tranzystorów o dopuszczalnym napięciu roboczym mniejszym niż napięcie zasilania układu [4]. Zwiększanie liczby komórek przekształtnika powoduje także zwiększenie strat mocy na strukturze półprzewodników. W przypadku, gdy napięcia na kondensatorach różnią się od wymaganych równaniem (I.- ) w napięciu wyjściowym przekształtnika pojawia się składowa zmienna o częstotliwości impulsowania pojedynczej komórki. Jest to wykorzystywane do utrzymania poprawnego rozkładu napięcia na kondensatorach. Równolegle do odbiornika dołączany jest obwód rezonansowy dostrojony do częstotliwości impulsowania pojedynczej komórki. Pojawienie się w napięciu wyjściowym składowej o tej częstotliwości powoduje przepływ przez kondensatory prądu balansującego doładowującego niepoprawne naładowane kondensatory. Został także przestawiony mechanizm umożliwiający dostarczanie energii do kondensatorów. W tym rozdziale zostało wykazane, że przekształtniki o parzystej liczbie modułów (komórek) nie utrzymują poprawnego rozkładu napięć. 6

26 ROZDZIAŁ II 7

27 - II. ZASADA DZIAŁANIA TRÓJKOMÓRKOWEGO PROSTOWNIKA JEDNOFAZOWEGO Na rysunku II.- przedstawiono schemat trójkomórkowego, jednofazowego prostownika o symetrycznym wyjściu wraz ze schematem blokowym układu sterowania. R b S PP S PP S P3P P L b TP TP TP i b i CP i CP not C b TP C P TP C P TP C PF u P u in S NP TP S PN C N S NP TP S PN S N3P C TP N S P3N C NF u N + SU - uzad + L d SNN TP i CN SNN TP i CN SN3N TP N SUM PI i s u s U m sin t i zad x + + sin t + SI SUM PI abs(x) KS SAW + - SUM KS SAW + - SUM KS SAW + - SUM KS Rys. II.-. Schemat trójkomórkowego, jednofazowego prostownika wraz z układem sterowania. Na rysunku tym przyjęto następujące nazwy i oznaczenia: u in napięcie wejściowe, C PF i C NF kondensatory wyjściowe, u P, u N napięcie wyjściowe, funktory logiczne AND; NOT, KS komparatory znaku, SUM sumatory, SI separatory prądu, SU separator napięcia, TP człony opóźniające załączenie łącznika (czas martwy), PI regulator proporcjonalno 8

28 całkujący, x iloczyn sygnałów, abs(x) wartość bezwzględna, SAW generator przebiegu trójkątnego, dodatniego, symetrycznego. Pogrubioną linią zaznaczoną część silnoprądową przekształtnika. Łączniki na schemacie zostały rozdzielone na dwie grupy: P oraz N (grupę P zaznaczono żółtym kolorem). Część silnoprądowa przekształtnika zbudowana jest z powtarzalnych, identycznych modułów (komórek). Topologie pojedynczej komórki przedstawiono na rysunku II.-. Jest ona wykonana z dwóch kondensatorów zastępujących wewnętrzne źródła napięcia stałego [8], [3], [3], [36], [37] oraz czterech łączników, do każdego łącznika jest włączona przeciwrównolegle dioda, czyli składa się z dwóch komórek podstawowych (rysunek I.-). S PmP TP P C Pm TP S PmN S NmP TP N C Nm TP S NmN Rys. II.-. Schemat pojedynczej komórki prostownika Napięcia na kondensatorach wewnętrznych komórki m- tej (C Pm i C Nm ) (rysunek II.-) są identyczne i wynoszą: U Cm U 3 P m (II.-) Różnica napięć na kondensatorach sąsiednich komórek jest równa: U P U C (II.-) 3 Jak wynika z rysunku II.- impulsy załączające (zwierające) tranzystor wewnątrz grupy są wzajemnie zanegowane. Uniemożliwia to jednoczesne zamknięcie obu tranzystorów grupy 9

29 i zwarcie sąsiednich kondensatorów. Jednoczesne przewodzenie obu tranzystorów powodowałoby przepływ prądu ograniczonego jedynie niewielką rezystancją wewnętrzną łącznika. Celem układu sterowania przedstawionego na rysunku II.- jest utrzymanie stałej wartości napięcia na kondensatorach C PF i C NF oraz wymuszenie sinusoidalnego kształtu prądu źródła, współfazowego z napięciem zasilania. Sinusoidalny kształt prądu jest realizowany przez odpowiednie kształtowanie napięcia wejściowego przekształtnika (na rysunku II.- oznaczono u in ). Dodatnia część tego napięcia jest sumą odpowiednich napięć kondensatorów grupy P, zależną od stanu łączników (na rysunkach II.- i II.- grupa P została zaznaczona żółtym kolorem). Natomiast ujemna część napięcia powstaje przez sumowanie odpowiednich napięć kondensatorów grupy N. Sposób składania napięcia wejściowego u in jest przedstawiony na rysunku II.-3. Wynika z tego, że jeśli impulsowane są łączniki grupy P (generowana jest dodatnia część napięcia wejściowego u in ) łączniki grupy N są trwale wyłączone. Rysunek II.-3a przedstawia przypadek, w którym chwilowa wartość napięcia wejściowego jest równa zero, prąd źródła przepływa przez gałąź wewnętrzną przekształtnika (D NP, S PN, D NP, S PN, D N3P, S P3N ) omijając kondensatory wewnętrzne oraz kondensator wyjściowy C PF. Na rysunku II.-3b prąd przepływa przez D PP, C P, D NP, S PN, D N3P, S P3N. Podobnie jak w przypadku z rysunku II.-3a prąd źródła nie przepływa przez kondensator C PF. Napięcie wejściowe można wyliczyć z zależności: UP u in UCP (II.-3) 3 Przy kombinacji zwartych łączników przedstawionych na rysunku II.-3c prąd źródła przepływa przez D PP, C P, D NP, S PN, C P, D P3P, C PF. W tym przypadku prąd źródła dostarcza energię do kondensatora wyjściowego. Napięcie wejściowe (u in ) ma wartość zgodną z zależnością: UP U P U P u in UCP UCP UCPF UP (II.-4) Rysunek II.-3d prezentuje przypadek, w którym wszystkie łączniki grupy P są zwarte. Prąd źródła przepływa przez diody D PP, D PP, D P3P oraz kondensator wyjściowy C PF. Ponieważ prąd nie przepływa przez żaden z kondensatorów wewnętrznych przekształtnika, dlatego chwilowa wartość napięcia wyjściowego (u in ) jest równa U P (napięcie na kondensatorze wyjściowym grupy P). Na rysunku II.-3 przedstawiono kilka z pośród wszystkich możliwych stanów łączników, analiza pozostałych stanów, jak również pracy gałęzi N przekształtnika jest zgodna z przedstawionym schematem. 3

30 3

31 DPP DPP DP3P a) SPP SPP SP3P u in CP C P is L d C PF UP is D NP SPN D NP SPN D N3P SP3N S NP D PN S NP DPN S N3P DP3N C NF UN u s U m sin t C N C N SNN SNN SN3N DNN DNN DN3N DPP DPP DP3P b) SPP SPP SP3P u in is CP C P L d C PF UP is D NP SPN D NP SPN D N3P SP3N S NP D PN S NP DPN S N3P DP3N C NF UN u s U m sin t C N C N SNN SNN SN3N DNN DNN DN3N DPP DPP DP3P c) SPP SPP SP3P u in is CP C P L d C PF UP is D NP SPN D NP SPN D N3P SP3N S NP D PN S NP DPN S N3P DP3N C NF UN u s U m sin t C N C N SNN SNN SN3N DNN DNN DN3N DPP DPP DP3P d) SPP SPP SP3P u in CP C P L d C PF UP is D NP SPN D NP SPN D N3P SP3N S NP D PN S NP DPN S N3P DP3N C NF UN u s U m sin t C N C N SNN DNN SNN DNN SN3N DN3N Rys. II.-3. Sposób sumowania napięcia wejściowego u in z napięć na kondensatorach wewnętrznych oraz droga przepływu prądu źródła i s. 3

32 W tabeli II.- zestawiono wszystkie możliwe stany łączników w pojedynczej komórce. Oznaczenia przyjęto zgodnie z rysunkiem II.-3, stan łącznik przewodzi, łącznik nie przewodzi. Tabela II.-. Możliwe stany łączników pojedynczej komórki L.P. S PmP S PmN S NmN S NmP u in > > 3 < 4 < Na rysunku II.-4 przedstawiono możliwe topologie realizowane przez pojedynczą komórkę w przypadku, gdy chwilowa wartość napięcia wejściowego u in jest większa od zera. Rysunek II.-4a odpowiada wierszowi numer w tabeli II.-, natomiast rysunek II.-4b odpowiada wierszowi numer.. D PmP a) D PmP b) S PmP S PmP C P(m-) C Pm C P(m-) C Pm D NmP S PmN D NmP S PmN S NmP D PmN S NmP D PmN C N(m-) C Nm C N(m-) C Nm S NmN S NmN D NmN D NmN Rys. II.-4. Możliwe stany łączników przy dodatniej, chwilowej wartości napięcia wejściowego u in Napięcie na łączniku S PmN (rysunek II.-4a) można wyznaczyć z równania: US PmN U CPm U CP m UP m 3 U 3 p m Napięcie na łączniku S NmN (rysunek II.-4a) można wyznaczyć z równania: US NmN U CNm U CPm U U CP m CN m U 3 P (II.-5) 33

33 U 3 N UP m m 3 U 3 p m U 3 N m U 3 Napięcie na łączniku S PmP (rysunek II.-4b) można wyznaczyć z równania: US PmP U CPm U CNm U U CN m CP m P (II.-6) UP m 3 U 3 N m U 3 N m U 3 p m U 3 Napięcie na łączniku S PmN (rysunek II.-4b) można wyznaczyć z równania: US NmN U CNm U CN m U 3 N m U 3 N m U 3 N P (II.-7) (II.-8) Wszystkie przedstawione w dalszej części pracy symulacje oraz przebiegi zarejestrowane w rzeczywistym przekształtniku zostały wykonane dla następujących parametrów obwodu: napięcie zasilania U s = 3V (napięcie sieciowe), maksymalna dopuszczalna (skuteczna) wartość prądu linii zasilającej I s = A, pojemność kondensatorów wewnętrznych C Pm = C Nm =,µf, pojemność kondensatorów wyjściowych C PF = C NF =,mf, indukcyjność dławika wejściowego L d = mh, parametry obwodu balansującego L b = mh; C b = 347nF; R b = 34mΩ, maksymalna dopuszczalna (skuteczna) wartość prądu balansującego I b = 5A, częstotliwość impulsowania pojedynczej komórki f i = 8,3kHz, napięcie wyjściowe (na kondensatorach C PF = C NF ) przyjęto 4V. Przyjęte parametry przekształtnika zostały wyznaczone na podstawie opracowanych kryteriów i są wyliczone w dalszej części pracy. Na rysunku II.-5, rysunku II.-6, rysunku II.-7 przedstawiono przykładowe przebiegi napięcia źródła u s, prądu źródła i s oraz napięcia wejściowego przekształtnika u in. u s V/div i s A/div 5ms u in V/div Rys. II.-5. Przykładowe przebiegi napięcia źródła u s, prądu źródła i s oraz napięcia wejściowego u in uzyskane symulacyjnie w programie ICAP. 34

34 u s 9V/div i s A/div 5ms u in V/div Rys. II.-6. Przykładowe przebiegi napięcia źródła u s, prądu źródła i s oraz napięcia wejściowego u in uzyskane symulacyjnie w układzie FPGA. u s V/div i s 5A/div u in V/div 5ms Rys. II.-7. Przykładowe przebiegi napięcia źródła u s, prądu źródła i s oraz napięcia wejściowego u in rzeczywistego przekształtnika. Przedstawione przebiegi, symulacyjne rysunku II.-5 (program ICAP) i rysunku II.-6 (model matematyczny przekształtnika implementowany w układzie FPGA) oraz rzeczywistego przekształtnika rysunku II.-7, potwierdziły poprawność proponowanej topologii oraz przyjętego układu sterowania. Na wszystkich prezentowanych przebiegach, prąd linii zasilającej jest współfazowy napięciu źródła. Podziałka napięciowa przedstawiona na oscylogramach z rysunku II.-6 jest niezgodna z pozostałymi rysunkami. Wynika to z pola operacyjnego przetworników C/A (połączonych do układu FPGA) oraz skalowania danych wysyłanych do nich. Ponieważ w rzeczywistym urządzeniu funkcja sin( t) z rysunku II.- zadająca kształt i fazę prądu jest przeskalowanym przebiegiem napięcia zasilającego, dlatego prąd źródła nie jest sinusoidalny a jego kształt jest identyczny z napięciem linii zasilającej. Przebieg napięcia wejściowego u in potwierdza wielopoziomowość układu, w zamieszczonych przebiegach wykorzystywane są wszystkie dostępne poziomy. 35

35 Wyniki symulacyjne oraz rzeczywistego przekształtnika wykazują dużą zbieżność. Różnica pojawia się jedynie w maksymalnej wartości prądu źródła rzeczywistego urządzenia, większej niż w przypadku symulacji. Wynika to z niesinusoidalności prądu oraz uproszczeń przyjętych w symulacjach: nieuwzględnienie indukcyjności pasożytniczych, upływności kondensatorów, rezystancji elementów przełączających oraz zmiany rezystancji odbiornika przy zmianie jego temperatury. 36

36 II. DOBÓR KONDENSATORÓW WEWNĘTRZNYCH PRZEKSZTAŁTNIKA W prądzie przepływającym przez każdy z kondensatorów wewnętrznych występują (I.3-) dwie składowe pochodzące odpowiednio od prądu balansującego (odpowiedzialna za doprowadzenie do poprawnego rozkładu napięcia na kondensatorach) oraz od prądu źródła (dostarczająca energię do kondensatorów wyjściowych). Zgodnie z równaniem (I.3-) kierunek przepływu prądu źródła przez kondensator jest określony przez funkcję kierunkową (SP n+ - SP n ). W trakcie jednego okresu impulsowania (pojedynczej komórki) funkcja kierunkowa dwukrotnie zmienia swój znak, co oznacza, że dwukrotnie zmienia się kierunek przepływu prądu przez kondensator. Jeśli częstotliwość impulsowania jest wielokrotnie większa od częstotliwości prądu źródła to średnia wartość (za okres impulsowania) prądu kondensatora (pochodząca od prądu źródła) jest w przybliżeniu równa zero, a napięcie na kondensatorze, na początku i końcu okres impulsowania nie zmienia się. Prąd źródła w trakcie jednego okresu impulsowania zmienia kierunek przepływu przez kondensator, dlatego w jednej części okresu dostarcza energię do kondensatora, a w drugiej części odbiera tą samą wartość, energii. Skutkuje to pojawieniem się składowej zmiennej w napięciu na kondensatorze. Na rysunku II.- przedstawiono przebiegi obrazujące zmianę napięcia na kondensatorze wywołaną przepływem prądu źródła. us u CP V/div i s A/div (S PP -S PP )* is A/div S PP -S PP V/div T i Rys. II.-. Przebiegi napięcia na kondensatorze u CP, prądu źródła i s, składowej prądu kondensatora C P pochodzącej od prądu źródła oraz funkcję kierunkową S PP - S PP określającą kierunek przepływu prądu przez kondensator C P. 37

37 Zmniejszanie się napięcia na kondensatorze C P (rysunek II.-), za okres impulsowania, jest spowodowane przez sinusoidalny prąd źródła (prąd nie ma stałej wartości dla obu kierunków przepływu przez kondensator, wartość energii dostarczanej i odbieranej z kondensatora przez prąd źródła jest różna). Ponadto czasy przewodzenia łączników S PP i S PP nie są identyczne w trakcie jednego okresu impulsowania (realizują modulację sinusoidalną) i dlatego czas przepływu w obu kierunkach nie jest taki sam, a to pogłębia różnicę pomiędzy energią dostarczoną i odebraną z kondensatora. Na rysunku II.- przedstawiono przebiegi funkcji kierunkowej dla różnych czasów przewodzenia łączników: a) czas przewodzenia mniejszy niż T i /3; b) czas przewodzenia równy T i /3; c) czas przewodzenia większy niż T i /3 i mniejszy niż T i /3; d) czas przewodzenia równy T i /3; d) czas przewodzenia większy niż T i /3 i mniejszy niż T i ; Przyjmując wartości prądu źródła A, częstotliwość impulsowania f i = 8,3kHz oraz dopuszczaną zmianę napięcia na kondensatorze U= 4V wyznaczono pojemność kondensato- 38 a) b) c) d) e) T i S P(n+)P T /3 i S P(n+)P S P(n+)P S P(n+)P S P(n+)P S PnP S PnP S PnP S PnP S PnP S P(n+)P -S PnP S P(n+)P -S PnP S P(n+)P -S PnP S P(n+)P -S PnP S P(n+)P -S PnP T i/3 T i/3 T i/3 Rys. II.-. Funkcje kierunkowe (S P(n+)P - S PnP ) dla różnych czasów przewodzenie łączników. Impulsy sterujące łącznikami sąsiednich komórek są przesunięte względem siebie o czas T i /3, a w funkcji kierunkowej występuje różnica impulsów sterujących sąsiednich łączników, dlatego czas przepływu prądu w jednym kierunku jest nie większy niż T i /3. Korzystając z tego można wyznaczyć maksymalną zmianę napięcia na kondensatorze wywołaną przez przepływający prąd źródła (II.-), stały w czasie pojedynczego impulsu (I s = const.). I s t U (II.-) C Przyjmując maksymalną wartość t= T i /3= 3/f i uzyskuje się: I s U 3 Cf i (II.-) Zakładając dopuszczalną zmianę napięcia na kondensatorze U oraz maksymalną wartość prądu źródła I s, można z równania (II.-3) wyznaczyć pojemność kondensatorów wewnętrznych. I s C 3 Uf i (II.-3)

38 rów wewnętrznych C=,4µF. Na podstawie dostępnego typoszeregu pojemności kondensatorów w rzeczywistym układzie użyto elementów o pojemności,µf. Na rysunku II.-3 przedstawiono schemat elektryczny pojedynczej komórki. T PnP Cp,nF 75 Dp Rp CPn CP(n+) 5,6uF Rp Cp 5,6uF IN T NnP Dp3 Dp T PnN OUT Cp3 CNn 5,6uF Rp3 CN(n+) 5,6uF Rp4 Cp4 Dp4 T NnN GND Rys. II.-3. Schemat elektryczny pojedynczej komórki Całkowita pojemność (,µf) każdego z kondensatorów wewnętrznych (CP, CP, CN, CN ) została rozdzielona na dwie równe części (5,6µF) i umieszczona jako osobne kondensatory na sąsiednich komórkach (płytach PCB). Takie rozwiązanie pozwala na kompensację indukcyjności montażowych oraz indukcyjności połączeń między komórkami (gniazd łączących kolejne komórki, oznaczonych na rysunku II.-3 odpowiednio IN, OUT ). Ma to na celu ograniczenie przepięć występujących na tranzystorach w trakcie ich rozwierania. W celu zabezpieczenia elementów półprzewodnikowych przed skutkami przepięć każdy z tranzystorów jest wyposażony w układy ochrony przepięciowej RLD (wykonany z rezystora R p, kondensatora C p oraz diody D p ). 39

39 II.3 DOBÓR KONDENSATORÓW WYJŚCIOWYCH PRZEKSZTAŁTNIKA Kondensatory wyjściowe przekształtnika powinny być dobrane tak, aby minimalizować (do przyjętego poziomu) składową zmienną napięcia wyprostowanego. Składowa ta jest wynikiem składowej zmiennej w mocy chwilowej jednofazowego źródła. Jeżeli obciążeniem prostownika jest trójfazowy falownik zasilający trójfazowy silnik indukcyjny to jego moc chwilowa nie zawiera składowej zmiennej. Stąd różnicę energii, wynikającą z chwilowej wartości mocy źródła i mocy odbiornika przejmuje kondensator. W opisywanym przekształtniku prąd źródła (II.3-) jest współfazowy z napięciem zasilania. u s U sin t (II.3-) s i s I sin t (II.3-) s Moc chwilowa źródła. ps usis U sis sin t UsIs cos t Ps cos t (II.3-3) Moc chwilowa falownika obciążającego prostownik. Pm pf Ps const. (II.3-4) Bilans energii w układzie z pominięciem strat na elementach półprzewodnikowych: p dt dw p dt dw (II.3-5) s c F b gdzie: dw c zmiana energii gromadzonej w kondensatorze, dw b zmiana energii obwodu balansującego. Po podstawieniu (II.3-3) oraz (II.3-4) do (II.3-5) otrzymano: P cos t dt P dt dw dw (II.3-6) s Ostatecznie: c s s b c b dw P cos tdt dw (II.3-7) Po scałkowaniu równania (II.3-7) otrzymuje się: P s Wc sin gdzie: b b b t W o W b (II.3-8) L W I (II.3-9) Dla sin t= ± energia w kondensatorze osiąga wartości ekstremalne: 4

40 W W C P s c max Uc max Wo Wb (II.3-) C P s c min Uc min Wo Wb (II.3-) gdzie: C Ucmax Uc min W o (II.3-) Podstawiając (II.3-) do (II.3-) otrzymuje się: C U c max U c min Ps Lb I b (II.3-3) Z (III.3-3) wyznaczono pojemność kondensatora C : Ps L I C (II.3-4) U U c max b b s c min Równanie (II.3-3) może zostać wyznaczone, podobnie jak dla prezentowanego przypadku, z energii minimalnej kondensatora (II.3-) Dla P s =,3kW; U o = 4V; f= 5Hz; I bmax =5A; L b = mh; U cmax /U o,4 z zależności (II.3-4) otrzymuje się pojemność C=,mF. Ostatecznie przyjęto C=,mF. W trakcie prac badawczych autor nie miał możliwości obciążenia prostownika przyjętym w obliczeniach falownikiem zasilającym silnik indukcyjny, dlatego jako odbiornik przyjęto rezystor (zarówno w symulacjach jak i rzeczywistym układzie) o rezystancji 3Ω. Moc takiego odbiornika jest równa: P r U c R U o R ~ u c (II.3-5) gdzie: u ~ różnica napięcia pomiędzy wartością napięcia na kondensatorze a napięciem za- c dawanym. Po uporządkowaniu równania (II.3-5) otrzymuje się: ~ ~ U u u o c P r (II.3-6) R U U o c o ~ uc Ponieważ to równanie (II.3-6) upraszcza się do postaci: U o P r U R o ~ u U c (II.3-7) o 4

41 Jak wynika z równania (II.3-7) moc zastosowanego odbiornika nie jest zgodna z założeniem (II.3-4), dlatego składowa zmienna napięcia na kondensatorze wyjściowym może odbiegać od przyjętej w obliczeniach. Na rysunku II.3- przedstawiono przebiegi składowej zmiennej napięcia na kondensatorach wyjściowych u CPF, u CNF, prąd źródła i s oraz napięcie wejściowe przekształtnika u in. Wyniki z rysunku II.3-a uzyskano symulacyjne (program ICAP). Rysunki II.3-b są przebiegami symulacyjnymi z układu FPGA, natomiast z rysunku II.3-c rzeczywistego przekształtnika. Widoczne odkształcenia na przebiegach napięć na kondensatorach wyjściowych z rysunku II.3-b są wynikiem zakłóceń pojawiających się w trakcie pomiaru. Oscyloskop, dla kanałów pomiarowych odpowiadających napięciom u CPF i u CNF, pracował w trybie pomiaru składowej zmiennej bez składowej stałej na zakresie mv. 4

42 44V a) u CPF 5V/div -45V u CNF 5V/div i s 5A/div 5ms u in 4V/div b) u CPF V/div u CNF V/div i s 5A/div 5ms u in 4V/div c) u CNF 5V/div u CPF 5V/div 5ms i s 5A/div Rys. II.3-. Przebiegi składowej zmiennej napięcia kondensatora wyjściowego u CPF, prąd źródła i s oraz napięcie wejściowe przekształtnika u in a) symulacyjne, program ICAP; b) symulacyjne, układ FPGA; c) rzeczywistego przekształtnika Wyniki symulacyjne są zbieżne z wynikami uzyskanymi w rzeczywistym układzie, maksymalna wartość składowej zmiennej w przedstawianych przebiegach jest zgodna z zakładaną w obliczeniach. Niewielka rozbieżność wynika z rodzaju obciążenia. W przebiegach rzeczywistego prostownika prąd źródła nie jest sinusoidalny, ponieważ jako wzorzec jego kształtu zostało użyte napięcie linii zasilającej odkształcone przez 3., 5. i 7. harmoniczną. 43

43 II.4 WPŁYW SKOKOWYCH ZMIAN NAPIĘCIA ZASILANIA NA WARTOŚĆ NAPIĘĆ NA KONDENSATORACH Z równania (II.-) wynika, że wartości napięć na poszczególnych kondensatorach są uzależnione od wartości napięcia wyjściowego przekształtnika (napięcia na kondensatorach C PF oraz C NF ) i nie zależą bezpośrednio od napięcia zasilania. Wystąpienie zapadu [8], [9] napięcia na linii zasilającej nie powoduje natychmiastowej zmiany napięcia wyjściowego (u CPF i u CNF ), a tym samym zmiany napięć na kondensatorach wewnętrznych. W przypadku pojawienia się zapadu napięcia układ regulacji doprowadzi do zwiększenia wartości prądu źródła tak, aby dostarczyć wystarczającą energię do kondensatorów wyjściowych i utrzymać na nich wymaganą wartość napięcia. Na rysunku II.4- i rysunku II.4- przedstawiono przebiegi napięć kondensatorów gałęzi P przekształtnika oraz napięcia linii zasilającej przy wystąpieniu zapadu napięcia. W trakcie jego trwania amplituda zmalała z 35V do 47V. u CFP V/div u CP V/div u CP V/div ms u s V/div Rys. II.4-. Przebiegi napięć na wszystkich kondensatorach gałęzi P oraz napięcie linii zasilającej (u s ) przy skokowej zmianie napięcia zasilania, zapadzie napięcia. Wyniki symulacyjne uzyskane w programie ICAP. 44

44 u CP V/div u CP V/div u s 6V/div ms Rys. II.4-. Przebiegi napięć na kondensatorach wewnętrznych przekształtnika gałęzi P oraz napięcie linii zasilającej (u s ) przy skokowej zmianie napięcia zasilania, zapadzie napięcia. Wyniki symulacyjne wykonanie w układzie FPGA. Na rysunku II.4- nie przedstawiono przebiegu napięcia kondensatora wyjściowego C PF ponieważ czwarty (ostatni dostępny) kanał oscyloskopu został użyty do wyzwolenia rejestracji. Na przedstawionych przebiegach nie został zaobserwowany wpływ zmiany napięcia zasilania na napięcia na kondensatorach, co oznacza, że układ regulacji zareagował poprawie na występujący zapad napięcia i utrzymał zadaną wartość napięcia na kondensatorach wyjściowych. 45

45 II.5 DOBÓR ELEMENTÓW UKŁADU BALANSUJĄCEGO W trakcie pracy badawczej nie udało się wyznaczyć algebraicznego równania opisującego przebieg prądu balansującego bez przyjmowania uproszczeń zakłamujących rzeczywiste warunki pracy obwodu balansującego. Wynika to z tego, iż na przebieg prądu balansującego ma wpływ wiele czynników np. czas przewodzenia łączników (w opisywanym przekształtniku czas ten jest zmienny), napięcia na poszczególnych kondensatorach, które zmieniają się w wyniku przepływu przez nie prądu balansującego, rezystancja łączników, indukcyjności pasożytnicze itp. Dlatego do sformułowania kryteriów doboru elementów obwodu balansującego posłużono się badaniami symulacyjnymi wykonanymi przy użyciu pakietu ICAP oraz symulacjami opracowanymi w układzie FPGA. Symulacyjnie zostały przebadane przypadki, które mogą pojawić się w rzeczywistym układzie i spowodować zmiany napięcia na kondensatorach: ) napięcie na kondensatorze wewnętrznym gwałtownie zmieniło się, sytuacja taka może być wynikiem nagłej zmiany wartości prądu odbiornika (załączenie odbiornika lub zmiana jego parametrów np. momentu obciążającego silnik), która powoduje zmianę prądu linii zasilającej przepływającego przez kondensatory. ) jeden z kondensatorów charakteryzuje się zwiększoną (w odniesieniu do pozostałych kondensatorów) upływnością. W symulacji przyjęto dołączony równolegle do kondensatora opór o rezystancji 5kΩ. Przyjęta rezystancja jest kilkukrotnie mniejsza niż wynikająca ze stratności deklarowanej przez producenta kondensatorów zastosowanych w stanowisku laboratoryjnym. Na rysunku II.5- przerywaną linią zaznaczono rezystory reprezentujące upływność kondensatorów. W wszystkich symulacjach przyjęto, iż wartość skuteczna napięcia zasilającego wynosi 3V (częstotliwość napięcia sieci zasilającej 5Hz), napięcie wyjściowe przekształtnika U P = U N = 4V (U CP = U CN = 8V; U CP = U CN = 4V), częstotliwości impulsowania pojedynczej komórki f i =8,333kHz, jako odbiornik zastosowano dwa rezystory o rezystancji 3Ω, pojemność kondensatorów wewnętrznych,µf, natomiast kondensatorów wyjściowych,mf, rezystancję obwodu balansującego R b przyjęto mω (jest identyczna dla wszystkich badanych przypadków). 46

46 DPP DPP DP3P S PP S PP S P3P u in R P C P R P C P L d C PF U P i s D NP S PN D NP S PN D N3P S P3N S NP D PN S NP D PN S N3P D P3N C NF U N u s U sinwt m C N C N SNN DNN SNN DNN SN3N DN3N Rys. II.5-. Schemat przekształtnika z uwzględnieniem upływności kondensatorów C P i C P Do utrzymania stałego podziału napięć na kondensatorach wewnętrznych przekształtnika wykorzystywany jest układ rezonansowy R b L b C b pobudzany do drgań przez składową zmienną napięcia wyjściowego o częstotliwości impulsowania pojedynczej komórki (rysunek I.-5). Składowa o tej częstotliwości pojawia się, gdy napięcie na którymkolwiek z kondensatorów różni się od wymaganego równaniem (I.-). Częstotliwość rezonansowa układu balansującego (szeregowego układu oscylacyjnego R b L b C b ) powinna być równa częstotliwości impulsowania pojedynczej komórki tak, aby impedancja obwodu R b L b C b dla tej składowej była jak najmniejsza. b Impedancja obwodu balansującego (Z b ) jest wyrażona równaniem: b Lb Cb Z R (II.5-) f u (II.5-) gdzie f u częstotliwość składowej zmiennej napięcia wejściowego. Wyznaczając pochodną równania (II.5-) względem pulsacji otrzymuje się: dz d b L b 4 L C b b L b (II.5-3) Podstawiając: 4 o b L C b do (II.5-3) otrzymuje się: (II.5-4) 47

47 dz d b L b 4 o 4 (II.5-5) Uwzględniając że: L b C b (II.5-6) gdzie: impedancja falowa. Równanie (II.5-5) przyjmuje postać: dz d b o 4 o 4 (II.5-7) Ekstremalną (minimalna) wartość impedancji obwodu balansującego (II.5-) uzyskuje się dla = o, czyli dla: L b C b (II.5-8) Z równania (II.5-7) wynika, że wartość pochodnej (określająca szybkość zmiany impedancji) w punkcie jest uzależniona od kwadratu impedancji falowej ( ). Oznacza to, że przyrost (zmniejszenie) impedancji obwodu balansującego spowodowane zmianą pulsacji składowej zmiennej napięcia wejściowego, w stosunku do pulsacji własnej obwodu R b L b C b, będzie większy dla układu o większej wartości impedancji falowej. Ma to szczególne znaczenie w otoczeniu punktu ekstremum charakterystyki. Impedancja obwodu balansującego, przy pulsacji składowej zmiennej napięcia wejściowego zgodnej z (II.5-8) jest równa rezystancji R b. W przypadku, gdy częstotliwość składowej zmiennej tego napięcia ma wartość większą (przy poprawnym rozkładzie napięć na kondensatorach ta składowa ma trzykrotnie większą częstotliwość niż częstotliwość impulsowania pojedynczej komórki, w przekształtniku trójkomórkowym) impedancja układu rezonansowego powinna mieć dużą wartość, aby ograniczyć wartości prądu balansującego. Wynika z tego, że aby zapewnić poprawną pracę obwodu balansującego należy tak dobrać jego parametry, by jego impedancja dla składowej o częstotliwości impulsowania pojedynczej komórki była minimalna i znacznie większa dla częstotliwości potrójnej. Warunek ten może być spełniony przez zwiększanie impedancji falowej obwodu balansującego. Wartość napięcie na kondensatorze obwodu balansującego UC b jest opisana równaniem: UC b R b U in X X Lb Cb X Cb (II.5-9) Wprowadzając znaczenia (II.5-4) i (II.5-8) otrzymuje się: 48

48 UC b (II.5-) U in R C b b o W stanie rezonansu spełnione jest równanie: o L C b b (II.5-) Stąd równanie (II.5-) po przekształceniach przyjmuje: UC U b Lb Q (II.5-) U U R in in b gdzie: Q dobroć obwodu balansującego. Z równania (II.5-) wynika, że w stanie rezonansu napięcie na kondensatorze jest większe niż napięcie przyłożone (ponieważ R b < ). Stąd dobroć Q wskazuje ile razy napięcie na indukcyjności lub na pojemności ma wartość większą od napięcia na zaciskach obwodu. Jest ona, zatem miarą krotności napięcia występującego w obwodzie. Na rysunku II.5-7 przedstawiono przebiegi napięcia na kondensatorze układu balansującego dla trzech różnych dobroci obwodu balansującego ) =,5Ω; ) =Ω; 3) =5Ω. 3 us u Cb V/div Rys. II.5-. Przebiegi napięć na kondensatorze układu balansującego dla trzech różnych dobroci ) =,5Ω; ) =Ω; 3) =5Ω. Jak wynika z równania (II.5-) górna granica impedancji falowej narzucona jest dopuszczalnym napięciem elementów (kondensatora), z których wykonany jest obwód balansujący i ma uzasadnienie ekonomiczne. Użycie kondensatora o wyższym dopuszczalnym napięciu roboczym zwiększa koszty urządzenia. Operatorowa postać równania opisującego prąd układu balansującego: 49

49 I s U L in b s Rb s L b L C Wprowadzając oznaczenia: R b L C b b R b b Q b (II.5-3) (II.5-4) o L C b b (II.5-5) Równanie II.5-3 przyjmuje postać: Uin I s (II.5-6) L s s b o o Przyrównując mianownik równania II.5-6 do zera otrzymuje się dwa pierwiastki s (II.4-7), o o Zależnie od wartości parametru (współczynnik tłumienia) możliwe są trzy rozwiązania. II.5. krytyczna Rezystancja obwodu balansującego mniejsza niż rezystancja o R b b L C b L C b b (II.5-8) Mianownik równania II.4-6 ma pierwiastki urojone s, o j o a prąd balansujący ma przebieg oscylacyjny. Układ równań II.5-8 ma nieskończenie wiele rozwiązań to znaczy, że istnieje nieskończona liczba kombinacji indukcyjności oraz pojemności, których częstotliwość drgań własnych jest równa częstotliwości impulsowana pojedynczej komórki, a współczynnik tłumienia zawiera się w zakresie od do. Jak zostało przedstawione w rozdziale I.3 przekazywanie energii do rozładowanego kondensatora odbywa się przez harmoniczną prądu balansującego o częstotliwości impulsowania pojedynczej komórki. Harmoniczna prądu balansującego o częstotliwości M krotnie większej niż częstotliwość impulsowania (M liczba zainstalowanych komórek, w opisywanym przypadku M= 3 przekształtnik trójkomórkowy) nie uczestniczy w wymianie energii [8], [36, [37]. Dlatego układ 5

50 balansujący powinien być tak dobrany, aby w przypadku pojawienia się w napięciu wejściowym przekształtnika (u in ) składowej zmiennej o częstotliwości impulsowania pojedynczej komórki w prądzie balansującym dominującą była harmoniczna o tej częstotliwości. W tabeli II.5- zestawiono różne wartości elementów obwodu balansującego (dobrane do częstotliwości impulsowania pojedynczej komórki f i =8,333kHz), impedancję falową obwodu balansującego, skuteczną wartość prądu balansującego, zawartość harmonicznej podstawowej (częstotliwości impulsowania pojedynczej komórki) i 3. harmonicznej w prądzie balansującym oraz procentowy udział poszczególnych harmonicznych w wartości skutecznej. W tabeli II.5- umieszczono także parametry obwodu balansującego, które są trudne do uzyskania w rzeczywistym układzie (np. L b = 95,49nH, =,5 Ω lub o impedancji falowej > 5Ω przy, której zgodnie (II.5-) należy stosować kondensatory o bardzo dużej wartości napięcia roboczego) dla uwydatnienia zależności pomiędzy parametrami obwodu a zawartością harmonicznej podstawowej i 3. w prądzie balansującym. Tabela II.5- została wyznaczona dla przypadku, w którym napięcie na kondensatorze C P zmniejszyło się o 4V (7,% wymaganego napięcia). Napięcia na pozostałych kondensatorach są zgodne z równaniem (I.-). Nie badano wpływu prądu balansującego na napięcia na kondensatorach gałęzi N, ponieważ jest on identyczny z przedstawionym na przykładach kondensatorów gałęzi P. Prąd balansujący nie przepływa jednocześnie przez obie gałęzie (w jednej chwili czasu przepływa przez gałąź P lub N ), dlatego wpływ prądu balansującego na każdą z gałęzi można rozpatrywać oddzielnie. 5

51 Tabela II.5-. Zawartość harmonicznej podstawowej i potrójnej częstotliwości w prądzie balansującym dla różnych wartości elementów obwodu balansującego. Nr. L C [ Ω] RMS(i b ) [A] I b (h ) [A] I b (h ) [%] I b (h 3 ) 95,49nH 3,89mF,5 63 3,4,49 6, 954,9nH 38,9µF, ,64,3 78, 8 3 9,549µH 38,µF,5 35,3 6, , ,8µH, µf,9 6,76 3,,73 5 9,9µH 9,9µF 8,9 6,7 35,4,7,5 6 95,49µH 3,89µF 5 4,,393 36,9, ,9µH 38,9nF 5,89,34 6, ,99mH 9,98nF,73,38 65,75 4,38 9 3,89mH 95,49nF,4,9 7,63 3,8 5mH 73nF 66,3,9 69,,4 3 6mH 6,8nF 34,4,87 7,,396 3, [A] I b (h 3 ) 9,549mH 38,9nF 5,9,85 77,98,6,64 [%] Na podstawie tabeli II.5- wykreślono charakterystyki procentowej zawartości harmonicznej podstawowej (I b (h )= f( ) rysunek II.5-3a) oraz 3. harmonicznej (I b (h 3 )= f( ) rysunek II.5-3b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Na charakterystykach I b (h )= f( ) oraz I b (h 3 )= f( ) nie umieszczono punktów z tabeli II.5-, których impedancja falowa jest większa niż Ω. Realizacja obwodu balansującego o tych parametrach jest kosztowna (duża dobroć układu, duża wartość napięcia na kondensatorze C b ), a umieszczenie ich na charakterystykach powodowałoby zacieśnienie fragmentów wykreślonych dla punktów, których realizacja ma uzasadnienie techniczne. 5

52 a) 7 b) 5 % % Rys. II.5-3. Charakterystyki przedstawiające procentowy udział harmonicznej podstawowej a) oraz 3. harmonicznej b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Charakterystyki przedstawione na rysunku II.5-3 można podzielić na dwa przedziały: pierwszy dla impedancji falowej w zakresie ( Ω> cechujący się bardzo szybkim przyrostem (zmniejszaniem) udziału harmonicznej podstawowej (3.) w prądzie balansującym oraz drugi przedział dla impedancji falowej >Ω. Dla tego zakresu przyrost (zmniejszanie) udziału harmonicznej podstawowej (3.) jest znacznie wolniejszy niż w przypadku pierwszego przedziału. Przy zwiększaniu impedancji falowej ponad Ω amplituda podstawowej harmonicznej prądu balansującego maleje przy zwiększającym się jej udziale w wartości skutecznej prądu. Zwiększanie udziału harmonicznej podstawowej w prądzie balansującym jest korzystne, ponieważ powoduje zmniejszenie udziału harmonicznych parzystych, które mogą uczestniczyć w wymianie energii pomiędzy kondensatorami (I.-4) (I.-6) oraz powodować oscylacje napięcia na kondensatorach. Zmniejszenie udziału 3. harmonicznej (i jej wielokrotności) w prądzie balansującym ogranicza jedynie straty mocy na rezystancji obwodu balansującego R b, nie wpływa natomiast na przebiegi napięć (za okres impulsowania) na kondensatorach wewnętrznych i wyjściowych przekształtnika (harmoniczna 3. i jej wielokrotność nie uczestniczy w wymianie energii pomiędzy kondensatorami (I.-4) (I.-6)). Na rysunku II.5-5 przedstawiono drogę przepływu prądu balansującego dla jednej z możliwych kombinacji przewodzących łączników. Rysunek przedstawia generowanie dodatniej części napięcia wejściowego (impulsowane są łączniki grupy P ). 53

53 a) Rb DPP DPP DP3P b) Rb DPP DPP DP3P SPP SPP SP3P SPP SPP SP3P Lb Lb ib ib CP C P ib ib CP C P C b C PF UP C b C PF UP L d D NP SPN D NP SPN D N3P SP3N L d D NP SPN D NP SPN D N3P SP3N is S NP D PN S NP DPN S N3P DP3N C NF UN is S NP D PN S NP DPN S N3P DP3N C NF UN u s U msin wt SNN C N SNN C N SN3N u s U msin wt SNN C N SNN C N SN3N DNN DNN DN3N DNN DNN DN3N Rys. II.5-4. Droga przepływu prądu balansującego i b wyznaczona dla jednej z kombinacji łączników a) przy dodatniej chwilowej wartości prądu balansującego; b) przy ujemnej chwilowej wartości prądu balansującego Analizując pozostałe kombinacje łączników można wykazać, że źródłem energii przekazywanej rozładowanym kondensatorom wewnętrznym przekształtnika przez prąd balansujący są kondensatory wyjściowe C PF (dla kondensatorów grupy P ) i C NF (dla kondensatorów grupy N ). Oznacza to, iż w przypadku dużej wartości skutecznej prądu balansującego (szybkiej wymianie energii) może nastąpić niekontrolowane rozładowanie kondensatora wyjściowego. Na rysunku II.5-5 przedstawiono przebiegi prądu balansującego i b, prądu i napięć na kondensatorach wyjściowych C PF, C PF oraz wewnętrznych gałęzi P C P, C P wyznaczone dla parametrów obwodu balansującego z wiersza numer tabeli II.5-. i b ka/div 7V u CP +4V i CPF ka/div i CNF ka/div 36V u CP u CPF V/div -4V u CPN V/div u in 4V/div Rys. II.5-5. Rozładowanie kondensatorów wyjściowych C PF oraz C NF przez prąd balansujący Jak wynika z przedstawionych przebiegów prąd balansujący wpływa na napięcie na kondensatorach wyjściowych (napięcie wyjściowe) i dlatego należy uwzględnić go w doborze kondensatorów wyjściowych. W celu ograniczenia wpływu prądu balansującego na wartość napięcia na kondensatorach wyjściowych (bez zwiększania ich pojemności, wzrost kosztów) 54

54 należy ograniczyć wartość prądu balansującego. Konieczność zmniejszenia wartości prądu balansującego ma uzasadnienie ekonomiczne, wymienione wcześniej ograniczenie pojemności kondensatorów wyjściowych oraz sposób wykonania dławika obwodu balansującego (L b ). Ograniczenie amplitudy prądu balansującego wpływa na zmniejszenie średnicy przewodu, z którego wykonany jest dławik, a tym samym na obniżenie kosztu jego wykonania. Zmniejszenie wartości prądu balansującego można uzyskać przez zwiększenie rezystancji R b (w granicach opisanych układem równań II.5-8) co spowoduje jednak zwiększeniem energii (pobieranej z kondensatorów wyjściowych) rozpraszanej na tej rezystancji. Z wyników zestawionych w tabeli II.5- oraz z rysunku II.5-34a) b) wynika, że zwiększenie impedancji falowej zwiększa udział podstawowej harmonicznej w wartości skutecznej prądu balansującego, jednocześnie zmniejszając udział 3. harmonicznej (nie dostarczającej energii do kondensatorów wewnętrznych). Na rysunku II.5-6 i rysunku II.5-7 przedstawiono przebiegi: napięć na kondensatorach wewnętrznych gałęzi P (u Cp, u Cp ), prądu balansującego i b oraz napięcia wejściowego u in dla trzech różnych parametrów obwodu balansującego; a) wiersz numer w tabeli II.5-; b) wiersz numer 8 w tabeli II.5-; c) wiersz numer w tabeli II.5-. Przebiegi z rysunku II.5-6 wyznaczone przez program ICAP natomiast z rysunku II.5-7 uzyskano z symulacji w układzie FPGA. W symulacji programem ICAP zmiana napięcia na kondensatorze C P jest realizowana przez odpowiednie ustawienie warunków początkowych na kondensatorach. Nie są ustawiane warunki początkowe na indukcyjnościach przekształtnika. Skutkiem tego w pierwszych taktach symulacji układ jest doprowadzany do stanu ustalonego i wyniki te dodają się do zaburzenia wywołanego niewłaściwym rozkładem napięć na kondensatorach. Dlatego amplituda prądu balansującego po załączeniu przekształtnika gwałtownie wzrasta. Zjawisko to nie jest obserwowane na przebiegach z symulacji w układzie FPGA, ponieważ zmiana napięcia na kondensatorze C P jest dokonywana przez krótkotrwałe dołączenie do kondensatora rezystora o niewielkiej rezystancji (5Ω) w trakcie pracy przekształtnika przy ustalonych warunkach pracy. 55

55 a) U CP u CP i b A/div 5ms u in 4V/div b) u CP u CP i b A/div 5ms u in 4V/div c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-6. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy skokowej zmianie napięcia na kondensatorze C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela I.- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. 56

56 a) u CP u CP,5ms i b 96A/div u in 4V/div b) u CP u CP,5ms i b,6a/div u in 4V/div c) U CP U CP,5ms i b,6a/div U in 4V/div Rys. II.5-7. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy skokowej zmianie napięcia na kondensatorze C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela I.- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA Z przedstawionych przebiegów wynika, że każdy z badanych obwodów balansujących doprowadził do wyrównania napięć na kondensatorach. Największa składowa zmienna napięcia 57

57 (rysunek II.5-6a, rysunek II.5-7a) na obu kondensatorach występuje dla układu balansującego o parametrach z wiersza numer 3 tabeli II.5-. Wynika to z tego, iż dla tych parametrów amplituda podstawowej harmonicznej oraz zawartość harmonicznych parzystych w prądzie balansującym ma największą wartość (spośród przedstawionych przebiegów). Skutkiem składowej zmiennej napięcia na kondensatorach jest niedokładna realizacja napięcia wejściowego (u in ), w którym pojawiają się zafalowania na poszczególnych poziomach. Zaletą takiego doboru elementów obwodu balansującego jest szybkie doprowadzenie do poprawnego rozkładu napięć nawet przy dużych pojemnościach kondensatorów wewnętrznych, wadą jest duża amplituda prądu balansującego (8A) występująca przez całych czas pracy przekształtnika oraz duża wartość składowej zmiennej napięcia na kondensatorach (4V). Przebiegi z rysunku II.5-6b i rysunku II.5-7b wyznaczono dla parametrów obwodu balansującego zgodnie z wierszem numer 8 tabeli II.5-. Dla tak dobranego obwodu balansującego napięcie na rozładowanym kondensatorze łagodnie osiąga poprawną wartość, natomiast składowa zmienna napięć na kondensatorach jest wynikiem głównie przepływu prądu obciążenia. Amplituda prądu balansującego zwiększa się jedynie na czas potrzebny na doprowadzenie do poprawnego rozkładu napięć. Z oscylogramów z rysunku II.5-6b i rysunku II.5-7b wynika, że prąd balansujący wpływa także na napięcie na kondensatorze C P co oznacza że układ balansujący jest w stanie nadążyć za zmiennymi warunkami pracy i przez zmianę napięcia na poprawnie naładowanych kondensatorach dąży do zminimalizowania składowej zmiennej o częstotliwości impulsowania pojedynczej komórki z napięcia wejściowego (u in ). Odkształcenia w napięciu wejściowym przekształtnika widoczne są jedynie w początkowym okresie pracy obwodu balansującego. W przypadku parametrów obwodu balansującego z ostatniego wiersza w tabeli II.5- na przebiegach z rysunku II.5-6c i rysunku II.5-7c można zaobserwować bardzo łagodną reakcję na zmianę napięcia na kondensatorze C P. Amplituda prądu balansującego utrzymuje się na poziomie zbliżonym do pracy z poprawnym rozkładem napięć. Czas ustalenia się napięcia na rozładowanym kondensatorze jest dłuższy niż w poprzednich przypadkach, na przebiegu napięcia wejściowego przez dłuższy odcinek czasu utrzymuje się zafalowanie. W tabeli II.5- zestawiono różne wartości elementów obwodu balansującego (dobrane do częstotliwości impulsowania pojedynczej komórki f i =8,333kHz), impedancję falową obwodu balansującego, skuteczną wartość prądu balansującego, zawartość harmonicznej podstawowej (częstotliwości impulsowania pojedyńczej komórki) i 3. harmonicznej w prądzie balansującym oraz procentowy udział poszczególnych harmonicznych w wartości skutecznej. Tabela II.5- została wyznaczona dla przypadku, w którym napięcie na kondensatorze C P 58

58 zmniejszyło się o 4V (8,9% wymaganego napięcia). Napięcia na pozostałych kondensatorach są zgodne z równaniem (I.-). Tabela II.5-. Zawartość harmonicznej podstawowej i potrójnej częstotliwości w prądzie balansującym dla różnych wartości elementów obwodu balansującego. Nr. L C [Ω] RMS(i b ) [A] I b (h ) [A] I b (h ) [%] I b (h 3 ) [A] I b (h 3 ) 95,49nH 3,89mF,5 63 3,776,598 8,8,3 954,9nH 38,9µF, ,845,33 75,8 7, 3 9,549µH 38,µF,5 35,3 5,798 6,4 4,65,5 4 7,8µH, µf,9,5 6,57 3,4,5,5 5 9,9µH 9,9µF 8,5 5,95 3,6, ,49µH 3,89µF 5 4,9,369 3,67,44 9, ,9µH 38,9nF 5,63,6 68,46,94 5,76 8,99mH 9,98nF,45, 76,48 3,3 9 3,89mH 95,49nF,5,58 84,64,9,5 5mH 73nF 66,8,7 86,8,4,86 6mH 6,8nF 34,4, 88,59,9,789 9,549mH 38,9nF 5,9,9 9,56,,83 [%] Na podstawie tabeli II.5- wykreślono charakterystyki procentowej zawartości harmonicznej podstawowej (I b (h )= f( ) Rys. II.5-8a) oraz 3. harmonicznej (I b (h 3 )= f( ) rysunek II.5-8b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Zachowanie obwodu balansującego jest identyczne z przestawionym wcześniej przypadkiem (skokowej zmiany napięcia na kondensatorze C P ). Zwiększanie impedancji falowej powoduje zmniejszanie skutecznej wartości prądu balansującego oraz zwiększenie (zmniejszenie) udziału harmonicznej podstawowej (3.) w wartości skutecznej. 59

59 a) % b) 5 5 % Rys. II.5-8. Charakterystyki przedstawiające procentowy udział harmonicznej podstawowej a) oraz 3. harmonicznej b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Charakterystyki przedstawione na rysunku II.5-8 są analogiczne, jak na rysunku II.5-4 i można je podzielić na dwa zakresy dla impedancji falowej w zakresie ( Ω> cechującym się bardzo szybkim przyrostem (zmniejszaniem) udziału harmonicznej podstawowej (3.) w prądzie balansującym oraz drugi przedział dla impedancji falowej >Ω z wolniejszym przyrostem. Na rysunku II.5-9 i rysunku II.5- przedstawiono przebiegi: napięć na kondensatorach wewnętrznych gałęzi P (u Cp, u Cp ), prądu balansującego i b oraz napięcia wejściowego u in dla trzech różnych parametrów obwodu balansującego; a) wiersz numer w tabeli II.5-; b) wiersz numer 8 w tabeli II.5-; c) wiersz numer w tabeli II.5-. Przebiegi z rysunku II.5-9 wyznaczone przez program ICAP natomiast z rysunku II.5- uzyskane z symulacji w układzie FPGA. 6

60 a) u CP u CP i b A/div 5ms u in 4V/div b) u CP u CP i b A/div 5ms u in 4V/div c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-9. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy skokowej zmianie napięcia na kondensatorze C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. 6

61 a) u CP u CP i b 96A/div,5ms u in 4V/div b) u CP u CP i b,6a/div,5ms u in 4V/div c) u CP u CP i b,6a/div,5ms u in 4V/div Rys. II.5-. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy skokowej zmianie napięcia na kondensatorze C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA 6

62 Zachowanie układu oraz wnioski wyciągnięte na podstawie uzyskanych wyników przy skokowej zmianie napięcia na kondensatorze C P (rysunek II.5-9 i rysunek II.5-) są identyczne z opisanymi wcześniej przy zmianie napięcia na kondensatorze C P (rysunek II.5-6 i rysunek II.5-7). Oscylogramy z rysunku II.5- i rysunku II.5- zostały zarejestrowane przy jednoczesnej zmianie napięcia na kondensatorach C P i C P. Warunki symulacji oraz parametry obwodu balansującego przyjęto, jak dla przebiegów z rysunku II.5-9 i rysunku II.5-. a) u CP u CP i b A/div 5ms u in 4V/div b) u CP u CP i b A/div 5ms u in 4V/div 63

63 c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy jednoczesnej zmianie napięcia na kondensatorach C P i C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. a) u CP u CP i b 96A/div,5ms u in 4V/div b) u CP u CP i b,6a/div,5ms u in 4V/div 64

64 c) u CP u CP i b,6a/div,5ms u in 4V/div Rys. II.5-. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy jednoczesnej zmianie napięcia na kondensatorach C P i C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA Zachowanie układu oraz wnioski wyciągnięte na podstawie uzyskanych wyników przy skokowej zmianie napięcia na kondensatorze C P i C P (rysunek II.5- i rysunek II.5- ) są identyczne z opisanymi wcześniej przy zmianie napięcia na jednym z kondensatorów (rysunek II.5-6 i rysunek II.5-7, rysunek II.5-9 i rysunek II.5-). Z przeprowadzonych badań wynika, iż obwód balansujący jest w stanie doprowadzić do poprawnego rozkładu napięć na kondensatorach przy skokowej zmianie napięcia na jednym lub obu kondensatorach wewnętrznych. W układzie, w którym zastosowano obwód balansujący o dużej impedancji falowej (rysunek II.5-c) można zaobserwować wydłużenie czasu potrzebnego na wyrównanie napięć na kondensatorach, jest to spowodowane zmniejszeniem wartości prądu balansującego. W tabeli II.5-3 zestawiono różne parametry obwodu balansującego wraz z wielkościami jak w tabeli II.5- oraz tabeli II.5-, przy czym tabela II.5-3 została wyznaczona dla przypadku w którym kondensator C P jest elementem rzeczywistym (nie idealnym) pozostałe modele kondensatorów przekształtnika pozostawiono niezmienione (idealne). W symulacji zostało to zamodelowane przez włącznie równolegle do kondensatora C P rezystancji o wartości 5kΩ (rysunek II.5-). Przyjęto rezystancję mniejszą niż wynikającą z tangensa kąta stratności kondensatorów, które mają być zastosowane w rzeczywistym przekształtniku. 65

65 Tabela II.5-3. Zawartość harmonicznej podstawowej i potrójnej częstotliwości w prądzie balansującym dla różnych wartości elementów obwodu balansującego. Nr. L C [Ω] RMS(i b ) [A] I b (h ) [A] I b (h ) [%] I b (h 3 ) [A] I b (h 3 ) 95,49nH 3,89mF, ,944 63,5 87,83 954,9nH 38,9µF, ,73 9, 7,8 3 9,549µH 38,µF,5 37,6,5 3,6,69 55,3 4 7,8µH, µf,9,6 6,6 53,8 6,3 5, 5 9,9µH 9,9µF 9,8 5,45 55,49 4,8 49, 6 95,49µH 3,89µF 5 3,5,76 5,4,7 4, 7 954,9µH 38,9nF 5,935,9 96,47,3,7 8,99mH 9,98nF,8,85 99,5,8 9,97 9 3,89mH 95,49nF,87,84 99,63,4 4,89 5mH 73nF 66,843,84 99,8,3 3,55 6mH 6,8nF 34,84,84 99,68,,49 9,549mH 38,9nF 5,9,9 99,76,5,65 [%] Na podstawie tabeli II.5-3 wykreślono charakterystyki procentowej zawartości harmonicznej podstawowej (I b (h )= f( ) rysunek II.5-3a) oraz 3. harmonicznej (I b (h 3 )= f( )rysunek II.5-3b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Zachowanie obwodu balansującego jest identyczne z przestawionym wcześniej przypadkiem (skokowej zmiany napięcia na kondensatorze C P ). Zwiększanie impedancji falowej powoduje zmniejszanie skutecznej wartości prądu balansującego oraz zwiększenie (zmniejszenie) udziału harmonicznej podstawowej (3.) w wartości skutecznej. Różnicą pomiędzy opisywanym przypadkiem (stratność kondensatora C P ), a przedstawionymi wcześniej (skokowa zmiana napięcia na kondensatorach C P lub C P ) jest zachowanie podstawowej harmonicznej przy impedancji falowej <Ω. Przy skokowej zmianie napięcia na kondensatorach amplituda harmonicznej podstawowej zwiększała się do momentu, w którym <Ω, natomiast w tabela II.5-3 amplituda harmonicznej podstawowej osiąga wartość maksymalną dla impedancji falowej =,5Ω następnie maleje wraz ze wzrostem impedancji falowej. W tej pracy nie są analizowane przypadki dla <Ω (poza opisywanym =,5Ω) ponieważ jak zostało pokazane wartość skuteczna prądu balansującego wielokrotnie przekracza przewidywany prąd roboczy projektowanego przekształtnika (A) przy dużej wartości skła- 66

66 dowej zmiennej napięcia na kondensatorach. Ponadto uzyskanie rezystancji R b tak, aby spełniony był warunek (II.5-8) był by trudny do spełnienia w realizacji praktycznej. a) 8 % b) % Rys. II.5-3. Charakterystyki przedstawiające procentowy udział harmonicznej podstawowej a) oraz 3. harmonicznej b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Charakterystyki przedstawione na rysunku II.5-3 są analogiczne jak prezentowane wcześniej na rysunku II.5-3 i rysunku II.5-8. Na rysunku II.5-4 i rysunku II.5-5 przedstawiono przebiegi: napięć na kondensatorach wewnętrznych gałęzi P (u Cp, u Cp ), prądu balansującego i b oraz napięcia wejściowego u in dla trzech różnych parametrów obwodu balansującego; a) wiersz numer w tabeli II.5-3; b) wiersz numer 8 w tabeli II.5-3; c) wiersz numer w tabeli II.5-3. Przebiegi z rysunku II.5-4 wyznaczone zostały przez program ICAP, natomiast z rysunku II.5-5 uzyskano z symulacji w układzie FPGA. 67

67 a) u CP u CP i b A/div 5ms u in 4V/div b) u CP u CP i b A/div 5ms u in 4V/div c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-4. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5-3 punkt 3; b) Tabela II.5-3 punkt 8; c) Tabela II.5-3 punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. 68

68 a) u CP u CP i b 96A/div 5ms u in 4V/div b) u CP u CP i b,6a/div 5ms u in 4V/div c) u CP u CP i b,6a/div 5ms u in 4V/div Rys. II.5-5. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5-3 punkt 3; b) Tabela II.5-3 punkt 8; c) Tabela II.5-3 punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA 69

69 Obwód balansujący utrzymuje poprawny rozkład napięć na kondensatorach, jeżeli jest w stanie dostarczyć energię traconą przez kondensator (rozpraszaną przez rezystor przyłączony równolegle do kondensatora). Zachowanie układu oraz wnioski wyciągnięte na podstawie uzyskanych wyników są identyczne z opisanymi wcześniej przy skokowej zmianie napięcia na kondensatorach (rysunek II.5-6 i rysunek II.5-7, rysunek II.5-9 i rysunek II.5-, rysunek II.5- i rysunek II.5-). W tabeli II.5-4 zestawiono różne parametry obwodu balansującego wraz z wielkościami jak w tabeli II.5-, tabeli II.5- oraz tabeli II.5-3, przy czym tabela II.5-4 została wyznaczona dla przypadku, w którym kondensator C P jest elementem rzeczywistym (nie idealnym) pozostałe modele kondensatorów przekształtnika pozostawiono niezmienione (idealne). W symulacji zostało to zamodelowane, podobnie jak w przypadku zwiększonego upływu kondensatora C P. Tabela II.5-4. Zawartość harmonicznej podstawowej i potrójnej częstotliwości w prądzie balansującym dla różnych wartości elementów obwodu balansującego. Nr. L C [ Ω] RMS(i b ) [A] I b (h ) [A] I b (h ) [%] I b (h 3 ) [A] I b (h 3 ) 95,49nH 3,89mF, ,95 9,66 6,5 85,35 954,9nH 38,9µF,5 58,8 3,68 7,78 45,9 7,37 3 9,549µH 38,µF,5 3,54 9,4 6,49 8,9 59,76 4 7,8µH, µf,9,8 7,98 65, 7,5 58,3 5 9,9µH 9,9µF,4 6,99 68,3 5,85 57, 6 95,49µH 3,89µF 5,8,9 7,44,66 55, ,9µH 38,9nF 5,99,889 89,67,98 9,79 8,99mH 9,98nF,88,8 99,,85 9,94 9 3,89mH 95,49nF,8,8 99,8,38 4,74 5mH 73nF 66,89,87 99,83,94 3,64 6mH 6,8nF 34,83,83 99,89,73 3,8 9,549mH 38,9nF 5,9,99 99,98,6,37 [%] Zachowanie obwodu balansującego jest identyczne z przestawionymi wcześniej przypadkami: skokowej zmiany napięcia na kondensatorach wewnętrznych oraz upływności kondensatora C P. Na podstawie tabeli II.5-4 wykreślono charakterystyki procentowej zawartości harmonicznej podstawowej (I b (h )= f( ) rysunek II.5-6a) oraz 3. harmonicznej (I b (h 3 )= f( ) 7

70 rysunek II.5-6b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. a) 8 % b) % Rys. II.5-6. Charakterystyki przedstawiające procentowy udział harmonicznej podstawowej a) oraz 3. harmonicznej b) w skutecznej wartości prądu balansującego w funkcji impedancji falowej obwodu balansującego. Charakterystyki przedstawione na rysunku II.5-6 są analogiczne, jak prezentowane wcześniej na rysunku II.5-3, rysunku II.5-8 i rysunku II.5-3. Na rysunku II.5-7 i rysunku II.5-8 przedstawiono przebiegi: napięć na kondensatorach wewnętrznych gałęzi P (u Cp, u Cp ), prądu balansującego i b oraz napięcia wejściowego u in dla trzech różnych parametrów obwodu balansującego; a) wiersz numer w tabeli II.5-4; b) wiersz numer 8 w tabeli II.5-4; c) wiersz numer w tabeli II.5-4. Przebiegi z rysunku II.5-7 wyznaczone przez program ICAP natomiast z rysunku II.5-8 uzyskane z symulacji w układzie FPGA. 7

71 a) u CP u CP i b A/div 5ms u in 4V/div b) u CP u CP i b A/div 5ms u in 4V/div c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-7. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. 7

72 a) u CP u CP i b 96A/div 5ms u in 4V/div b) u CP U CP i b,6a/div 5ms u in 4V/div c) u CP u CP i b,6a/div 5ms u in 4V/div Rys. II.5-8. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA 73

73 W prezentowanych przypadkach obwód balansujący utrzymuje poprawny rozkład napięć na kondensatorach. Zachowanie układu oraz wnioski wyciągnięte na podstawie uzyskanych wyników są identyczne z opisanymi wcześniej przy stratności kondensatora C P i przy skokowej zmianie napięcia na kondensatorach (rysunek II.5-6 i rysunek II.5-7, rysunek II.5-9 i rysunek II.5-, rysunek II.5- i rysunek II.5-). Oscylogramy z rysunku II.5-9 i rysunku II.5- zostały zarejestrowane dla przypadku w którym oba kondensatory gałęzi P charakteryzują się zwiększonym upływem. Zostało to uzyskane przez włączenie równolegle do kondensatora rezystancji o wartości 5kΩ (rezystancja mniejsza niż wynikająca z tangensa kąta stratności kondensatorów, które mają być zastosowany w rzeczywistym przekształtniku). Na rysunku II.5-9 i rysunku II.5- przedstawiono przebiegi: napięć na kondensatorach wewnętrznych gałęzi P (u Cp, u Cp ), prądu balansującego i b oraz napięcia wejściowego u in dla parametrów obwodu balansującego jak w poprzednich przypadkach. Przebiegi z rysunku II.5-9 wyznaczono przez program ICAP, natomiast z rysunku II.5- uzyskano w symulacji w układzie FPGA. a) u CP u CP i b A/div 5ms u in 4V/div 74

74 b) u CP u CP i b A/div 5ms u in 4V/div c) u CP u CP i b A/div 5ms u in 4V/div Rys. II.5-9. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez program ICAP. a) u CP u CP i b 96A/div 5ms u in 4V/div 75

75 b) u CP u CP i b,6a/div 5ms u in 4V/div c) u CP u CP i b,6a/div 5ms u in 4V/div Rys. II.5-. Przebiegi napięć na kondensatorach gałęzi P (u CP, u CP ), prądu balansującego i b oraz napięcia wejściowego przekształtnika u in wyznaczone przy zwiększonej upływności kondensatorach C P dla różnych parametrów obwodu balansującego a) Tabela II.5- punkt 3; b) Tabela II.5- punkt 8; c) Tabela II.5- punkt. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA Z przedstawionych oscylogramów (rysunki II.5-9 i II.5-) wynika, że obwód balansujący utrzymuje poprawny rozkład napięć na kondensatorach. Zachowanie układu oraz wnioski wyciągnięte na podstawie uzyskanych wyników są identyczne z opisanymi wcześniej przy stratności kondensatora C P i C P oraz przy skokowej zmianie napięcia na kondensatorach. Jak zostało wykazane właściwości obwodu balansującego można uzależnić od jego impedancji falowej. Dla małej wartości impedancji falowej ( < Ω) amplituda prądu balansującego ma dużą wartość, następuje szybka wymiana energii pomiędzy kondensatorami, co powoduje, że napięcia na kondensatorach są szybko doprowadzane do wymaganych wartości. Pociąga to za sobą dużą wartość składowej zmiennej napięcia na kondensatorach (wywołanej 76

76 przez przepływający prąd balansujący), porównywalną do amplitudy wprowadzonego zaburzenia. W skrajnym przypadku duża amplituda prądu balansującego może doprowadzić do rozładowania kondensatorów wyjściowych przekształtnika (rysunek II.5-5). Zwiększenie impedancji falowej powoduje zmniejszenie amplitudy prądu balansującego (zmniejszenie składowej zmiennej napięcia na kondensatorze wywołanej przez przepływający prąd balansujący) i wzrost udziału harmonicznej o częstotliwości impulsowania pojedynczej komórki w prądzie balansującym (harmonicznej odpowiedzialnej za wymianę energii pomiędzy kondensatorami), ponadto powoduje wzrost dobroci obwodu rezonansowego (II.5-) i wymaga stosowania kondensatorów o zwiększonym napięciu roboczym. Obniżenie amplitudy prądu balansującego może doprowadzić do znacznego wydłużenia czasu potrzebnego na uzupełnienie energii kondensatorów lub doprowadzić do błędnego rozkładu napięć. II.5. Rezystancja obwodu balansującego równa rezystancji krytycznej o R b Lb Cb L C b b (II.5-8) Mianownik równania II.5-6 ma pierwiastek rzeczywisty podwójny. Przypadek nieanalizowany w tej pracy, ponieważ jak zostało wykazane w poprzednim podpunkcie korzystne jest zwiększać impedancję falową, co zgodnie z układem równań (II.5-8) oznacza wzrost rezystancji obwodu balansującego R b i dodatkowe straty mocy na tej rezystancji. II.5.3 Rezystancja obwodu balansującego większa niż rezystancja krytyczna o R b L C L C b b b b (II.5-9) Mianownik równania II.5-6 ma dwa pierwiastki rzeczywiste a prąd balansujący ma przebieg aperiodyczny. Przypadek nieanalizowany w niniejszej pracy z powodów identycznych jak w podpunkcie b). 77

77 Podsumowanie Z przedstawionych rozważań wynika, że korzystne jest zwiększanie impedancji falowej układu balansującego, ponieważ powoduje to zwiększanie impedancji układu dla harmonicznej o częstotliwości trzykrotnie większej niż częstotliwość impulsowania pojedynczej komórki, natomiast impedancja obwodu dla harmonicznej podstawowej jest równa rezystancji R b. Zwiększane impedancji falowej jest ograniczone przez dobroć układu rezonansowego i maksymalną dopuszczalną wartość napięcia na kondensatorach obwodu balansującego. W realizacji praktycznej użyto kondensatorów o maksymalnej wartości napięcia U max = 3V, szczytowa wartość składowej zmiennej napięcia wyjściowego U sk = 5V stąd dobroć układu Q=. Znając dopuszczalną dobroć z równania (II.5-) można wyznaczyć graniczną impedancję falową. Dla opisanego przypadku impedancja falowa ma wartość = 5Ω. f i L C L C b b b b (II.5-) Korzystając z układu równań II.5- wyliczono parametry obwodu balansującego zastosowanego w rzeczywistym przekształtniku L b = 954,9µH (uwzględniając dostępne dławiki przyjęto ostatecznie L b = mh) i C b = 38,9nF (C b = 347nF). Rezystancję przyjęto zgodnie z II.5- R b =,34Ω. 78

78 II.6 OBWÓD BALANSUJĄCY W MODELU LABORATORYJNYM PRZEKSZTAŁTNIKA Dla zapewnienia najlepszych warunków pracy przekształtnika częstotliwość rezonansowa obwodu balansującego powinna być równa częstotliwości impulsowania pojedynczej komórki. Rzeczywiste elementy pasywne: rezystory, kondensatory, dławiki wykonywane są z pewną tolerancją, dlatego częstotliwość rezonansowa rzeczywistego układu może być różna od wyliczonej na podstawie parametrów znamionowych elementów. Ponieważ nie ma możliwości precyzyjnego ustawienia częstotliwości rezonansowej obwodu balansującego, dlatego należy wyznaczyć ją pomiarowo i do zmierzonej częstotliwości dostosować częstotliwość impulsowania pojedynczej komórki. Częstotliwość impulsowania powinna być ustawiona powyżej zmierzonej częstotliwości obwodu balansującego. Z upływem czasu zmniejsza się pojemność kondensatora, co powoduje wzrost częstotliwości rezonansowej. Na rysunku II.6-a przedstawiono schemat obwodu użytego do wyznaczenia rzeczywistej częstotliwości rezonansowej obwodu balansującego. Rysunek II.6-b prezentuje przebieg prądu szeregowego układu rezonansowego (R b L b C b z rysunku II.6-a) po zwarciu łącznika sw. a) sw C b L b R b U i b b) i b 5mA/div 5us Rys. II.6-. a) Schemat obwodu użytego do pomiaru rzeczywistej częstotliwości rezonansowej obwodu balansującego; b) przebieg prądu obwodu balansującego i b po skokowym załączeniu napięcia zwarciu łącznika SW. 79

79 Z przebiegu na rysunku II.6- odczytano rzeczywistą częstotliwość drgań własnych obwodu balansującego f r = 8,44kHz oraz przyjęto, że częstotliwość impulsowania pojedynczej komórki f i = 8,3kHz. Rozważania teoretyczne zostały sprawdzone w rzeczywistym przekształtniku. Do kondensatora C P został dołączony rezystor o rezystancji 5kΩ. Obserwowana była średnia wartość napięcia obu kondensatorów gałęzi P. Zostały także zarejestrowane przebiegi impulsów sterujących tranzystorów S P3P, S PP, S PP prąd balansujący oraz prąd odbiornika (rysunek II.6-). Na rysunku II.6-a) przedstawiono przebiegi impulsów tworzących funkcję kierunkową dla kondensatora, do którego dołączono rezystor (C P ). Impuls dla tranzystora S P3P przypada na dodatnią część prądu balansującego natomiast impuls S PP (ujemna część funkcji kierunkowej) pokrywa się z ujemnymi wartościami prądu (i b ). Na rysunku II.6-b) przedstawiono przebiegi zarejestrowane dla kondensatora C P, obie części funkcji kierunkowej, dodatnia i ujemna przypadają na ujemne wartości prądu balansującego. Jeśli wszystkie składniki iloa) S PP 5V/div T i S P3P 5V/div SP3P -S 5V/div PP 5us i b,5a/div b) S PP 5V/div T i S PP 5V/div SPP -S 5V/div PP 5us i b,5a/div Rys. II.6-. Prąd balansujący (i b ), impulsy sterujące pracą łączników oraz funkcję kierunkową wyznaczoną dla a) kondensatora C P, b) kondensatora C P 8

80 czynu (I.3-) mają wartości ujemne, to energia jest dostarczana do kondensatora. Gdy funkcja kierunkowa zmienia swój znak, prąd balansujący pozostaje ujemny, a energia jest odbierana z kondensatora, dlatego średnia wartość energii za okres (T i ) jest w przybliżeniu zero. W trakcie eksperymentu mierzone były wartości napięć na wszystkich kondensatorach wewnętrznych. Uzyskane wyniki były zgodne z teoretycznym rozkładem napięć. Zmierzone wartość odpowiada podziałowi opisanemu równaniem (I.-), częstotliwość prądu balansującego była równa częstotliwość impulsowania pojedynczej komórki (rysunek II.6-). T i S NN 5V/div S NN 5V/div S N3N 5V/div i b,5a/div 5us Rys. II.6-3. Prąd balansujący (i b ), impulsy sterujące pracą łączników grupy N W przypadku, gdy kondensatory są poprawnie naładowane prąd balansujący ma częstotliwość równa 3f i i nie wpływa na średnią wartość napięcia na kondensatorach [36], [37]. Na rysunku II.6-3 przedstawiono przebiegi prądu balansującego oraz impulsów sterujących tranzystorami gałęzi N prostownika. Kondensatory w tej gałęzi były poprawnie naładowane (nie zwiększono ich upływności), dlatego w prądzie balansującym nie wystąpiła składowa o częstotliwości impulsowania pojedynczej komórki (f i ), obecna jest jedynie składowa o częstotliwości 3f i (nie wpływająca na wartość napięcia na kondensatorach). Przedstawione w tym podrozdziale przebiegi są zgodne z analizą teoretyczną zamieszczoną w rozdziale pierwszym. Funkcja kierunkowa kondensatora o zwiększonej upływności jest przesunięta w fazie w stosunku do prądu balansującego tak, aby energia była dostarczana do kondensatora dwukrotnie w jednym okresie impulsowania (rysunek II.6-a), natomiast usytuowanie funkcji kierunkowej, kondensatora o poprawnym napięciu, względem prądu balansującego ogranicza energię dostarczaną do tego kondensatora (rysunek II.6-b). Przeprowadzone eksperymenty (zwiększenie upływności kondensatorów) potwierdziły słuszność tezy iż układ balansujący jest w stanie utrzymać poprawny rozkład napięć na kondensatorach oraz potwierdziły poprawność doboru parametrów obwodu balansującego. 8

81 II.7 UKŁAD REGULACJI Na rysunku II.7- przedstawiono schemat ideowy układu regulacji trójkomórkowego, jednofazowego prostownika. Celem układu sterowania jest stabilizacja napięcia wyjściowego, na kondensatorach wyjściowych gałęzi P i N (u out = u CPF + u CNF ). Ls i s u zad e u Regulator U out K + + x Ts + - e i s K Regulator I s PWM K u s przekształtnik C PF C NF k i* is k u* us k c * u N k c * u P Rys. II.7-. Schemat układu regulacji trójkomórkowego prostownika. Sygnał proporcjonalny do uchybu regulacji napięcia stałego (e u ) jest wprowadzany na wejście regulatora napięcia o strukturze elementu proporcjonalnego z inercją. Na rysunku II.7- przedstawiono schemat analogowego modelu elementu inercyjnego użytego do realizacji regulatora. R R C e u x o Rys. II.7-. Schemat modelu regulatora napięcia Na podstawie przyjętego schematu (rysunek II.7-) utworzono model matematyczny wykorzystany do realizacji w technice cyfrowej. dx dt o T xo K eu (II.6-) gdzie: T R C (II.6-3) R K (II.6-3) R 8

82 Sygnał wyjściowy regulatora napięcia jest proporcjonalny do zadanej w układzie amplitudy prądu źródła. Aby zabezpieczyć układ przed niekontrolowanym wzrostem prądu linii zasilającej na wyjściu regulatora znajduje się ograniczenie, na rysunku II.7- oznaczone zaciemnionym obszarem. Ograniczenie to decyduję o maksymalnej dopuszczalnej amplitudzie prądu źródła. Sygnał wyjściowy z regulatora napięcia jest mnożony z sygnałem proporcjonalnym do chwilowej wartości napięcia zasilania (k u u s ). W wyniku tego mnożenia otrzymuje się sygnał proporcjonalny do zadawanego przebiegu prądu źródła. Sygnał ten jest wprowadzany na sumator, który wylicza uchyb realizacji (e i ) przebiegu prądu linii zasilającej. Uchyb ten jest wprowadzany na regulator prądu wejściowego o strukturze PI. Regulator został rozdzielony na dwie równolegle części: proporcjonalną i całkującą. Na rysunku II.7- zaciemnione pola reprezentują ograniczenia. W przypadku części całkującej ograniczenie jest częścią składową integratora, nie pozwalającą na zliczanie, jeśli wartość całki osiągnie zakładany maksymalny poziom. Osobne ograniczenie znajduje się na wyjściu regulatora i nie dopuszcza do osiągnięciu wartości niemożliwych do zrealizowana przez obwód sterowania. Jest to ograniczenie wynikające z zakresu pola operacyjnego generatorów PWM. Napięcie wyjściowe przekształtnika (u out ) jest sumą napięć na kondensatorach wyjściowych, w przypadku, gdy obciążenie tych kondensatorów jest niesymetryczne (inne dla gałęzi P i N ) rozkład napięć na kondensatorach może być różny, U CPF U CNF, przy poprawnej realizacji wartości napięcia wyjściowego. Aby zabezpieczyć układ przed takim przypadkiem do sumatora w regulatorze prądu wprowadzany jest sygnał proporcjonalny do różnicy napięcia na kondensatorach. Pojawienie się różnicy napięć na kondensatorach skutkuje wprowadzeniem do sygnału wyjściowego regulatora prądu składowej stałej kompensującej nierównomierny rozkład napięcia na kondensatorach. Na rysunku II.7-3 i rysunku II.7-5 przedstawiono przebiegi symulacyjne obrazujące zachowanie przekształtnika przy niesymetrycznym obciążeniu. Przebiegi z rysunku II.7-3a i rysunku II.7-5a zostały zarejestrowane dla układu regulacji bez poprawki na błędny rozkład napięcia, natomiast przebiegi z rysunku II.7-3b i rysunku II.7-5b zostały zarejestrowane z poprawką na błędny rozkład napięcia. Na rysunku II.7-3 przerywaną linią zaznaczoną średnią wartość napięcia na kondensatorach. W obu przypadkach (przebiegi a) i b)) układ regulacji poprawnie zrealizował napięcie wyjściowe (U out 8V) jednak w układzie regulacji bez poprawki pojawia się znaczna różnica w napięciach ( U= 9V) na kondensatorach natomiast w układzie z poprawką różnica jest minimalna ( U= 4V). Na rysunku II.7-4 przedstawiono przebiegi zarejestrowanie w rzeczywistym układzie jako obciążenia użyto rezystorów. Do kondensatora wyjściowego gałęzi N dołączono re- 83

83 zystor o oporze równym kω natomiast do obciążenia gałęzi P zastosowano rezystor o rezystancji,5kω. 44V a) u CPF V/div -395V u CNF V/div i CPF 5A/div 5ms u in 4V/div 4V b) u CPF V/div -47V u CNF V/div i CPF 5A/div 5ms u in 4V/div Rys. II.7-3. Przebiegi napięć na kondensatorach wyjściowych przekształtnika przy niesymetrycznym obciążeniu, regulator prądu a) bez poprawki na błędny rozkład napięcia b) z poprawką na błędny rozkład napięcia. Przebiegi symulacyjne uzyskane z programu ICAP. -u CNF V/div u CPF V/div 5ms i s A/div Rys. II.7-4. Przebiegi napięć na kondensatorach wyjściowych przekształtnika oraz prąd linii zasilającej przy niesymetrycznym obciążeniu. Przebiegi rzeczywistego układu. 84

84 a) U CPF 5V/div -U CNF 5V/div i s A/div 5ms u in 4V/div b) U CPF 5V/div -U CNF 5V/div i s A/div 5ms u in 4V/div Rys. II.7-5. Przebiegi napięć na kondensatorach wyjściowych przekształtnika, prądu źródła oraz napięcia wejściowego przy niesymetrycznym obciążeniu, regulator prądu a) bez poprawki na błędny rozkład napięcia b) z poprawką na błędny rozkład napięcia. Przebiegi symulacyjne uzyskane z układu FPGA. Na oscylogramach (rysunek II.7-4) wykonanych dla układu rzeczywistego nie przedstawiono poprawnego rozkładu napięć (wyniku działania poprawki układu regulacji) ponieważ przy zastosowanej dużej asymetrii odbiornika należy zwiększyć wartość współczynnika K 3, co doprowadzi do przepływu składowej stałej o znacznej wartości. W rzeczywistym układzie użyto rezystorów o rezystancji znacznie (trzykrotnie) mniejszej niż w symulacjach, dlatego w tych przebiegach nie można zaobserwować składowej zmiennej napięcia na kondensatorach wyjściowych. Z przedstawionych oscylogramów wynika, że w przypadku niesymetrycznego obciążenia układ regulacji poprawnie zrealizuje zadaną wartość napięcia wyjściowego, lecz doprowadzi do asymetrii w rozkładzie napięć na kondensatorach wyjściowych. W wyniku działania zaproponowanej poprawki w układzie regulacji napięcie na kondensatorach wyjściowych doprowadzane jest do symetrii rysunku II.7-3b i rysunku II.7-5b. 85

85 Na rysunku II.7-6 przedstawiono przebiegi prądu źródła (i s ) oraz napięcia wyjściowego (u CPF, u CNF ), zarejestrowanie w rzeczywistym układzie, przy skokowej zmianie parametrów odbiornika. 5ms u CPF ;u CNF V/div i s 5A/div Rys. II.7-6. Przebiegi napięcia kondensatorów wyjściowych (u CPF,u CNF ) oraz prądu linii zasilającej (i s ). W wyniku zwiększania prądu odbiornika układ regulacji doprowadził do zwiększenia prądu linii zasilającej tak, aby utrzymać stałą wartość napięcia na kondensatorach wyjściowych (u CPF, u CNF ). W przekształtniku użyty został regulator napięcia o strukturze proporcjonalnej (element inercyjny pierwszego rzędu), regulator tego typu pracuje ze stałym uchybem statycznym (widocznym na rysunku II.7-6). Uchyb statyczny w prezentowanym przypadku wynosił 5V, co stanowiło 3,6% napięcia zadawanego. Zachowanie każdego przekształtnika energoelektronicznego jest uzależnione doboru parametrów regulatora. Celem tej pracy nie było optymalizowanie parametrów regulatora, dlatego ten problem nie jest omawiany. Z przedstawionych przebiegów symulacyjnych oraz rzeczywistego układu wynika, że zaproponowana struktura układ regulacji spełnia stawiane cele: Utrzymanie symetrii napięć na kondensatorach wyjściowych Stabilizacja napięcia na kondensatorach wyjściowych Sinusoidalny prąd linii zasilającej współfazowy napięciu zasilającemu 86

86 II.8 WEJŚCIOWE PRZESUNIĘCIE FAZOWE (WSPÓŁCZYNNIK MOCY COS ) Na rysunku II.8- przedstawiono sposób podłączenia przekształtnika do linii zasilającej. i s L d u s u in U m sin t Rys. II.8-. Połączenie przekształtnika do sieci zasilającej. Z napięciowego prawa Kirchoffa oraz rysunku II.8- wynika, że prąd źródła opisuje równanie: dis dt u in L d u s (II.7-) Na rysunku II.8- przedstawiono wykresy wskazowe wykonanie dla kilku różnych parametrów wektora napięcia wejściowego przekształtnika. a) X di s b) X di s c) X di s d) X di s e) X di s U in U s U in U s Us Uin U s U in Uin Us I s I d I q I s I s I d Iq I q Is Id Id I s Iq Rys. II.8-. Wykresy wskazowe wykonane dla różnych parametrów wektora napięcia wejściowego U in Rysunek II.8-a przedstawia przypadek, w którym prąd źródła jest współfazowy z napięciem zasilania (cos = ). Dla rysunku II.8-b prąd linii zasilania ma charakter indukcyjny (cos ), natomiast dla rysunku II.8-c prąd źródła ma charakter pojemnościowy (cos ). Wykresy z rysunków II.8-d i II.8-e zostały wyznaczone dla praca falownikowej przekształtnika (zwrotu energii do linii zasilającej). Z przedstawionych wykresów wskazowych oraz równania (II.7-) wynika, iż kształtując przebieg napięcia wejściowego przekształtnika 87

87 (u in ) można wpływać charakter prądu linii zasilającej (cos ). Przedstawiony na rysunku II.7- układu regulacji wymusza takie kształtowanie wektora napięcia wejściowego, aby prąd źródła oraz napięcie zasilania były współfazowe (cos = ). Na rysunku II.8-3 przedstawiono schemat układu regulacji pozwalający na pracę układu przy różnych wartościach cos. Ls i s u zad e u Regulator U out K + + x Ts + - e i s K Regulator I s PWM K 3 U m sin - + t przekształtnik C PF C NF k i* is k c * u N sin t k c * u P Rys. II.8-3. Schemat układu regulacji trójkomórkowego prostownika pozwalający na pracę układu przy różnych wartościach cos. Wprowadzając do układu mnożącego (znajdującą się na wyjściu regulatora napięcia) funkcję jednostkową sin( t- ) można uzyskać prostownik generujący podstawową harmoniczną prądu biernego. Nadrzędnym celem przekształtnika jest praca prostownicza, dlatego wartość możliwej do kompensacji mocy biernej jest determinowana przez bilans mocy pozornej układu. S U I P Q s s out (II.7-) gdzie: P out moc czynna odbiornika po stronie napięcia stałego. Z (II.7-) wynika, że przesunięcie fazowe pomiędzy prądem a napięciem linii zasilającej spowoduje zwiększenie skutecznej wartości prądu źródła. Maksymalna wartość tego prądu jest definiowana przez ograniczenia regulatora napięcia, stąd znając wartość maksymalną prądu źródła (I smax ) można wyznaczyć graniczne przesunięcie fazowe ( g ) pomiędzy prądem i napięciem linii zasilającej, które nie spowoduje obniżenia wartości napięcia wyjściowego (II.7-3) i nie zmniejszy mocy czynnej przekształtnika poniżej wymaganej przez odbiornik. g U I P arccos s s max (II.7-3) out Z (II.7-) można wyznaczyć maksymalną wartość mocy biernej kompensowanej przez przekształtnik: Q max S max P max U s I s max Pmax (II.7-4) 88

88 Na rysunku II.8-4 i rysunku II.8-5 przedstawiono przebiegi symulacyjne napięcia na kondensatorach wyjściowych (u CPF, u CNF ) prąd (i s ) oraz napięcie (u s ) linii zasilającej wyznaczone dla dwóch wartości przesunięcia fazowego a) π/6 b) π/3. W obu przypadkach prąd ma charakter indukcyjny. Z przyjętych parametrów symulacji oraz (II.7-3) i (II.7-4) wyznaczono graniczną wartość kąta przesunięcia fazowego g= 46 oraz maksymalną moc bierną Q max =,69kVA. 4V a) u CPF V/div -4V -u CNF V/div i s A/div 5ms u s 4V/div 35V b) u CPF V/div -35V -u CNF V/div i s A/div 5ms u s 4V/div Rys. II.8-4. Przebiegi napięć kondensatorów wyjściowych, prądu źródła (o charakterze indukcyjnym) oraz napięcia zasilania wyznaczone dla przesunięcia fazowego a) π/6 b) π/3. Przebiegi symulacyjne uzyskane z programu ICAP. Dla kąta = π/6 ( < g ) rysunek II.8-4a i rysunek II.8-5a układ poprawnie realizuje zadaną wartość napięcia wyjściowego. Napięcie na kondensatorach wyjściowych (u CPF, u CNF ) jest równa wartości zadanej 4V. Prąd źródła jest sinusoidalny i przesunięty względem napięcia zasilania o zadany kąt. W przypadku kąta = π/3 ( > g ) rysunek II.8-4b i rysunek II.8-5b układ nie może dostarczyć wystarczającej mocy czynnej, co powoduje obniżenie wartość napięcia wyjściowego. Napięcie na kondensatorach wyjściowych (u CPF, u CNF ) jest różne od wartości zadanej 4V. Prąd źródła jest sinusoidalny i przesunięty względem napięcia zasilania o zadany kąt. 89

89 a) u CPF 5V/div -u CNF 5V/div i s A/div 5ms u s 4V/div b) u CPF 5V/div -u CNF 5V/div i s A/div 5ms u s 4V/div Rys. II.8-5. Przebiegi napięć kondensatorów wyjściowych, prądu źródła (o charakterze indukcyjnym) oraz napięcia zasilania wyznaczone dla przesunięcia fazowego a) π/6 b) π/3. Przebiegi symulacyjne uzyskane z układu FPGA. Na rysunku II.8-6 i rysunku II.8-7 przedstawiono przebiegi, symulacyjne, napięcia na kondensatorach wyjściowych (u CPF, u CNF ) prąd (i s ) oraz napięcie (u s ) linii zasilającej wyznaczone dla dwóch wartości przesunięcia fazowego a) π/6 b) π/3. W obu przypadkach prąd ma charakter pojemnościowy. 9

90 4V a) u CPF V/div -4V -u CNF V/div i s A/div 5ms u s 4V/div 36V b) u CPF V/div -36V -u CNF V/div i s A/div 5ms u s 4V/div Rys. II.8-6. Przebiegi napięć kondensatorów wyjściowych, prądu źródła (o charakterze pojemnościowym) oraz napięcia zasilania wyznaczone dla przesunięcia fazowego a) π/6 b) π/3. Przebiegi symulacyjne uzyskane z programu ICAP. a) u CPF 5V/div -u CNF 5V/div i s A/div 5ms u s 4V/div b) u CPF 5V/div -u CNF 5V/div i s A/div 5ms u s 4V/div Rys. II.8-7. Przebiegi napięć kondensatorów wyjściowych, prądu źródła (o charakterze indukcyjnym) oraz napięcia zasilania wyznaczone dla przesunięcia fazowego a) π/6 b) π/3. Przebiegi symulacyjne wyznaczone przez użyciu modelu realizowanego w FPGA. 9

91 Dla kąta = π/6 ( < g ) rysunek II.8-4a i rysunek II.8-5a układ poprawnie realizuje zadaną wartość napięcia wyjściowego. Napięcie na kondensatorach wyjściowych (u CPF, u CNF ) jest równe wartości zadanej 4V. Prąd źródła jest sinusoidalny i przesunięty względem napięcia zasilania o zadany kąt. W przypadku kąta = π/3 ( > g ) rysunek II.8-4b i rysunek II.8-5b układ nie może dostarczyć wystarczającej mocy czynnej, co powoduje obniżenie wartości napięcia wyjściowego. Napięcie na kondensatorach wyjściowych (u CPF, u CNF ) jest różne od wartości zadanej 4V. Prąd źródła jest sinusoidalny i przesunięty względem napięcia zasilania o zadany kąt. Osobnym problemem, nieporuszonym w tej pracy, jest sposób wygenerowania funkcji sin( t- ) określającej wartość mocy biernej kompensowanej przez przekształtnik. Na podstawie [34], [37] można zdefiniować algorytm generujący tą funkcję. Z przedstawionej analizy teoretycznej oraz wyników symulacji wynika, że wielokomórkowy prostownik może pracować jako kompensator podstawowej harmonicznej prądu biernego. Wymaga to jednak odpowiedniej konstrukcji układu sterowania, wygenerowanie przebiegu wzorcowego prądu sin( t- ). Wartość kompensowanej mocy biernej jest ograniczona przez przyjętą na etapie projektu maksymalną moc pozorną przekształtnika. Zwiększanie mocy pozornej powoduje wzrost skutecznej wartości prądu źródła i wpływa na kryteria doboru zastosowanych tranzystorów. 9

92 Podsumowanie W rozdziale tym została szczegółowo omówiona budowa trójkomórkowego prostownika z sinusoidalnym prądem źródła. Przedstawiono topologię pojedynczej komórki oraz zależności pomiędzy sygnałami sterującymi pracą tranzystorów wewnątrz komórki. Zaprezentowano strukturę układu sterowania zapewniającą stabilizację napięcia wyjściowego oraz wymuszającą przepływ sinusoidalnego prądu źródła współfazowego z napięciem. Do układu sterowania wprowadzona została poprawka pozwalająca na wyrównanie wartości napięć na kondensatorach w przypadku niesymetrycznego obciążenia. Zaproponowano kryteria doboru parametrów kondensatorów wewnętrznych (kryterium bazujące na maksymalnej dopuszczalnej zmianie napięcia na kondensatorze w trakcie jednego okresu impulsowania) i kondensatorów wyjściowych (kryterium wyprowadzone z bilansu mocy chwilowych przekształtnika oraz dopuszczalnej zmiany napięcia wyjściowego). Kryteria te zostały sprawdzone symulacyjnie oraz w rzeczywistym układzie, uzyskane wyniki potwierdziły ich poprawności. Sprawdzono zachowanie układu przy nagłych zmianach napięcia zasilającego. Z analizy teoretycznej i przebiegów symulacyjnych wynika, iż przy poprawnie wykonanym układzie regulacji zmiana napięcia zasilającego nie wypływa na wartość napięcia wyprostowanego. W podrozdziale dotyczącym obwodu balansującego zostały omówione przypadki, które mogą doprowadzić do zmiany rozkładu napięć na kondensatorach: nagła zmiana parametrów obciążenia upływność kondensatorów wewnętrznych Na podstawie analizy wymienionych wyżej przypadków oraz zachowania obwodu balansującego sformułowano kryterium doboru parametrów układu rezonansowego. W rzeczywistym układzie zweryfikowano (pozytywnie) zaproponowane kryterium przez dołączenie równolegle do kondensatora rezystora (5kΩ) symulującego bardzo dużą upływność oraz zarejestrowano przebiegi prądu balansującego potwierdzające słuszność analizy teoretycznej dokonanej w poprzednim rozdziale. 93

93 ROZDZIAŁ III 94

94 III. TRÓJKOMÓRKOWY PROSTOWNIK JEDNOFAZOWY ROZRUCH PRZEKSZTAŁTNIKA Zasada działania przekształtników wielokomórkowych opiera się na założeniu poprawnego rozkładu napięć na kondensatorach [8], [9], [4], [3], [36], [37], [4] zgodnego z równaniem (I.-) lub (II.-) (dla przekształtnika 3 komórkowego). Jeśli napięcia są różne od wartości wymaganych wówczas przez kondensatory przepływa prąd balansujący wyrównujący napięcia kondensatorów. W czasie zmiany napięcia na kondensatorach na rozwartych łącznikach mogą zostać przekroczone wartości napięć opisane równaniami (I.-) oraz (II.-5 II.-8), co może doprowadzić do ich uszkodzenia. W momencie załączenia przekształtnika napięcia na wszystkich kondensatorach są równe zero. Rozpoczęcie modulowania napięcia wejściowego przy zerowych napięciach na kondensatorach powoduje przepływ prądu balansującego o dużej wartości oraz pojawienie się pełnego napięcia zasilania na łącznikach komórki o numerze m=. Na rysunku III.- przedstawiono przebiegi obrazujące sposób ładowania kondensatorów dla dwóch różnych momentów (fazy początkowej napięcia zasilającego) załączenia układu: a) w punkcie przejścia napięcia źródła przez zero b) napięcia źródła osiąga wartość amplitudową a) u PF b) u PF u CP u CP u CP u CP 5V/div 5V/div u s u s 3V/div 3V/div i s A/div i s A/div i b A/div i b A/div u in 3V/div u in 3V/div Rys. III.-. Przykładowe przebiegi napięć na kondensatorach przekształtnika (u P, u CP, u CP ), napięcia źródła u s, prądu źródła i s, prądu balansującego i b oraz napięcia wejściowego u in dla dwóch różnych faz początkowych napięcia źródła. 95

95 W obu przypadkach proces ładowania kondensatorów można podzielić na dwa etapy: ) ładowanie kondensatorów wyjściowych C PF, C NF przez diody do wartości amplitudowej napięcia źródła, układ regulacji nie ma wpływu na prąd źródła. Przez kondensatory wewnętrzne przekształtnika przepływa prąd balansujący doładowując je ) kondensatory wyjściowe ładowne są do napięcia zadawanego (U z >U smax ). Układ regulacji kontroluje przebieg ładowania zapewniając sinusoidalny prąd źródła. Kondensatory wewnętrzne ładowane są przez prąd balansujący. W pierwszym etapie kondensatory ładowane są bezpośrednio z źródła napięcia, a prąd nie jest ograniczony i gwałtownie narasta (w skrajnym przypadku w badanym układzie do wartości 4A). Ponieważ prąd źródła ładuje jedynie kondensatory wejściowe C PF, C NF (nie przepływa przez kondensatory wewnętrzne) w napięciu wyjściowym pojawia się składowa zmienna o częstotliwości impulsowania pojedynczej komórki, co skutkuje pojawieniem się prądu balansującego o dużej amplitudzie (w pierwszym okresie napięcia źródła do A). W drugim etapie po naładowaniu kondensatorów wyjściowych do napięcia równego amplitudzie napięcia źródła, układ regulacji ładuje, w sposób kontrolowany, kondensatory do napięcia zadawanego. Ponieważ na tym etapie napięcie kondensatorów wyjściowych ulega zmianie, dlatego w napięciu wejściowym jest obecna składowa zmienna o częstotliwości impulsowania pojedynczej komórki, która powoduje przepływ przez kondensatory wewnętrzne prądu balansującego o dużej amplitudzie (do 5A). Aby zabezpieczyć układ przed niekontrolowanym wzrostem prądu źródła, dużą amplitudą prądu balansującego oraz przekroczeniem dopuszczalnych napięć na łącznikach w trakcie startu układu niezbędna jest procedura wstępnego ładowania kondensatorów [36], [37], [4], [4]. Na rysunku III.- przedstawiono schemat obwodu mocy umożliwiającego bezpieczne naładowanie kondensatorów do wymaganego poziomu. D PP D PP D P3P i b S PP S PP S P3P ST L b C b R b D PN D NP C P D P3N D NP C P D P3N D N3P C PF u P L d ST S PN S NP S PN S NP S P3N S N3P ST 3 R d i s C N C N C NF u N u s D NN D NN D N3N S NN S NN S N3N ST Rys. III.-. Schemat obwodu mocy trójkomórkowego prostownika umożliwiającego wstępne ładowanie kondensatorów. 96

96 Jak wynika z rysunku II.- obwód mocy został dodatkowo wyposażony w styczniki (oznaczono odpowiednio ST, ST, ST 3 ) oraz rezystor ograniczający prąd w trakcie ładowania kondensatorów (oznaczono R d ). Procedura bezpiecznego ładowania kondensatorów rozpoczyna się w momencie wykrycia przez układ sterowania zamknięcia stycznika ST (stycznik podłączający przekształtnik do źródła zasilania). Pozostałe styczniki ST (załączające odbiornik) oraz ST 3 (zwierający rezystor rozruchowy) są rozwarte. Aby umożliwić ładowanie, zapewnić drogę przepływu prądu przez kondensatory wewnętrzne C P, C P, C N, C N zwarte zostają łączniki S PN, S NP, S P3N, S N3P pozostałe łączniki pozostają rozwarte. W takim stanie łączników ładowanie są wszystkie kondensatory, prąd źródła jest ograniczany przez rezystor R d. W momencie, gdy układ sterowania wykryje, że napięcia na kondensatorach wyjściowych C PF i C NF osiągną wartość /3 amplitudy napięcia źródła u s rozwarte zostają łączniki S PN, S NP. Po otwarciu tych łączników ładowane są kondensatory C P, C N, C PF, C NF. Proces ten trwa do momentu osiągnięcia na kondensatorach napięcia równego /3 amplitudy napięcia źródła (u s ). Wówczas rozwarte zostają łączniki S P3N, S N3P i ładowane są tylko kondensatory wyjściowe. Po osiągnięciu na kondensatorach C PF i C NF poziomu napięć bliskich amplitudzie napięcia źródła (np.,95u Smax ) zwierany jest rezystor rozruchowy R d przez stycznik ST 3, a układ sterowania rozpoczyna impulsowanie (stycznik ST pozostaje rozwarty). Ponieważ kondensatory mają poprawny rozkład napięć rozpoczęcie impulsowania nie skutkuje przepływem prądu balansującego o dużej wartości. W momencie wykrycia, że napięcia kondensatorów wyjściowych są równe napięciu zadawanemu procedura ładowania jest zakończona i załączany jest odbiornik (zwarty zostaje stycznik ST ). Na rysunku III.-3 przedstawiono oscylogramy zarejestrowane w trakcie rozruchu przekształtnika. a) b) ms ms u CPF 5V/div u CPF V/div u CP 5V/div u CP V/div u CP V/div u CP 5V/div Rys. III.-3. Oscylogramy zarejestrowane w trakcie procedury rozruchu przekształtnika przedstawiające napięcia na kondensatorach. a) przebiegi symulacyjne b) przebiegi w rzeczywistym układzie 97

97 Rysunek III.-3a przedstawia przebiegi z symulacji zrealizowanej w układzie FPGA [], [], [39] natomiast rysunek III.-3b przebiegi uzyskane w rzeczywistym przekształtniku. Rysunek III.-3b jest wykonany z trzech, zarejestrowanych osobno oscylogramów napięć na kondensatorach gałęzi P, ponieważ kondensatory nie mają wspólnego punktu uziemiającego umożliwiającego przeprowadzenie jednoczesnego pomiaru. Wyniki pomiaru symulacyjnego oraz rzeczywistego są zbieżne i można na nich obserwować poszczególne, opisywane wcześniej, etapy procedury wstępnego ładowania: ładowanie wszystkich kondensatorów przez diody o po naładowaniu kondensatorów do napięcia /3 amplitudy linii zasilającej następuje odłączenie kondensatora C P (C N ), około ms od momentu załączenia układu o po naładowaniu kondensatorów do napięcia /3 amplitudy linii zasilającej następuje odłączenie kondensatora C P (C N ), około 8ms od momentu załączenia układu po naładowaniu kondensatorów do napięcia równego amplitudzie linii zasilającej rozpoczyna się impulsowanie tranzystorów, odbiornik pozostaje odłączony po zrównaniu się wartości napięcia na kondensatorach wyjściowych z wartością napięcia zadawanego układ sterowania wysyła sygnał zamknięcia stycznika ST (załączającego odbiornik). Ponieważ czas zwarcia styków stycznika wynosi ok. 5ms przez ten czas kondensator wyjściowy pozostaje nieobciążony, co skutkuje wzrostem napięcia na nim ponad zadaną wartość. Po zamknięciu styków stycznika napięcie na kondensatorach ustala się na zadanym poziomie. 98

98 III. TRÓJKOMÓRKOWY PROSTOWNIK JEDNOFAZOWY- SYMULACJA Z WYKORZYSTANIEM UKŁADU FPGA Badania symulacyjne przekształtnika zostały wykonane z wykorzystaniem pakietu ICAPS firmy Intusoft oraz symulacji wykonanej w układzie FPGA (ang. Field Programmable Gate Array). W przypadku symulacji układów energoelektronicznych programami rodziny SPICE nie można obserwować działania przekształtnika w czasie rzeczywistym, a jedynie w wąskim, wcześniej zdefiniowanym, oknie czasowym. Nie ma także możliwości zmiany parametrów przekształtnika w trakcie symulacji. Tego typu symulacje są przydatne na etapie badania topologii oraz konstrukcji algorytmu sterowania itp. W dalszych etapach badań przydatne są symulacje wykonywane w układach FPGA. Są one realizowane w czasie rzeczywistym [], [], [39] i umożliwiają zmianę parametrów w trakcie symulacji oraz pozwalają na przeniesienie całości lub części przetestowanego symulacyjnie obwodu sterowania do rzeczywistego przekształtnika. Do realizacji symulacji w układzie FPGA niezbędny jest model matematyczny przekształtnika. Równania opisujące przekształtnik (prądy, napięcia) w dziedzinie czasu ciągłego są następnie dyskretyzowane z użyciem ekstrapolatora zerowego rzędu (ang. Zero Order Hold- ZOH) z uproszczeniem modelu przy wykorzystaniu szeregu Taylora. Problemy sposobu dyskretyzacji, stabilności numerycznej równania czy dokładności numerycznej [6], [] są istotne, ale nie są przedmiotem tej pracy i nie są w niej rozważane. Na etapie tworzenia symulacji problemy te były badane, a ich wyniki uwzględnione w ostatecznym sposobie implementacji modelu przekształtnika w układzie FPGA. Po dokonaniu dyskretyzacji każde równanie jest rozwiązywane numerycznie [6], []. Do implementacji algorytmów numerycznych został użyty język opisu sprzętu VHDL (ang. Very high speed integrated circuit Hardware Description Language). W trakcie prac z układami FPGA użyte zostały rozwiązania firmy Altera, zarówno część softwarowa, program Quartus II [] (środowisko umożliwiające kompilację, symulacje oraz weryfikację projektów VHDL) jak również część hardwareowa. Do badań symulacyjnych wykorzystano gotową płytę o nazwie handlowej DE zawierającą element FPGA o symbolu EPC35F67C6. Jest to układ należący do rodziny Cyclone II o 336 elementach logicznych, 7 dziewięcio bitowych mnożarkach sprzętowych, bitach pamięci wewnętrznej oraz 67 wyprowadzeniach. Na płycie DE 99

99 zamontowano ponadto alfanumeryczny wyświetlacz LCD, zewnętrzną pamięć RAM i flash, układy do transmisji szeregowej zgodnie z standardem RS3 oraz USB. Na potrzeby symulacji została opracowana i wykonana płytka dołączana do płyty głównej DE i zawierająca cztery bitowe przetworniki C/A. Umożliwiają one rejestrację wyników symulacji oscyloskopem. Schemat płytki rozszerzającej oraz zdjęcie płyty DE przedstawiono na rysunku III. -.

100 Rys. III.-. a) Schemat płytki rozszerzającej b) zdjęcie płyty głównej DE z dołączoną płytką rozszerzającą Założeniem w czasie pracy nad wykonaniem symulacji było odwzorowanie całego obwodu mocy (rysunek III.-) wraz z stycznikami, aparatami przełączającymi oraz układu sterowania tak, aby symulacja składała się z dwóch modułów: ) sterującego zawierającego regulatory napięcia i prądu, generatory PWM z realizacją czasu martwego, układ realizujący procedurę wstępnego ładowania kondensatorów

101 oraz sterowania stycznikami. Dodatkowo moduł sterowania ma spełniać funkcję zabezpieczającą przed przekroczeniem dopuszczalnej wartość napięcia na kondensatorach wyjściowych i przekroczeniem maksymalnej wartości prądu źródła ) mocy na podstawie sygnałów pochodzących z modułu sterowania ma wyliczyć, napięcie wejściowe u in, napięcie na kondensatorach wyjściowych u p, u n, prąd źródła i s. Dla zachowania kompatybilności pomiędzy symulacją i planowanym rzeczywistym układem przyjęto, że wszystkie sygnały, które będą wprowadzane do rzeczywistego sterownika przez przetworniki A/C w symulacji będą reprezentowane przez liczbę o długości równej liczbie bitów przetwornika A/C Na rysunku III.- przedstawiono schemat połączeń pomiędzy oboma modułami. u zad + - e K + Ts + + Moduł sterowania - e s K zabezpieczania wstępne ładowanie P W M S PP.. S N3N i s [..] u p [..] u n [..] [..] u s S ST.. S ST3 Moduł mocy Rys. III.-. Schemat połączeń pomiędzy modułami sterowania i mocy Dzięki takiej organizacji po zakończeniu badań symulacyjnych można przetestowany układ (moduł) sterowania przenieś bezpośrednio od sterownika rzeczywistego przekształtnika zastępując wyliczone sygnały napięcia wejściowego u in, napięcia na kondensatorach wyjściowych u p, u n oraz prąd źródła i s sygnałami z przetworników A/C. Wynika z tego, że symulacje FPGA są szczególnie przydatne w badaniach, w których finalnym efektem jest wykonanie rzeczywistego urządzenia. Użycie w rzeczywistym sterowniku fragmentów (lub całości) układu sterowania sprawdzonego symulacyjne pozwala na skrócenie czasu potrzebnego na opracowanie urządzenia (ang. time to market). III.. Model matematyczny przekształtnika Z przedstawionego na rysunku III.- schematu wynika, że do układu sterowania należy doprowadzić sygnały prądu źródła (i s ), napięć kondensatorów wyjściowych u P, u N oraz napięcia źródła u s. W przypadku źródła zasilania (u s ) przyjęto, że jeden okres tego napięcia sinu-

102 soidalnego, będzie spróbkowany i przechowywany w tablicy. Ponieważ topologia przekształtnika zmienia się w trakcie pracy ( rozruch ładowanie kondensatorów przez diody, rozpoczęcie impulsowana bez załączonego odbiornika, 3 dołączenie odbiornika, normalna praca układu), dlatego sposób wyznaczania pozostałych sygnałów (i s, u N, u P ) jest różny dla każdego z wymienionych etapów pracy. Dokładny opis procedury startu przekształtnika zgodnie, z którym wykonany został model matematyczny, opisano w rozdziale III.. W modelu przyjęto, że rezystancja tranzystorów, diod oraz styczników jest równa zero, a czas załączenia i wyłączenia elementów półprzewodnikowych wynosi zero, natomiast czas potrzebny na zamknięcie i rozwarcie styków stycznika jest równy 5ms. III... Rozruch układu ładowanie kondensatorów przez diody Na rysunku III.-3 przedstawiono schemat zastępczy obwodu mocy w trakcie ładowania kondensatorów przez diody. D PP D PP D P3P C P C P C PF u CFp L d D PN D NP D P3N D N3P R d i s S PN S NP S P3N S N3P u s C N C N C NF u CFn D NN D NN D N3N Rys. III.-3. Schemat zastępczy obwodu mocy w trakcie ładowania kondensatorów przekształtnika przez diody. Jeśli w czasie dodatniej części przebiegu napięcia źródła u s zwarte są łączniki S NP i S N3P, wówczas ładowanie są wszystkie kondensatory grupy P. Po rozwarciu łącznika (po zrównaniu napięcia u CFp z wartością ) S NP przestaje być ładowany kondensator C P oraz analogiczne po rozwarciu S N3P ładowany jest tylko kondensator C PF. Stąd prąd źródła i s można wyliczyć z równania: u s R i d s L d dis dt SN P SN 3P isdt (III.-) C C C P P PF gdzie: S NP i S N3P są funkcjami sterującymi tranzystorami o tych samych symbolach (rysunek III.-). Funkcje te mogą przyjmować wartość jeśli tranzystor przewodzi oraz w przeciwnym przypadku. 3

103 Po przekształceniu równanie III.- uzyskuje postać równania różniczkowego drugiego rzędu: L d d is dt R d dis dt SN C P P SN C 3P P C PF i s du dt s (III.-) Znając wartość prądu źródła i s można wyliczyć napięcia na kondensatorach grupy P. W trakcie ładowania kondensatory są połączone równolegle, stąd napięcie na ich zaciskach opisuje równanie: u Cp SN P SN 3P isdt (III.-3) C C C P P PF W trakcie ładowania wymuszeniem dla obwodu balansującego jest napięcie zasilania (o częstotliwości 5Hz) pomniejszone o spadek napięcia na rezystancji R d i indukcyjności L d. Dla częstotliwości źródła impedancja obwodu balansującego jest duża, a wartość prądu balansującego, w odniesieniu do prądu źródła, znikoma. Dlatego na tym etapie symulacji wpływ prąd balansujący na napięcia kondensatorów jest pomijany. III... Ładowanie kondensatorów do napięcia większego od amplitudy napięcia źródła. D PP D PP D P3P L b C b R b i b S PP D PN D NP S PP C P D P3N D NP S P3P C P D P3N D N3P C PF u CFp L d i s S PN S NP S PN S NP S P3N S N3P u s u in C N C N C NF u CFn D NN D NN D N3N S NN S NN S N3N Rys. III.-4. Schemat obwodu mocy w trakcie ładowania kondensatorów do napięcia zadanego (większego niż amplituda napięcia źródła) Na rysunku III.-4 przedstawiono schemat obwodu mocy w trakcie ładowania kondensatorów wyjściowych do napięcia większego od amplitudy napięcia źródła. Po naładowaniu kondensatorów do napięcia równego amplitudzie napięcia źródła zwierany jest rezystor rozruchowy, układ regulacji rozpoczyna impulsowania (bez załączenia) odbiornika (rysunek III.-4). Takie ustawienie układu jest utrzymywane do momentu osiągnięcia 4

104 na kondensatorach C PF i C NF napięcia zadawanego. W trakcie pracy przekształtnika w przedstawionej topologii prąd źródła można wyznaczyć z równania: di dt s L us uin (III.-4) gdzie: u in napięciem wejściowym przekształtnika, powstałym przez sumowanie odpowiednich napięć na kondensatorach wewnętrznych. Napięcie wejściowe u in można wyznaczyć z bilansu mocy chwilowej przekształtnika: u i in s u i in b S i i u S S i P3P s b CFP P3P PP s b CP PP PP s b CP N 3N s b CFN N 3N N N s b CN N N NN s b CN i S i i u S S i i u S S i i u (III.-5) Po uporządkowaniu równanie III.-5 przyjmuje postać: uin ucfp ucp SP3P ucp ucp SPP ucp SPP ucfn ucn SN 3N ucn ucn SN N ucnsnn u (III.-6) W równaniu opisującym napięcie wejściowe (III.-6) występują napięcia na wszystkich kondensatorach wewnętrznych (C P, C P, C N, C N ) oraz kondensatorach wyjściowych (C FP, C FN ). Do wyznaczenia napięć na kondensatorach wewnętrznych posłużono się równaniem opisującym prąd kondensatora (I.-6), które po przekształceniu przyjmuje postać: u C S CPn P n P Pn S ZnZ i s i b S dt (III.-7) Napięcia kondensatorów wyjściowych wyznaczono z równania: u C S CFp P3P FP i s i b dt (III.-8) Do wyznaczenia napięć na kondensatorach (równania III.-7 i III.-8) niezbędna jest znajomość prądu balansującego i b. Wymuszeniem dla obwodu balansującego jest napięcie wejściowe przekształtnika u in. Stąd równanie opisujące obwód balansujący ma postać: S i i u d ib Lb dt R b dib dt C b i b du dt in (III.-9) III...3 Normalna praca przekształtnika Na rysunku III.-5 przedstawiono schemat obwodu mocy w trakcie normalnej pracy, po naładowaniu kondensatorów do wymaganej wartości i załączeniu odbiornika. 5

105 D PP D PP D P3P L b C b R b i b S PP D PN D NP S PP C P D P3N D NP S P3P C P D P3N D N3P C PF i Lp u CFp R Lp L d i s S PN S NP S PN S NP S P3N S N3P u s u in C N C N C NF u CFn R Ln D NN D NN D N3N i Ln S NN S NN S N3N Rys. III.-5. Schemat obwodu mocy w trakcie normalnej pracy przekształtnika W opisywanym modelu przyjęto, że odbiornik jest symetrycznym rezystorem (R Lp = R Ln ). Dlatego napięcie na kondensatorach wyjściowych po stronie napięcia stałego można wyznaczyć z równania: du u CFp CFp CPF SP3 P is ib (III.-) dt RLp Równanie III.- obowiązuje jedynie w opisywanym przypadku (odbiornikiem jest rezystor), przy innym rodzaju odbiornika np. model falownika wielokomórkowego [], [39] równanie przyjmie inną, nie opisywaną w pracy postać. Znając napięcie na kondensatorach C PF i C NF można wyznaczyć prąd odbiornika: ucpf ir (III.-) LP R Lp Pozostałe przebiegi można wyznaczyć z równań przedstawionych w punkcie opisującym ładowanie kondensatorów do napięcia zadawanego. 6

106 III.. Sterowanie przebiegiem symulacji realizowanej w układzie FPGA Na podstawie modelu matematycznego (w dziedzinie czasu ciągłego) budowany jest model przekształtnika w dziedzinie czasu dyskretnego. Każde z równań opisujące stan przekształtnika (prądy, napięcia, itp.) jest rozwiązywane numerycznie [6], [] w osobnym procesie. Wszystkie procesy w układzie FPGA są wykonywane równolegle. w przypadku opisywanej symulacji procesy, rozwiązujące poszczególne równania, są wzajemnie synchronizowane zegarem o dużej częstotliwości (przyjęto f CLK 6,44kHz) dla zapewnienia małego kroku czasu dyskretnego (T p -8 s). Przyjęta częstotliwość obliczeń jest wielokrotnie większa od częstotliwości przebiegów sygnałów wyliczanych. Przy częstotliwości przełączania pojedynczej komórki f i = 8kHz częstotliwość składowej zmiennej napięcia wejściowego oraz prądu balansującego (przy poprawnym rozkładzie napięcia na kondensatorach) jest równa 4kHz. Równanie III.- jest dyskretną postacią równania III.- opisującego napięcie na kondensatorze wejściowym po stronie napięcia stałego. ucf k A SP3P is k ib k B ucf k (III.-) p Gdzie: R T RC T P p P A (III.-3) RC B (III.-4) RC T P Wyliczania stałych A i B na podstawie parametrów R, C, T P wewnątrz układu FPGA jest kłopotliwe, dlatego ich wartość jest obliczana wstępnie (manualnie itp.) i wstawiana do równania w postaci stałej. Przyjmując R=3 [Ω], C=, [mf] oraz T p = -8 [s] uzyskuje się następujące wartości A= 3, oraz B= 999, Do opisu wszystkich równań dyskretnych w układzie FPGA użyto języka VHDL. Ponieważ w bibliotekach VHDL standardowo dołączanych do pakietu Quartus II nie ma definicji typów rzeczywistych zmiennoprzecinkowych, dlatego wszystkie stałe (wyniki obliczeń) reprezentowane są przez liczby zapisane w formacie stałoprzecinkowym. Dla prezentowanego przykładu (równanie III.-) przyjęto, że stała A jest zapisana w formacie Q44 (44 bity przeznaczone są na część ułamkową) natomiast stała B w formacie Q3. Przy tak przyjętych formatach zapisu liczb maksymalne wartości błędu wynoszą odpowiednio: dla stałej A= -44 natomiast stałej B= -3. W symulacji przyjęto, że prądy źródła i s i balansujący i b są zapisane 7

107 w formacie Q7. Wynika z tego, że poprzednia wartość napięcia na kondensatorze u CFp (k-) jest reprezentowana przez liczbę w formacie Q (maksymalny bezwzględny błąd zapisu - ) natomiast wartość bieżąca tego napięcia w formacie Q5 (maksymalny bezwzględny błąd zapisu -5 ). Przyjęte formaty zapisu liczb ułamkowych (stała A, B oraz u CFp (k-)) pozwalają na wykonywanie obliczeń z pomijalnie małym błędem. Na część całkowitą napięcia kondensatorów CFp oraz CFn zostało przeznaczone bitów. Wynika z tego dopuszczalna w symulacji, maksymalna chwilowa wartość napięcia, równa 3[V]. Płyta DE oraz płytka rozszerzająca (rysunek III.-a) są wyposażone w układy do komunikacji szeregowej USB (DE w układ ISP36, płytka rozszerzająca w FT45) umożliwiającą dwukierunkową wymianę danych z komputerem PC. W symulacji komunikacja w kierunku komputer FPGA jest używana do sterowania przebiegiem symulacji oraz zmiany jej parametrów. Wszystkie równania w dziedzinie czasu dyskretnego mogą zostać doprowadzone do postaci zbliżonej do przestawionego wcześniej przykładu (równanie III.-). To znaczy stała, zależna od parametrów obwodu (indukcyjności, rezystancji, pojemności) pomnożona przez zmienną (reprezentującą w symulacji wyliczany parametr napięcie, prąd). Taka forma równania pozwala na zmianę parametrów symulacji w takcie jej wykonywania. Stałe w równaniu (np. III.-3 i III.-4) są wyliczane w komputerze PC przy użyciu typu zmiennoprzecinkowego, następnie wynik obliczeń jest konwertowany na format stałoprzecinkowy o długości części ułamkowej użytej w równaniu i przesłany do układu FPGA przez interfejs USB. Układ FPGA po odebraniu danych przez USB zmienia stałe w równaniu, wymieniając tym samym parametry symulowanego obwodu. Ta właściwość symulacji może zostać wykorzystana do badań odpowiedzi przekształtnika przy skokowej zmianie parametrów odbiornika lub badania procesów wolnozmiennych np. wpływ starzenia się elementów odwodu balansującego na zdolność zachowania poprawnego rozkładu napięć na kondensatorach wewnętrznych. Problem zmiany częstotliwości rezonansowej w wyniku starzenia się elementów nie jest przedmiotem tej pracy i nie jest w niej dyskutowany. Do układu FPGA wysyłane są za pośrednictwem interfejsu USB informacje, które z wyliczanych przebiegów są przesyłane do przetworników C/A. Ponieważ na płytce rozszerzającej (rysunek III.-) znajdują się cztery przetworniki C/A, a układ FPGA wylicza dwanaście różnych przebiegów (plus sześć niezależnych sygnałów PWM). Komunikacja w kierunku FPGA komputer PC jest używana do przesyłu wyliczanych przebiegów do komputera i ich archiwizowania. Na rysunku III.-6 przedstawiono okno programu opracowanego na potrzeby symulacji. 8

108 Rys. III.-6. Okno programu sterującego przebiegiem symulacji. Wszystkie elementy obwodu mocy (obciążenie, wartość napięcia wyprostowanego, pojemność kondensatorów wyjściowych itp.) oraz sterowania (regulatory) przekształtnika mają przyporządkowane okna dialogowe umożliwiające zmiany ich parametrów. Parametry wprowadzane są do programu w jednostkach zgodnych z układem SI. Każdy z parametrów może zostać w dowolnej chwili zamieniony na wartości domyślne, używane przez układ FPGA w przypadku, gdy symulacja nie jest sterowana przez komputer. Jak zostało przedstawione na rysunku III.-6 program sterujący odbiera dane, wyniki obliczeń z układu FPGA i wizualizuje je. Szybkość transmisji FPGA PC pozwala na odbiór dwóch dowolnych przebiegów (wyników obliczeń). Wybór przebiegów wysyłanych do komputera odbywa się w programie sterującym. W przedstawionym przykładzie (rysunek III.-6) wizualizowane są przebiegi napięcia wejściowego u in oraz prądu balansującego i b. 9

109 III.3 TRÓJKOMÓRKOWY PROSTOWNIK JEDNOFAZOWY- STANOWISKO LABORATORYJNE Na rysunku III.3- przedstawiono schemat obwodu mocy oraz układu sterowania rzeczywistego prostownika wielokomórkowego. D PP D PP D P3P S PP S PP S P3P ST L b C b R b i b D PN D NP C P D P3N D NP C P D P3N D N3P C PF u P L d ST S PN S NP S PN S NP S P3N S N3P ST 3 R d i s C N C N C NF u N u s D NN D NN D N3N S NN S NN S N3N ST GATE DRIVERS u P u N u s i s BINARY OUTPUTS PWM signals blockage FPGA Cyclone II ON/OFF LOGIC PWM PWM PWM3 D T BINARY INPUTS A/D interface NIOS II A/D MAX 39 LCDx6 USB RS3 Rys. III.3-. Schemat blokowy układu sterowania wraz z obwodem mocy. Cały algorytm sterowania (regulatory, zabezpieczenia, generatory przebiegu PWM) został implementowany w jednym elemencie FPGA. Do tego celu został wybrany układ firmy Altera rodziny Cyclone II o symbolu EPC8F56C8 (zawierający 856 elementów logicznych, 36 dziewięcio bitowych mnożarkach sprzętowych, bitach pamięci wewnętrznej oraz 56 wyprowadzeniach). Układ ten został wybrany po badaniach symulacyjnych i wyznaczeniu pojemności elementu FPGA niezbędnej do implementacji algorytmu sterowania. Do akwizycji danych pomiarowych użyto czterokanałowego, bipolarnego, bitowego przetwornika A/C firmy Maxim (MAX39). Zastosowany przetwornik umożliwia szybką konwersję danych analogowych (czas konwersji wszystkich kanałów,6µs) oraz przesył danych do układu FPGA z przepustowością magistrali 68ksps/kanał. Pomiary sygnałów analo-

110 gowych dokonywane są przez układy LEM (napięcia źródła oraz na kondensatorach wyjściowych i prąd źródła (u s, u p, u n, i s )) oraz przekładnik prądowy (pomiar prądu balansującego i b ), dzięki czemu uzyskano separację galwaniczną pomiędzy częścią mocy, a sterowaniem przy dokładnym odwzorowaniu sygnałów pomiarowych. Tory wejść cyfrowych (4 kanały) są separowane za pomocą optoizolatorów HCPL33. Tory wejściowe są używane do odczytu stanu styczników ST, ST oraz przełączników sterujących (START/STOP). Wyjścia binarne (5 niezależnych kanałów) są wykorzystywane do sterowania pracą styczników ST, ST, ST 3 oraz diod sygnalizujących stan pracy lub awarii przekształtnika. Na rysunku III.3- przedstawiono schemat sterowania obwodem mocy. Rys. III.3-. Schemat sterowania obwodu mocy trójkomórkowego przekształtnika AC/DC. Jako elementy łączeniowe zastosowano tranzystory IGBT (IRG4PC5UD U CE = 6V; I C = 5A, f SWmax = 4kHz). Pozwala to na pracę układu z maksymalną wartością napięcia wyprostowanego U P = U N = 9V. Za poprawne załączenie tranzystorów IGBT oraz separację

111 galwaniczną pomiędzy sterownikiem, a tranzystorami odpowiadają sterowniki firmy Semicron (SKHI3/). Pojedynczy driver pozwala na sterowanie dwoma tranzystorami w trybie z negacją pomiędzy tranzystorami (ang. interlock) lub oba tranzystory sterowane są niezależnie. Przy ustawieniu pracy z negacją driver realizuje sprzętowo opóźnienie na zboczu załączającym tranzystor (czas martwy), w przypadku pracy niezależnej obu tranzystorów driver nie wprowadza opóźnienia na zbocze załączające. Dla zapewnienia elastyczności sterowania (wstępne ładowanie kondensatorów) driver został ustawiony w trybie pracy niezależnej tranzystorów, a realizacja czasu martwego została wykonana w układzie FPGA. Na rysunku III.3-3 przedstawiono zdjęcia obwodu mocy wraz z sterownikiem. Rys. III.3-3. Zdjęcie obwodu mocy wraz z sterownikiem. Na płycie sterownika zostały zamontowane 3 bitowe pamięci SDRAM (MT48LC4M3B firmy Micron) o pojemności 6MBajtów, oraz 6 bitowa pamięć flash (AM9LV64 firmy AMD) o pojemności 4MBajtów. Pamięci te są używane jako pamięć danych i programu dla implementowanego wewnątrz układu FPGA procesora (soft procesora w technologii NIOSII firmy Altera). Definicja procesora jest realizowana przez wbudowany w pakiet Quartus II program SOPC Builder i dołączana do projektu opisującego strukturę (regulatory, PWM, zabezpieczenia, interfejs przetwornika A/C) układu sterowania. W tabeli

112 III.3- przedstawiono podział funkcji w układzie sterowania pomiędzy układ FPGA (procedury opisane przy użyciu języka FPGA) i µp zdefiniowanym wewnątrz elementu FPGA (procedury napisane w języku C++). Tabela III.3-. Podział funkcji sterownika FPGA (język VHDL) Regulator napięcia Regulator prądu Sterowanie stycznikami PWM Interfejs przetwornika A/C Interfejs USB Procedura wstępnego ładowania kondensatorów Zabezpieczenia µp (język C++) Obsługa wyświetlacza LCD Archiwizacja danych Interfejs UART Obsługa przycisków interfejsu użytkownika Jak wynika z przedstawionego zestawienia wszystkie funkcje sterujące pracą przekształtnika są realizowane bezpośrednio przez układ FPGA (język VHDL) natomiast procesor pełni jedynie funkcje pomocnicze. Zastosowanie układu FPGA do sterowania przekształtnikiem wynikało z przyjętego założenia, iż funkcje układu sterowania powinny być wykonywane równolegle. Wszystkie wyszczególnione w tabeli III.3- funkcje układu sterowania zdefiniowane są w osobnych procesach i wykonywane są niezależnie od siebie. Zapewnia to pewność działania oraz szybkość reakcji układów zabezpieczających. Wszystkie funkcje pomocnicze, niezwiązane bezpośrednio ze sterowaniem przekształtnika są realizowane przez procesor wbudowany w układ FPGA. Użycie µp do wymienionych w tabeli III.3- celów jest spowodowane większą elastycznością i łatwością realizacji rozbudowanych procedur w języku C++ niż w języku VHDL. Funkcje, które realizuje procesor nie są kluczowe (krytyczne) dla układu sterowania i mogą być wykonywane sekwencyjne. Na rysunku III.3-4 przedstawiono realizację procesora opisaną w programie SOPC Builder oraz dołączoną do projektu definicję procesora. 3

113 a) b) Rys. III.3-4. a) konstrukcja soft- procesora w programie SOPC- Builder; b) definicja procesora importowana do programu Quartus II. Na płycie PCB sterownika został zamontowany układ do szeregowej transmisji danych USB, identyczny z zamontowanym na płytce rozszerzającej dla płyty DE (rysunek III.-a) oraz układ transmisji UART kompatybilny z standardem RS3. Użycie w sterowniku układów komunikacyjnych z komputerem PC pozwala na monitorowanie pracy przekształtnika (odczyt i archiwizację danych z przetworników A/C) oraz zmianę parametrów regulatora w trakcie pracy urządzenia. Na rysunku III.3-5 przedstawiono okno programu umożliwiającego komunikację z przekształtnikiem. 4