(54)Sposób i układ do obsługi programów w m ikrokom puterze

Wielkość: px
Rozpocząć pokaz od strony:

Download "(54)Sposób i układ do obsługi programów w m ikrokom puterze"

Transkrypt

1 R Z E C Z P O S P O L IT A ( 12) OPIS PATENTOWY (19) P L (11) P O L S K A (13) B1 Numer zgłoszenia: (51)IntCl5: G06F 13/10 U rząd P a te n to w y (22) Data zgłoszenia: R z e c z y p o sp o lite j P olskiej (54)Sposób i układ do obsługi programów w m ikrokom puterze (76)Uprawniony i twórca wynalazku: Bogusław Sołek, Warszawa, PL Janusz Rosiek, Łódź, PL ( 4 3 ) Zgłoszenie ogłoszono: Zbigniew Siwik, Warszawa, PL B U P 11/90 (45)O udzieleniu paten tu ogłoszono: W U P 07/9 2 PL B1 (57) 1. Sposób obsługi program ów w m ikrokom puterze, gdzie jest obsługiw any konw ersacyjny program bieżący zaw arty w zespole pam ięciow ym program u bieżącego, znamienny tym, że przy pom ocy bistabilnego układu przełączającego (17) sterow anego odpow iednim sygnałem z klaw iatury (16) jest włączany układ rezerwacji (8) stanow iący jeden z zespołów pam ięciow ych, który do k o - nuje blokow ania możliwości w ykonyw ania program u bieżącego, buforow ania aktualnego stanu jego realizacji, na który składa się stan m ikroprocesora i urządzeń wejścia - wyjścia oraz urucham ia program w trącany przez włączenie do systemu m ikroprocesorow ego jego zespołu pam ięciow ego (10), przy czym program w trącany włącza do działania w systemie m ikroprocesorow ym m oduł adresowy (11) reagujący na pierwsze znaki haseł z klaw iatury (16) i sterujący rezydentnym sterow nikiem (12) stanow iącym jeden z zespołów pam ięciow ych, który w oparciu o sygnały z m odułu adresow ego przepatruje etykiety w yznaczonego zakresu bazy danych zgodnie z treścią hasła podanego z klaw iatury i w przypadku zgodności urucham ia sterow nik graficzny (19), który przekazuje do m onitora inform acje zaw arte w rekordzie oznaczonym tą etykietą, przy czym przy pom ocy odpow iedniego sygnału w ygenerowanego z klaw iatury (16) dokonuje się przełączenia układu bistabilnego (17) w stan pierw otny, który wysterowuje układ rezerwacji (8) w ten sposób, że przeryw a on możliwość wykonywania program u w trącanego i pow oduje w prow adzenie z bufora (9) stanu w ykonania program u bieżącego z przed przełączenia oraz...

2 S POSÓB I UKŁAD DO OBSŁUGI PROGRAMÓW W MIKROKOMPUTERZE Z a s t r z e ż e n i a p a t e n t o w e 1. Sposób obsługi programów w mikrokomputerze, gdzie jest obsługiwany konwersacyjny program bieżący zawarty w z e s p o le pamięciowym programu b ie żącego, z n a m i e n n y t y m, że przy pomocy bistabilnego układu przełączającego / 1 7 / sterowanego odpowiednim sygnałem z klawiatury / 1 6 / jest włączany układ rezerwacji / 8 / stanowiący jeden z zespołów pamięciowych, który dokonuje blokowania możliwości wykonywania programu bieżącego, buforowania aktualnego stanu jego realizacji na który składa się stan mikroprocesora i urządzeń w ejścia - wyjścia oraz uruchamia program wtrącany przez włączenie do systemu mikroprocesorowego jego zespołu pamięciowego / 1 0 /, przy czym program wtrącany włącza do działania w systemie mikroprocesorowym moduł adresowy / 11/ reagujący na pierwsze znaki haseł z klawiatury / 1 6 / i sterujący rezydentnym sterownikiem / 12 / stanowiącym jeden z zespołów pamięciowych, który w oparciu o sygnały z modułu adresowego przepatruje etykiety wyznaczonego zakresu bazy danych zgodnie z treścią hasła podanego z klawiatury i w przypadku zgodności uruchamia sterownik graficzny / 1 9 /, który przekazuje do monitora informacje zawarte w rekordzie oznaczonym tą etykietą, przy czym przy pomocy odpowiedniego sygnału wygenerowanego z klawiatury / 1 6 / dokonuje się przełączenia układu bistabilnego / 1 7 / w stan pierwotny, który wysterowuje układ rezerwacji / 8 / w ten sposób, że przerywa on możliwość wykonywania programu wtrącanego i powoduje wprowadzenie z bufora / 9 / stanu wykonania programu bieżącego z przed przełączenia oraz odblokowuje sterownik ogólny / 3 / umożliwiając dalszą re a lizację konwersacyjną programu bieżącego. 2. Układ do obsługi programów w mikrokomputerze zawierający system mikroprocesorowy złożony z mikroprocesora połączonego z magistralą s z y n, przy czym szyny adresowe połączone są bezpośrednio z mikroprocesorem natomiast szyny danych i szyny sterujące są połączone z mikroprocesorem poprzez sterownik ogólny, gdzie do szyn magistrali dołączone są zespoły układów pamięci zawierające programy obsługi wewnętrznej i programy obsługi układów wejścia - w yjścia oraz zespół układu pamięci zawierający wpisany bieżący program użytkownika r e a lizowany interaktywnie, do magistrali szyn są także dołączone wyjścia poszczególnych portów układu pośredniczącego wejścia - w yjścia, których wejścia połączone są poprzez układy sprzęgające z urządzeniami zewnętrznymi klawiaturą, monitorem i pamięciami dyskowymi, z n a m i e n n e tym, że zawiera bistabilny układ przełączający / 1 7 / w postaci komparatora cyfrowego kontrolującego wyjście do magistrali szyn portu / 14/ układu pośredniczącego w ejścia - wyjścia / 1 3 /, którego wejście jest połączone poprzez układ sprzęgający obsługi klawiatury / 1 5 / z klawiaturą / 1 6 /, przy czym wyjście bistabilnego układu przełączającego / 17/ jest połączone z magistralą szyn dla przekazywania sygnału uruchomiającego układ rezerwacji / 8/ stanowiący jeden z zespołów pamięciowych zawierający program blokowania sterownika ogólnego / 3 / dla wstrzymania obsługi programu bieżącego, buforowania w zespole pamięciowym bufora / 9 / aktualnego stanu mikroprocesora / 1/ i urządzeń dołączonych do układu pośredniczącego wejścia - wyjścia / 1 3 / i odblokowania sterownika ogólnego / 3 / dla obsługi uruchomionego programu wtrącanego zawartego w zespole układu pamięciowego programu wtrącanego / 1 0 /, który przyłączony do szyn magistrali systemu mikroprocesorowego uruchamia moduł adresowy / 11/, który w oparciu o pierwsze znaki hasła z klawiatury /1 6 / steruje rezydentnym sterownikiem / 1 2 / dla wyznaczenia zakresu etykiet rekordów bazy danych przeznaczonych do analizy na zgodność z pełnym hasłem, po czym sterownik rezydentny /1 2 / przekazuje poprzez magistralę szyn dane z rekordu umieszczonego w pamięci zewnętrznej / 1 8 / do sterownika graficznego / 1 9 / sprzężonego z monitorem / 2 0 /.

3 Przedmiotem wynalazku jest sposób i układ do obsługi programów w mikrokomputerze pozwalający na przełączanie mikrokomputera z pracy przy obsłudze jednego konwersacyjnego programu na obsługę innego konwersacyjnego programu i następnie powrót do dalszej re a liza c ji pierwotnie wykonywanego programu. Znane układy mikrokomputerów są urządzeniami przewidzianymi do obsługi pojedynczych programów kolejno do nich wprowadzanych. Realizacja jednego programu przy pomocy konwersacji nie pozwala na obsługę innego programu przy pomocy którego można by- uzyskać niebędne dane dla realizacji programu obsługiwanego. Dla uzyskania danych do realizowanego programu konwersacyjnego niezbędne jest przerwanie jego obsługi oraz wprowadzenie i re a lizacja drugiego programu konwersacyjnego dla uzyskania niezbędnych danych dla r e a liza c ji pierwszego programu. Następnie istnieje konieczność wprowadzenia i realizacji od początku pierwotnie wykonywanego programu co przedłuża czas jego wykonania. Możliwa jest także re a liza c ja obsługi programów na dwóch mikrokomputerach, gdzie na jednym jest dokonywana obsługa Jednego programu konwersacyjnego a niezbędne dane do obsługi tego programu, uzyskiwane są w odpowiednim czasie przez obsługę drugiego programu na drugim komputerze. Je st to jednak rozwiązanie nieekonomiczne. Znane układy mikrokomputerów zawierają mikroprocesor do którego dołączone są szyny adresowe oraz poprzez sterownik ogólny szyny danych i szyny sterujące magistrali szyn. Do magistrali szyn dołączone są wydzielone zespoły układów pamięci zawierające programy operacyjne obsługi współpracy wewnętrznej oraz zespoły zawierające programy obsługi układów wejścia - wyjścia transmisji z urządzeniami zewnętrznymi. W pozostałej części układu pamięci operacyjnej znajduje się zespół układu pamięciowego zawierającego wpisany bieżący program użytkownika. Program ten może być realizowany interaktywnie przy pomocy instrukcji przekazywanych na magistralę szyn poprzez wyjścia portów układu pośredniczącego wejścia - wyjścia, do których wejść doprowadzone są sygnały generowane w urządzeniach zewnętrznych, zwłaszcza przy pomocy klawiatury. Poszczególne wejścia portów układu pośredniczącego wejścia - wyjścia połączone są poprzez układy sprzęgające z urządzeniami zewnętrznymi, to jest klawiaturą, monitorem i pamięciami dyskowymi. Przy pomocy sygnałów z klawiatury wprowadzany jest program użytkownika do odpowiedniego zespołu pamięciowego i inicjowane jest jego wykonanie pod nadzorem programów operacyjnych zawartych w odpowiednich zespołach pamięciowych. Przy pomocy określonych sygnałów z klawiatury może nastąpić przerwanie jego wykonania i możliwość wprowadzenia innego programu wykonywanego interaktywnie dla osiągnięcia wyników niezbędnych dla realizacji programu uprzednio wykonywanego. Ten drugi program konwersacyjny może korzystać z innej bazy danych zawartej na oddzielnej pamięci dyskowej. Dostęp do danych tej pamięci, pod nadzorem systemu operacyjnego, jest stosunkowo długi i zależny od wielkości tej pamięci. Istota sposobu według wynalazku polega na tyra, że przy pomocy bistabilnego układu przełączającego sterowanego odpowiednim sygnałem z klawiatury jest włączany układ rezerwacji stanowiący jeden z zespołów pamięci, który dokonuje blokowania możliwości wykonywania programu bieżącego, buforowania aktualnego stanu jego realizacji na który składa się stan mikroprocesora i urządzeń wejścia - wyjścia oraz uruchamia program wtrącany przez włączenie do systemu mikroprocesorowego jego zespołu pamięciowego. Program wtrącany włącza do działania w systemie mikroprocesorowym moduł adresowy reagujący na pierwsze znaki haseł z klawiatury. Moduł ten steruje rezydentnym sterownikiem stanowiącym jeden z zespołów pamięciowych mikrokomputera. Sterownik ten w oparciu o sygnały z modułu adresowego przepatruje etykiety wyznaczonego zakresu bazy danych zgodnie z treścią hasła podanego z klawiatury i w przypadku zgodności uruchamiany jest sterownik graficzny, który przekazuje do monitora informacje zawarte w rekordzie oznaczonym tą etykietą. Po zapoznaniu się z treścią opisującą hasło podaną na monitorze użytkownik przy pomocy odpowiedniego sygnału wygenerowanego z klawiatury dokonuje przełączenia układu bistabilnego w stan pierwotny, przywracając

4 stan wykonywania programu pierwotnego poprzez układ rezerwacji, który jest sterowany w ten sposób, że przerywa możliwość wykonywania programu wtrąconego i powoduje wprowadzenie z bufora stan wykonania programu bieżącego z przed przełączenia oraz odblokowuje przy pomocy sterownika ogólnego możliwość jego dalszej realizacji w sposób konwersacyjny. Istota układu według wynalazku polega na tym, że zawiera b istab iln y układ przełączający w postaci nastawialnego komparatora cyfrowego kontrolującego w yjście do magistrali szyn portu układu pośredniczącego w ejścia - wyjścia, którego w ejście jest połączone poprzez układ sprzęgający obsługi klawiatury z klawiaturą. Wyjści e b is t abilnego układu przełączającego jest połączone z magistralą szyn dla przekazywania sygnału uruchamiającego układ rezerwacji, stanowiący jeden z zespołów pamięciowych zawierający program blokowania sterownika ogólnego dla wstrzymania obsługi programu bieżącego, buforowania w zespole pamięciowym bufora aktualnego stanu mikroprocesora i urządzeń dołączonych do układu pośredniczącego wejścia - wyjścia i odblokowania sterownika ogólnego dla obsługi uruchomionego programu wtrącanego zawartego w zespole układu pamięciowego programu wtrącanego. Zespół układu pamięciowego programu wtrącanego jest połączony z szynami m agistrali dla przekazywania sygnałów uruchamiających moduł adresowy, który w oparciu o pierwsze znaki hasła z klawiatury steruje rezydentnym sterownikiem, wyznaczając mu zakres etykiet rekordów bazy danych przeznaczonych do analizy na zgodność z pełnym hasłem. Sterownik rezydentny poprzez magistralę szyn i układ pośredniczący wejścia - wyjścia przekazuje dane z rekordu do sterownika graficznego sprzężonego z monitorem. Sposób i układ według wynalazku zapewnia obsługę na jednym mikrokomputerze Jednego programu konwersacyjnego bieżącego z jednoczesną możliwością korzystania z wyników uzyskiwanych przez interaktywne wykonywanie drugiego programu wtrącanego przy utrzymywaniu aktualnego stanu wykonywania programu bieżącego. Dzięki zastosowaniu modułu adresowego ustawiającego rezydentny sterownik na analizę etykiet rekordów według początkowych znaków hasła znacznie skrócono czas dostępu do informacji zawartej w wyszukiwanym rekordzie. Przedmiot wynalazku zostanie b liż e j objaśniony na przykładzie wykonania przedstawionym na rysunku, który stanowi schemat blokowy układu mikrokomputera. Mikrokomputer posiada mikroprocesor 1 wyposażony w generator zegarowy 2 który jest połączony z magistralą szyn M, przy czym szyny adresowe 4 są bezpośrednio połączone z mikroprocesorem 1, natomiast szyny danych D i szyny sygnałów sterujących S są połączone z mikroprocesorem 1 poprzez sterownik ogólny 3. Mikrokomputer posiada układ pamięci operacyjnej 4, zawierający poszczególne zespoły układów pamięciowych połączone z magistralą szyn M. Stanowi je zespół układów pamięciowych zawierających programy obsługi wewnętrznej 5, zespół układów pamięciowych zawierających program obsługi układów w ejścia - wyjścia 6, które pracują w każdej opcji pracy układu. Zespół układów pamięciowych z wpisanym programem b ieżącym 7 pracuje w okresie obsługi programu bieżącego. Układ rezerwacji 8, zespół pamięciowy bufora 9, zespół układów pamięciowych programu wtrącanego 10, gdzie jest wpisany program wtrącany oraz układ modułu adresowego 11 i rezydenty sterownik 12 są uruchamiane dla obsługi programu wtrącanego. Do m agistrali szyn M dołączone są w yjścia portów układu pośredniczącego wejścia - wyjścia 13. W yjście portu 14 którego w ejście jest połączone poprzez układ sprzęgający obsługi klawiatury 15 z klawiaturą 16 jest kontrolowane przez bistabilny układ przełączający 17 stanowiący nastawialny komparator cyfrowy. Układ ten reaguje na określoną wartość sygnału występującego w kontrolowanym porcie 14 podanego z klawiatury 16, swoim wyjściem połączonym z magistralą szyn M podaje sygnał uruchamiający układ rezerwacji 8 w oznaczono symbolicznym połączeniu nieciągłym. Układ rezerwacji 8 poprzez połączenie z magistralą szyn M podaje sygnały blokujące sterownik ogólny 3, buforujące do układu pamięciowego buforowego 9 stan wykonania programu bieżącego w chwili przełączenia oraz uruchamia możliwość realizacji programu wtrącanego zawartego w zespole układów pamięciowych 10, co również symbolicznie zaznaczono liniam i nieciągłymi. Urucho-

5 mienie programu wtrącanego zawartego w zespole układów pamięciowych 10 tego programu poprzez odpowiednie sygnały podawane na magistralę szyn M uruchamia moduł adresowy 11, który w ten sam sposób u ruchamia rezydentny sterownik 12, co również oznaczono symbolicznie odpowiednimi połączeniami nieciągłymi. Rezydentny sterownik 12 poprzez komunikację z magistralą szyn M powoduje wyszukanie i odczyt informacji zawartej w rekordzie, która może być umieszczona w pamięci zewnętrznej 18 oraz przekazanie jej poprzez sterownik graficzny 19 do monitora 20 co również zaznaczono symbolicznie połączeniami nieciągłymi. U kład d z ia ła w ten sposób, że w czasie obsługi konwersacyjnego programu bieżącego umieszczonego w zespole układów pamięciowych 7, który może być programem redakcyjnym tekstu, n iezbędne dane słownikowe lub encyklopedyczne niezbędne dla realizacji tego programu można uzyskać odwołując się do programu wtrącanego przez podanie odpowiednich sygnałów z klaw iatury 16. Pod wpływem tego sygnału bistabilny układ przełączający 17 kontrolujący w yjście portu 14 klawiatury, powoduje uruchomienie układu rezerwacji 8, który blokuje sterownik ogólny 3 dla uniemożliwienia realizacji programu bieżącego. Następnie układ ten buforuje do układu bufora 9 aktualny stan wykonania programu bieżącego przez zapamiętanie stanu mikroprocesora i urządzeń wejścia - w yjścia. Po zapamiętaniu stanu realizacji programu bieżącego, uruchamia program wtrącany zawarty w zespole układów pamięciowych 10. Program ten może zawierać dane słownikowe lub encyklopedyczne wywoływane hasłami podawanymi z klawiatury 16. Program ten uruchamia moduł adresowy 11, który analizując dwa pierwsze znaki hasła, będące początkowymi literami słowa słownikowego, wyznacza zakres przepatrywania etykiet rekordów bazy danych słownika przez sterowanie sterownika rezydentnego 12 podaniem liczby stanowiącej adres początku rekordów o danym zestawie znaków i ich lic zby. V tak określonym zakresie sterownik rezydentny 12 analizuje etykiety rekordów na zgodność z całym hasłem i przy odszukaniu właściwego rekordu uruchamia sterownik graficzny 19 podając dane związane z tym rekordem, które mogą być zawarte w pamięci zewnętrznej 18, do monitora 2 0. Po zapoznaniu z tymi danymi, użytkownik po podaniu odpowiedniego sygnału z klawiatury 16, pobudzającego dwustabilny układ przełączający 17, powoduje ponowne uruchomienie układu rezerwacji 8, który unieruchamia program wtrącany zawarty w zespole układów pamięciowych 10 przy pomocy sterownika ogólnego 3 oraz powoduje przywrócenie z bufora 9 stanu re a liza cji programu bieżącego i odblokowuje jego obsługę przez odblokowanie sterownika ogólnego 3. W ten sposób program bieżący redakcji tekstu może być dalej realizowany z wykorzystaniem danych uzyskanych przez obsługę słownikowego lub encyklopedycznego programu wtrącanego.

6 Zakład Wydawnictw UP RP. Nakład 90 egz. Cena 5000 zł.

(12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1

(12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) 172082 (13) B1 (21) Numer zgłoszenia: 300168 (51) IntCl6: G07G 1/12 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 19.08.1993 (54)

Bardziej szczegółowo

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny

(57) Tester dynamiczny współpracujący z jednej strony (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1. (54) Tester dynamiczny RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 166151 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 2 9 0 5 8 3 (22) Data zgłoszenia: 06.06.1991 (51) IntCl5: G01R 31/28

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175233 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 307218 (22) Data zgłoszenia: 13.02.1995 (51) Int.Cl.6: E05F 15/02

Bardziej szczegółowo

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 G06F 12/16 G06F 1/30 H04M 1/64. (57)1. Układ podtrzymywania danych przy

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 G06F 12/16 G06F 1/30 H04M 1/64. (57)1. Układ podtrzymywania danych przy RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175315 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 307287 (22) Data zgłoszenia: 15.02.1995 (51) IntCl6: H04M 1/64 G06F

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1

RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)175879 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 308877 (22) Data zgłoszenia: 02.06.1995 (51) IntCl6: H03D 7/00 G 01C

Bardziej szczegółowo

RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11)

RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11) RZECZPOSPOLITA (12) OPIS PATENTOWY (19) PL (11) 161259 (13) B1 (21) Numer zgłoszenia: 282353 (51) IntCl5: G01R 13/00 Urząd Patentowy (22) Data zgłoszenia: 16.11.1989 Rzeczypospolitej Polskiej (54)Charakterograf

Bardziej szczegółowo

(12)OPIS PATENTOWY (19)PL (11)186470

(12)OPIS PATENTOWY (19)PL (11)186470 RZECZPOSPOLITA POLSKA (12)OPIS PATENTOWY (19)PL (11)186470 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia. 327773 (22) Data zgłoszenia- 29.07.1998 (13)B1 (51 ) IntCl7 G06F 13/14 H04M 11/06

Bardziej szczegółowo

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: (51) IntCl7 H02M 7/42

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: (51) IntCl7 H02M 7/42 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 184340 (13) B1 (21) Numer zgłoszenia: 323484 (22) Data zgłoszenia: 03.12.1997 (51) IntCl7 H02M 7/42 (54)

Bardziej szczegółowo

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 19/03

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 19/03 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 198698 (13) B1 (21) Numer zgłoszenia: 352734 (51) Int.Cl. H05B 6/06 (2006.01) H02M 1/08 (2007.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data

Bardziej szczegółowo

(57) 1. Sposób definiowania znaków graficznych

(57) 1. Sposób definiowania znaków graficznych RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (1)178077 (13)B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 310234 (22) Data zgłoszenia: 31.08.1995 (51) IntCl6: G06F 3/023 H03M

Bardziej szczegółowo

PL B1 H04L 17/00. Fig2. Instytut Łączności, Warszawa, PL. Józef Odrobiński, Warszawa, PL Zbigniew Główka, Warszawa, PL

PL B1 H04L 17/00. Fig2. Instytut Łączności, Warszawa, PL. Józef Odrobiński, Warszawa, PL Zbigniew Główka, Warszawa, PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej ( 1 2 ) OPIS PATENTOWY ( 1 9 ) PL (11) 187506 ( 1 3 ) B1 (21) Numer zgłoszenia 324539 ( 5 1 ) IntCl7 H04L 17/00 (22) Data zgłoszenia 28.01.1998

Bardziej szczegółowo

(54) (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 C23F 13/04 C23F 13/22 H02M 7/155

(54) (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 C23F 13/04 C23F 13/22 H02M 7/155 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 169318 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 296640 (22) Data zgłoszenia: 16.11.1992 (51) IntCl6: H02M 7/155 C23F

Bardziej szczegółowo

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12

PL 181236 B1 (19) PL (11) 181236 (12) OPIS PATENTOWY (13) B1. (51) Int.Cl.7: G 06F 3 /1 2 G06K 15/02 G06F 17/60 G07G 1/12 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 3 1 6 4 8 2 (22) Data zgłoszenia- 1 1.1 0.1 9 9 6 (19) PL (11) 181236 (13) B1 (51) Int.Cl.7:

Bardziej szczegółowo

Technika Mikroprocesorowa

Technika Mikroprocesorowa Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa

Bardziej szczegółowo

H03K 3/86 (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPO SPO LITA POLSKA. (21) Numer zgłoszenia:

H03K 3/86 (13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 RZECZPO SPO LITA POLSKA. (21) Numer zgłoszenia: RZECZPO SPO LITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 173599 (13) B1 (21) Numer zgłoszenia: 304553 (22) Data zgłoszenia: 04.08.1994 (51) IntCl6: H03K 3/86 (

Bardziej szczegółowo

PL 175488 B1 (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1. (22) Data zgłoszenia: 08.12.1994

PL 175488 B1 (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1. (22) Data zgłoszenia: 08.12.1994 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175488 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 306167 (22) Data zgłoszenia: 08.12.1994 (51) IntCl6: G01K 13/00 G01C

Bardziej szczegółowo

Spis treści. 1 Moduł RFID (APA) 3

Spis treści. 1 Moduł RFID (APA) 3 Spis treści 1 Moduł RFID (APA) 3 1.1 Konfigurowanie Modułu RFID..................... 3 1.1.1 Lista elementów Modułu RFID................. 3 1.1.2 Konfiguracja Modułu RFID (APA)............... 4 1.1.2.1

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 PL 180331 B1 H04M 11/00 H04L 12/16 G06F 13/00 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: 315315

(12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 PL 180331 B1 H04M 11/00 H04L 12/16 G06F 13/00 RZECZPOSPOLITA POLSKA. (21) Numer zgłoszenia: 315315 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 180331 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 315315 (22) Data zgłoszenia: 17.07.1996 (51) IntCl7: H04M 1/64 H04M

Bardziej szczegółowo

Mikroprocesor Operacje wejścia / wyjścia

Mikroprocesor Operacje wejścia / wyjścia Definicja Mikroprocesor Operacje wejścia / wyjścia Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Operacjami wejścia/wyjścia nazywamy całokształt działań potrzebnych

Bardziej szczegółowo

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin

Podstawy techniki cyfrowej Układy wejścia-wyjścia. mgr inż. Bogdan Pietrzak ZSR CKP Świdwin Podstawy techniki cyfrowej Układy wejścia-wyjścia mgr inż. Bogdan Pietrzak ZSR CKP Świdwin 1 Układem wejścia-wyjścia nazywamy układ elektroniczny pośredniczący w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

Architektura komputera

Architektura komputera Architektura komputera Architektura systemu komputerowego O tym w jaki sposób komputer wykonuje program i uzyskuje dostęp do pamięci i danych, decyduje architektura systemu komputerowego. Określa ona sposób

Bardziej szczegółowo

(54) PL B1 (19) PL (11) (13) B1 (12) OPIS PATENTOWY

(54) PL B1 (19) PL (11) (13) B1 (12) OPIS PATENTOWY RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21 ) Numer zgłoszenia: 317797 (22) Data zgłoszenia: 30.12.1996 (19) PL (11) 181841 (13) B1 (51) IntCl7 G01D 3/00 G01R

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 173831 (13) B1 (21) Numer zgłoszenia: 304562 Urząd Patentowy (22) Data zgłoszenia: 03.08.1994 Rzeczypospolitej Polskiej (51) IntCl6: G01R 31/26 (54)

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 PL 186542 B1

(12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 PL 186542 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 186542 (13) B1 (21) Numer zgłoszenia: 327422 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 10.07.1998 (51 ) IntCl7 G01N 33/24 G01N

Bardziej szczegółowo

PL B1. POLITECHNIKA LUBELSKA, Lublin, PL BUP 05/13. PIOTR WOLSZCZAK, Lublin, PL WUP 05/16. rzecz. pat.

PL B1. POLITECHNIKA LUBELSKA, Lublin, PL BUP 05/13. PIOTR WOLSZCZAK, Lublin, PL WUP 05/16. rzecz. pat. PL 221679 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 221679 (13) B1 (21) Numer zgłoszenia: 396076 (51) Int.Cl. G08B 29/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

Podział układów cyfrowych. rkijanka

Podział układów cyfrowych. rkijanka Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych

Bardziej szczegółowo

Architektura systemów komputerowych. dr Artur Bartoszewski

Architektura systemów komputerowych. dr Artur Bartoszewski Architektura systemów komputerowych dr Artur Bartoszewski Układy we/wy jak je widzi procesor? Układy wejścia/wyjścia Układy we/wy (I/O) są kładami pośredniczącymi w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 175293 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 306266 (22) Data zgłoszenia: 12.12.1994 (51) IntCl6: G01R 31/08 (54)

Bardziej szczegółowo

PL B1. INSTYTUT TECHNIKI I APARATURY MEDYCZNEJ ITAM, Zabrze, PL BUP 09/13

PL B1. INSTYTUT TECHNIKI I APARATURY MEDYCZNEJ ITAM, Zabrze, PL BUP 09/13 PL 216829 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 216829 (13) B1 (21) Numer zgłoszenia: 396673 (51) Int.Cl. A61N 1/372 (2006.01) H04B 10/00 (2006.01) Urząd Patentowy Rzeczypospolitej

Bardziej szczegółowo

Urządzenia zewnętrzne

Urządzenia zewnętrzne Urządzenia zewnętrzne SZYNA ADRESOWA SZYNA DANYCH SZYNA STEROWANIA ZEGAR PROCESOR PAMIĘC UKŁADY WE/WY Centralna jednostka przetw arzająca (CPU) DANE PROGRAMY WYNIKI... URZ. ZEWN. MO NITORY, DRUKARKI, CZYTNIKI,...

Bardziej szczegółowo

PL 198457 B1. ABB Sp. z o.o.,warszawa,pl 17.12.2001 BUP 26/01. Michał Orkisz,Kraków,PL Mirosław Bistroń,Jarosław,PL 30.06.

PL 198457 B1. ABB Sp. z o.o.,warszawa,pl 17.12.2001 BUP 26/01. Michał Orkisz,Kraków,PL Mirosław Bistroń,Jarosław,PL 30.06. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 198457 (13) B1 (21) Numer zgłoszenia: 340813 (51) Int.Cl. G06F 17/21 (2006.01) G06Q 10/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 03/06. JANUSZ BACZYŃSKI, Łódź, PL MICHAŁ BACZYŃSKI, Łódź, PL

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 03/06. JANUSZ BACZYŃSKI, Łódź, PL MICHAŁ BACZYŃSKI, Łódź, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 208357 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 369252 (22) Data zgłoszenia: 23.07.2004 (51) Int.Cl. H04B 3/46 (2006.01)

Bardziej szczegółowo

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 24/01. Wiesław Wajs,Kraków,PL

PL B1. Akademia Górniczo-Hutnicza im. St. Staszica,Kraków,PL BUP 24/01. Wiesław Wajs,Kraków,PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)195329 (13) B1 (21) Numer zgłoszenia: 340134 (51) Int.Cl. G05B 15/00 (2006.01) G06F 15/163 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL

(12) OPIS PATENTOWY (19) PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 183623 (21) Numer zgłoszenia: 323116 (22) Data zgłoszenia: 12.11.1997 (13) B1 (51 ) IntCl7 G01R 27/18 (54)Sposób

Bardziej szczegółowo

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 13/17

PL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 13/17 PL 227667 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 227667 (13) B1 (21) Numer zgłoszenia: 415329 (51) Int.Cl. B29C 64/227 (2017.01) B29C 67/00 (2017.01) Urząd Patentowy Rzeczypospolitej

Bardziej szczegółowo

PL B1. Układ do przetwarzania interwału czasu na słowo cyfrowe metodą kompensacji wagowej

PL B1. Układ do przetwarzania interwału czasu na słowo cyfrowe metodą kompensacji wagowej PL 227455 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 227455 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 413964 (22) Data zgłoszenia: 14.09.2015 (51) Int.Cl.

Bardziej szczegółowo

(86) Data i numer zgłoszenia międzynarodowego: , PCT/DE03/00923 (87) Data i numer publikacji zgłoszenia międzynarodowego:

(86) Data i numer zgłoszenia międzynarodowego: , PCT/DE03/00923 (87) Data i numer publikacji zgłoszenia międzynarodowego: RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 204399 (21) Numer zgłoszenia: 370760 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 20.03.2003 (86) Data i numer zgłoszenia

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11)

(12) OPIS PATENTOWY (19) PL (11) RZECZPO SPO LITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 172018 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21)Numer zgłoszenia 298251 (22) Data zgłoszenia: 23.03.1993 (51) Int.Cl.6 G01R 31/36 H02J

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11)

(12) OPIS PATENTOWY (19) PL (11) RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 181834 (21) Numer zgłoszenia: 326385 (22) Data zgłoszenia: 30.10.1996 (86) Data i numer zgłoszenia międzynarodowego:

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL

(12) OPIS PATENTOWY (19) PL RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (21) Numer zgłoszenia: 330541 (22) Data zgłoszenia: 17.06.1997 (86) Data i numer zgłoszenia międzynarodowego:

Bardziej szczegółowo

RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO

RZECZPOSPOLITA OPIS PATENTOWY POLSKA PATENTU TYMCZASOWEGO RZECZPOSPOLITA OPIS PATENTOWY 151 506 POLSKA PATENTU TYMCZASOWEGO Patent tymczasowy dodatkowy T t Cl 5 C0fiF1V14 do patentunr Zgłoszono: 88 1103 (P. 275601) URZĄD PATENTOWY RP Pierwszeństwo Zgłoszenie

Bardziej szczegółowo

WZORU UŻYTKOWEGO PL Y1 G09B 5/04 ( ) HSK DATA Ltd. Sp. z o.o., Kraków, PL BUP 04/07

WZORU UŻYTKOWEGO PL Y1 G09B 5/04 ( ) HSK DATA Ltd. Sp. z o.o., Kraków, PL BUP 04/07 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS OCHRONNY WZORU UŻYTKOWEGO (21) Numer zgłoszenia: 115616 (22) Data zgłoszenia: 10.08.2005 (19) PL (11) 63878 (13) Y1 (51) Int.Cl.

Bardziej szczegółowo

PL B1 (12) OPIS PATENTOWY (19) PL (11) (13) B1. (51) Int.Cl.5: G01R 27/02. (21) Numer zgłoszenia:

PL B1 (12) OPIS PATENTOWY (19) PL (11) (13) B1. (51) Int.Cl.5: G01R 27/02. (21) Numer zgłoszenia: RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 158969 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 275661 (22) Data zgłoszenia: 04.11.1988 (51) Int.Cl.5: G01R 27/02

Bardziej szczegółowo

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego.

Magistrala. Magistrala (ang. Bus) służy do przekazywania danych, adresów czy instrukcji sterujących w różne miejsca systemu komputerowego. Plan wykładu Pojęcie magistrali i jej struktura Architektura pamięciowo-centryczna Architektura szynowa Architektury wieloszynowe Współczesne architektury z połączeniami punkt-punkt Magistrala Magistrala

Bardziej szczegółowo

10 I"- 10 Ol O N...J a. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B 1. (51) Int.CI. B64C 25/26 ( ) B64C (2006.

10 I- 10 Ol O N...J a. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B 1. (51) Int.CI. B64C 25/26 ( ) B64C (2006. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 209575 (13) B 1 (21) Numer zgłoszenia: 378799 (51) Int.CI. B64C 25/26 (2006.01) B64C 25102 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

PL B1. Układ i sposób zabezpieczenia generatora z podwójnym uzwojeniem na fazę od zwarć międzyzwojowych w uzwojeniach stojana

PL B1. Układ i sposób zabezpieczenia generatora z podwójnym uzwojeniem na fazę od zwarć międzyzwojowych w uzwojeniach stojana RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 199508 (13) B1 (21) Numer zgłoszenia: 353671 (51) Int.Cl. H02H 7/06 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 29.04.2002

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład IV. Układy we/wy. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład IV Układy we/wy 1 Część 1 2 Układy wejścia/wyjścia Układy we/wy (I/O) są kładami pośredniczącymi w wymianie informacji pomiędzy procesorem

Bardziej szczegółowo

(57) 1. Układ samowzbudnej przetwornicy transformatorowej (12) OPIS PATENTOWY (19) PL (11) (13) B2 PL B2 H02M 3/315. fig.

(57) 1. Układ samowzbudnej przetwornicy transformatorowej (12) OPIS PATENTOWY (19) PL (11) (13) B2 PL B2 H02M 3/315. fig. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 161056 (13) B2 (21) Numer zgłoszenia: 283989 (51) IntCl5: H02M 3/315 Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 23.02.1990 (54)Układ

Bardziej szczegółowo

(13) B1 PL B1 E02F 3/26 E02F 9/20 G05B 19/19 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL(11)

(13) B1 PL B1 E02F 3/26 E02F 9/20 G05B 19/19 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL(11) RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL(11) 161989 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 285157 (22) Data zgłoszenia: 10.05.1990 (51) IntCl5: E02F 3/26 E02F

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 11 Wejście - wyjście Urządzenia zewnętrzne Wyjściowe monitor drukarka Wejściowe klawiatura, mysz dyski, skanery Komunikacyjne karta sieciowa, modem Urządzenie zewnętrzne

Bardziej szczegółowo

(13) B1 PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) fig. 1

(13) B1 PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) fig. 1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 176527 (13) B1 ( 2 1) Numer zgłoszenia: 308212 Urząd Patentowy (22) Data zgłoszenia: 18.04.1995 Rzeczypospolitej Polskiej (51) IntCl6: G05B 11/12

Bardziej szczegółowo

termowizyjnej, w którym zarejestrowane przez kamerę obrazy, stanowiące (13)B1 (12) OPIS PATENTOWY (19)PL (11) PL B1 G01N 21/25 G01N 25/72

termowizyjnej, w którym zarejestrowane przez kamerę obrazy, stanowiące (13)B1 (12) OPIS PATENTOWY (19)PL (11) PL B1 G01N 21/25 G01N 25/72 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19)PL (11)188543 ( 2 1) Numer zgłoszenia: 328442 (22) Data zgłoszenia: 07.09.1998 (13)B1 (51) IntCl7 G01N 21/25 G01N

Bardziej szczegółowo

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 H01H 43/00. (54) Urządzenie do zasilania instalacji oświetleniowej klatki schodowej

(13) B1 (12) OPIS PATENTOWY (19) PL (11) PL B1 H01H 43/00. (54) Urządzenie do zasilania instalacji oświetleniowej klatki schodowej RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 174926 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 305847 (22) Data zgłoszenia: 14.11.1994 (5 1) IntCl6. H01H 47/00 H01H

Bardziej szczegółowo

(54) (12) OPIS PATENTOWY (19) PL (11) PL B1 (13) B1 H02J 3/12

(54) (12) OPIS PATENTOWY (19) PL (11) PL B1 (13) B1 H02J 3/12 (54) RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 181465 (21) Numer zgłoszenia: 324043 (22) Data zgłoszenia: 17.05.1996 (86) Data i numer zgłoszenia

Bardziej szczegółowo

Architektura komputerów

Architektura komputerów Architektura komputerów Tydzień 8 Magistrale systemowe Magistrala Układy składające się na komputer (procesor, pamięć, układy we/wy) muszą się ze sobą komunikować, czyli być połączone. Układy łączymy ze

Bardziej szczegółowo

(54) Sposób sterowania prędkości obrotowej silnika klatkowego przez przełączanie

(54) Sposób sterowania prędkości obrotowej silnika klatkowego przez przełączanie RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 164000 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 2 8 5 2 3 8 (22) Data zgłoszenia: 1 6.0 5.1 9 9 0 (51) IntCl5: H02P

Bardziej szczegółowo

Układy wejścia/wyjścia

Układy wejścia/wyjścia Układy wejścia/wyjścia Schemat blokowy systemu mikroprocesorowego Mikroprocesor połączony jest z pamięcią oraz układami wejścia/wyjścia za pomocą magistrali systemowej zespołu linii przenoszącymi sygnały

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (19) PL (11) 188152 (21) Numer zgłoszenia: 327709 (22) Data zgłoszenia: 23.07.1998 (13) B1 (51) Int.Cl.7: F24D 19/10

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 10/14. KRZYSZTOF GOŁOFIT, Lublin, PL PIOTR ZBIGNIEW WIECZOREK, Warszawa, PL

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 10/14. KRZYSZTOF GOŁOFIT, Lublin, PL PIOTR ZBIGNIEW WIECZOREK, Warszawa, PL PL 225188 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 225188 (13) B1 (21) Numer zgłoszenia: 401523 (51) Int.Cl. G06F 7/58 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

PL B1. Sposób i układ sterowania przemiennika częstotliwości z falownikiem prądu zasilającego silnik indukcyjny

PL B1. Sposób i układ sterowania przemiennika częstotliwości z falownikiem prądu zasilającego silnik indukcyjny RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 199628 (13) B1 (21) Numer zgłoszenia: 367654 (51) Int.Cl. H02P 27/04 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 04.05.2004

Bardziej szczegółowo

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych

IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych wrzesieo 2010 UWAGA: Moduł jest zasilany napięciem do 3.3V i nie może współpracowad z wyjściami układów zasilanych z wyższych napięd. Do pracy

Bardziej szczegółowo

Rysunek 1: Okno z lista

Rysunek 1: Okno z lista 1 Urzadzenie RFID Urządzenie RFID, umożliwia użytkownikom systemu kontrolę dostępu do wydzielonych przez system stref, na podstawie odczytywanych TAG ów (identyfikatora przypisanego do użytkownika) z czytników

Bardziej szczegółowo

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14

PL B1. POLITECHNIKA WARSZAWSKA, Warszawa, PL BUP 04/11. KRZYSZTOF GOŁOFIT, Lublin, PL WUP 06/14 PL 217071 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 217071 (13) B1 (21) Numer zgłoszenia: 388756 (51) Int.Cl. H03K 3/023 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:

Bardziej szczegółowo

1 Moduł Neuronu Cyfrowego SM

1 Moduł Neuronu Cyfrowego SM 1 Moduł Neuronu Cyfrowego SM Moduł Neuronu Cyfrowego SM daje użytkownikowi Systemu Vision możliwość obsługi fizycznych urządzeń Neuronów Cyfrowych podłączonych do Sterownika Magistrali. Moduł odpowiada

Bardziej szczegółowo

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych

Architektura Systemów Komputerowych. Bezpośredni dostęp do pamięci Realizacja zależności czasowych Architektura Systemów Komputerowych Bezpośredni dostęp do pamięci Realizacja zależności czasowych 1 Bezpośredni dostęp do pamięci Bezpośredni dostęp do pamięci (ang: direct memory access - DMA) to transfer

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP (96) Data i numer zgłoszenia patentu europejskiego:

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP (96) Data i numer zgłoszenia patentu europejskiego: RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 2224595 (96) Data i numer zgłoszenia patentu europejskiego: 10.02.2010 10001353.1 (13) (51) T3 Int.Cl. H03K 17/96 (2006.01)

Bardziej szczegółowo

WPROWADZENIE Mikrosterownik mikrokontrolery

WPROWADZENIE Mikrosterownik mikrokontrolery WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:

Bardziej szczegółowo

PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających

PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 210969 (13) B1 (21) Numer zgłoszenia: 383047 (51) Int.Cl. G01R 23/16 (2006.01) G01R 23/20 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

PL B BUP 14/16

PL B BUP 14/16 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 229798 (13) B1 (21) Numer zgłoszenia: 410735 (51) Int.Cl. G01R 19/00 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 22.12.2014

Bardziej szczegółowo

H04M 11/06 (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 H04Q 11/ BU P 26/90 Kapsch Aktiengesellschaft, Wiedeń, AT POLSKA

H04M 11/06 (12) OPIS PATENTOWY (19) PL (11) (13) B1 PL B1 H04Q 11/ BU P 26/90 Kapsch Aktiengesellschaft, Wiedeń, AT POLSKA R ZE C ZP O SP O L IT A POLSKA (12) OPIS PATENTOWY (19) PL (11) 161962 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 279959 (22) Data zgłoszenia: 12.06.1989 (51) IntCl5: H04Q

Bardziej szczegółowo

PL B1 PRZEDSIĘBIORSTWO BADAWCZO- -PRODUKCYJNE I USŁUGOWO-HANDLOWE MICON SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, KATOWICE, PL

PL B1 PRZEDSIĘBIORSTWO BADAWCZO- -PRODUKCYJNE I USŁUGOWO-HANDLOWE MICON SPÓŁKA Z OGRANICZONĄ ODPOWIEDZIALNOŚCIĄ, KATOWICE, PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 205621 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 368490 (22) Data zgłoszenia: 14.06.2004 (51) Int.Cl. H04L 29/00 (2006.01)

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP (96) Data i numer zgłoszenia patentu europejskiego:

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP (96) Data i numer zgłoszenia patentu europejskiego: RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1890471 (96) Data i numer zgłoszenia patentu europejskiego: 19.10.2006 06791271.7 (13) (51) T3 Int.Cl. H04M 3/42 (2006.01)

Bardziej szczegółowo

A61B 5/0492 ( ) A61B

A61B 5/0492 ( ) A61B PL 213307 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 213307 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 383187 (22) Data zgłoszenia: 23.08.2007 (51) Int.Cl.

Bardziej szczegółowo

PL B1. Układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe

PL B1. Układ do pośredniego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe PL 227456 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 227456 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 413967 (22) Data zgłoszenia: 14.09.2015 (51) Int.Cl.

Bardziej szczegółowo

PL B1. Układ do lokalizacji elektroakustycznych przetworników pomiarowych w przestrzeni pomieszczenia, zwłaszcza mikrofonów

PL B1. Układ do lokalizacji elektroakustycznych przetworników pomiarowych w przestrzeni pomieszczenia, zwłaszcza mikrofonów PL 224727 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 224727 (13) B1 (21) Numer zgłoszenia: 391882 (51) Int.Cl. G01S 5/18 (2006.01) G01S 3/80 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej

Bardziej szczegółowo

PL B1. SULECKI PIOTR, Kuźnica, PL BUP 20/05. PIOTR SULECKI, Kuźnica, PL WUP 10/10. rzecz. pat.

PL B1. SULECKI PIOTR, Kuźnica, PL BUP 20/05. PIOTR SULECKI, Kuźnica, PL WUP 10/10. rzecz. pat. RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 207068 (13) B1 (21) Numer zgłoszenia: 366713 (51) Int.Cl. B62H 5/14 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia: 30.03.2004

Bardziej szczegółowo

System mikroprocesorowy i peryferia. Dariusz Chaberski

System mikroprocesorowy i peryferia. Dariusz Chaberski System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób

Bardziej szczegółowo

PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B1. (21) Numer zgłoszenia: (51) IntCl5: H03K 21/00 H03L 7/181

PL B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) (13) B1. (21) Numer zgłoszenia: (51) IntCl5: H03K 21/00 H03L 7/181 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 156098 (13) B1 Urząd Patentowy R zeczypospolitej Polskiej (21) Numer zgłoszenia: 276770 (22) D ata zgłoszenia: 27.12.1988 (51) IntCl5: H03K 21/00

Bardziej szczegółowo

PL B1. Sposób i układ do modyfikacji widma sygnału ultraszerokopasmowego radia impulsowego. POLITECHNIKA GDAŃSKA, Gdańsk, PL

PL B1. Sposób i układ do modyfikacji widma sygnału ultraszerokopasmowego radia impulsowego. POLITECHNIKA GDAŃSKA, Gdańsk, PL PL 219313 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 219313 (13) B1 (21) Numer zgłoszenia: 391153 (51) Int.Cl. H04B 7/00 (2006.01) H04B 7/005 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej

Bardziej szczegółowo

(43)Zgłoszenie ogłoszono: BUP 24/98

(43)Zgłoszenie ogłoszono: BUP 24/98 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 182117 (13) B1 (2 1) Numer zgłoszenia: 319966 (51 ) IntCl7 G 11C 7/16 H02H 3/08 Urząd Patentowy (22) Data zgłoszenia: 14.05.1997 H03M 1/80 Rzeczypospolitej

Bardziej szczegółowo

RZECZPOSPOLITAPOLSKA (12)OPIS PATENTOWY (19)PL (11) (13)B1

RZECZPOSPOLITAPOLSKA (12)OPIS PATENTOWY (19)PL (11) (13)B1 RZECZPOSPOLITAPOLSKA (12)OPIS PATENTOWY (19)PL (11)177192 (13)B1 (21)Numer zgłoszenia: 309529 Urząd Patentowy (22)Data Zgłoszenia: 0 4.07.1995 Rzeczypospolitej Polskiej (51) IntCl6. G 0 1N 3/56 G01N 19/02

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 R Z E C Z P O S P O L IT A PO LSK A (12) OPIS PATENTOWY (19) PL (11) 163880 (13) B1 (21) N um er zgłoszenia: 290043 (51) In t.cl.5: B65F 3/02 Urząd Patentow y R zeczypospolitej Polskiej (22) D ata zgłoszenia:

Bardziej szczegółowo

Architektura komputerów. Układy wejścia-wyjścia komputera

Architektura komputerów. Układy wejścia-wyjścia komputera Architektura komputerów Układy wejścia-wyjścia komputera Wspópraca komputera z urządzeniami zewnętrznymi Integracja urządzeń w systemach: sprzętowa - interfejs programowa - protokół sterujący Interfejs

Bardziej szczegółowo

PL B BUP 26/ WUP 04/07 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1

PL B BUP 26/ WUP 04/07 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19)PL (11)194002 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 340855 (22) Data zgłoszenia: 16.06.2000 (51) Int.Cl. G01B 7/14 (2006.01)

Bardziej szczegółowo

1 Moduł Neuronu Cyfrowego

1 Moduł Neuronu Cyfrowego 1 Moduł Neuronu Cyfrowego Moduł Neuronu Cyfrowego daje użytkownikowi Systemu Vision możliwość obsługi fizycznych Neuronów Cyfrowych. Dzięki temu możliwe jest sterowanie zewnętrznymi urządzeniami wykonawczymi

Bardziej szczegółowo

PL B1. Instytut Automatyki Systemów Energetycznych,Wrocław,PL BUP 26/ WUP 08/09. Barbara Plackowska,Wrocław,PL

PL B1. Instytut Automatyki Systemów Energetycznych,Wrocław,PL BUP 26/ WUP 08/09. Barbara Plackowska,Wrocław,PL RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 202961 (13) B1 (21) Numer zgłoszenia: 354738 (51) Int.Cl. G01F 23/14 (2006.01) F22B 37/78 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

(12) OPIS PATENTOWY (19) PL (11) (13) B1

(12) OPIS PATENTOWY (19) PL (11) (13) B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11)162800 (13) B1 (21) Numer zgłoszenia: 286840 (51) IntCl 5 G01G 7/00 G01G 9/00 Urząd Patentowy (22) Data zgłoszenia: 10.09.1990 G01G 23/37 Rzeczypospolitej

Bardziej szczegółowo

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1505553. (96) Data i numer zgłoszenia patentu europejskiego: 05.08.2004 04018511.

(12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 1505553. (96) Data i numer zgłoszenia patentu europejskiego: 05.08.2004 04018511. RZECZPOSPOLITA POLSKA (12) TŁUMACZENIE PATENTU EUROPEJSKIEGO (19) PL (11) PL/EP 3 (96) Data i numer zgłoszenia patentu europejskiego: 0.08.04 0401811.8 (13) (1) T3 Int.Cl. G08C 17/00 (06.01) Urząd Patentowy

Bardziej szczegółowo

Organizacja typowego mikroprocesora

Organizacja typowego mikroprocesora Organizacja typowego mikroprocesora 1 Architektura procesora 8086 2 Architektura współczesnego procesora 3 Schemat blokowy procesora AVR Mega o architekturze harwardzkiej Wszystkie mikroprocesory zawierają

Bardziej szczegółowo

PL B1. POLITECHNIKA OPOLSKA, Opole, PL BUP 16/17. JAROSŁAW ZYGARLICKI, Krzyżowice, PL WUP 04/18

PL B1. POLITECHNIKA OPOLSKA, Opole, PL BUP 16/17. JAROSŁAW ZYGARLICKI, Krzyżowice, PL WUP 04/18 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 228586 (13) B1 (21) Numer zgłoszenia: 419136 (51) Int.Cl. H01H 47/24 (2006.01) G02B 6/35 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

(57) 1. Układ ham ulcowy dla pojazdów szynowych z w y- (12) OPIS PATENTOWY (19) PL (11) 188123 (13) B1 PL 188123 B1 B61H 13/00 B60T 13/26 B 6 1 F 7/00

(57) 1. Układ ham ulcowy dla pojazdów szynowych z w y- (12) OPIS PATENTOWY (19) PL (11) 188123 (13) B1 PL 188123 B1 B61H 13/00 B60T 13/26 B 6 1 F 7/00 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 188123 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 325944 (22) Data zgłoszenia: 23.04.1998 (51) IntCl7 B61H 13/00 B60T

Bardziej szczegółowo

MIKROKONTROLERY I MIKROPROCESORY

MIKROKONTROLERY I MIKROPROCESORY PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy

Bardziej szczegółowo

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji mgr inż. Paulina Mazurek Warszawa 2013 1 Wstęp Układ

Bardziej szczegółowo

(73) Uprawniony z patentu: (72) (74) Pełnomocnik:

(73) Uprawniony z patentu: (72) (74) Pełnomocnik: RZECZPOSPOLITA POLSKA (12) OPIS PATEN TO W Y (19) P L (11) 173532 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 305598 (22) Data zgłoszenia: 24.10.1994 (51) IntCl6: F24D 19/10

Bardziej szczegółowo

PL B1. Zespół napędowy pojazdu mechanicznego, zwłaszcza dla pojazdu przeznaczonego do użytkowania w ruchu miejskim

PL B1. Zespół napędowy pojazdu mechanicznego, zwłaszcza dla pojazdu przeznaczonego do użytkowania w ruchu miejskim PL 224683 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 224683 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 410139 (22) Data zgłoszenia: 14.11.2014 (51) Int.Cl.

Bardziej szczegółowo

PL B1. Hajduczek Krzysztof,Opole,PL BUP 20/05. Budziński Sławomir, Jan Wierzchoń & Partnerzy

PL B1. Hajduczek Krzysztof,Opole,PL BUP 20/05. Budziński Sławomir, Jan Wierzchoń & Partnerzy RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 205208 (13) B1 (21) Numer zgłoszenia: 366652 (51) Int.Cl. G06F 1/28 (2006.01) H02H 3/20 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data

Bardziej szczegółowo

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:

Pośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy: Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej

Bardziej szczegółowo